Размещено на http://www.allbest.ru/

1. Основы микропроцессорной техники. Микропроцессор

Микропроцессор - это программно-управляемое устройство, предназначенное для обработки цифровой информации и управления процессом этой обработки и выполнено в виде одной или нескольких больших интегральных схем.

Микропроцессорная система - это изделие, которое состоит из одного или нескольких устройств, основу которой составляет микропроцессор.

Имея много параметров и свойств, МП представлен как вычислительное устройство, так и электронным прибором.

С вычислительной точки зрения МП характеризуется своей архитектурой, т.е. совокупность программно-аппаратных свойств, предоставляемых пользователю (система команд, типы и форматы обрабатываемых данных, режим адресации, количество и распределение регистров, прямой доступ к памяти, характеристики системы прерываний).

Рисунок 1.1 - Архитектура микропроцессора

Универсальные микропроцессоры предназначены для обработки цифровой информации различного рода, а так же для работы с базами данных, не связанны с жестким контролем времени выполнения. К ним относятся Pentium фирмы Intel, а так же Athlon фирмы AMD.

УМП делятся на RISC- и CISC - микропроцессоры. CISC - МП (completed instruction Set Computing - вычисления с полной системой команд) - имеют всеь классический набор команд, с развитыми режимами адресации операндов. К ним относятся процессоры Pentium.

RISC - (Redised instruction set computing - вычисления с сокращенной системой команд) - использует уменьшенное число команд и режимов адресации. Относятся процессоры Power PC

Однокристальные микроконтроллеры (ОМК или МК)

Предназначены для промышленного или бытовой автоматики. Представляют собой большие интегральные схемы, которые включают все устройства, необходимы для реализации цифровой системы управления минимальной конфигурации: процессор, ЗУ команд, ЗУ данных, генератор тактовых сигналов, программируемые устройства для связи с внешней средой (контроллер прерываний, таймер - счетчик, порты ввода - вывода). Две трети производимых МП производятся именно этого класса

Отличительные особенности архитектуры однокристальных микроконтроллеров:

· физическое и логическое разделение памяти команд и памяти данных (гарвардская архитектура), в то время как в классической неймановской архитектуре программы и данные находятся в общем запоминающем устройстве и имеют одинаковый механизм доступа;

· упрощенная и ориентированная на задачи управления система команд: в МК, как правило, отсутствуют средства обработки данных с плавающей точкой, но в то же время в систему команд входят команды, ориентированные на эффективную работу с датчиками и исполнительными устройствами, например, команды обработки битовой информации;

Основные характеристики микроконтроллеров (в качестве примера численные значения представлены для MK-51):

· Разрядность (8 бит).

· Емкость внутренней памяти команд и памяти данных, возможности и пределы их расширения:

o внутренняя память команд - 4 Кбайт (в среднем команда имеет длину 2 байта, таким образом, во внутренней памяти может быть размещена программа длиной около 2000 команд); возможность наращивания за счет подключения внешней памяти до 64 Кбайт;

o память данных на кристалле 128 байт (можно подключить внешнюю память общей емкостью до 64 Кбайт).

· Тактовая частота:

o внешняя частота 12 МГц;

o частота машинного цикла 1 МГц.

· Возможности взаимодействия с внешними устройствами: количество и назначение портов ввода-вывода, характеристики системы прерывания, программная поддержка взаимодействия с внешними устройствами.

Наличие и характеристики встроенных аналого-цифровых преобразователей (АЦП) и цифро-аналоговых преобразователей (ЦАП) для упрощения согласования с датчиками и исполнительными устройствами системы управления.

· простейшие режимы адресации операндов.

Секционированные микропроцессоры (микропрограммируемые разрядно-модульные).

Это микропроцессоры для построения специализированных процессов.

2. Архитектура микропроцессорных систем

До сих пор мы рассматривали только один тип архитектуры микропроцессорных систем - архитектуру с общей, единой шиной для данных и команд (одношинную, или принстонскую, фон-неймановскую архитектуру). Соответственно, в составе системы в этом случае присутствует одна общая память, как для данных, так и для команд.

Архитектура с общей шиной данных и команд.

Но существует также и альтернативный тип архитектуры микропроцессорной системы - это архитектура с раздельными шинами данных и команд (двухшинная, или гарвардская, архитектура). Эта архитектура предполагает наличие в системе отдельной памяти для данных и отдельной памяти для команд (рис. 1.16). Обмен процессора с каждым из двух типов памяти происходит по своей шине.

Архитектура с общей шиной распространена гораздо больше, она применяется, например, в персональных компьютерах и в сложных микрокомпьютерах. Архитектура с раздельными шинами применяется в основном в однокристальных микроконтроллерах.

Рассмотрим некоторые достоинства и недостатки обоих архитектурных решений.

Архитектура с общей шиной (принстонская, фон-неймановская) проще, она не требует от процессора одновременного обслуживания двух шин, контроля обмена по двум шинам сразу. Наличие единой памяти данных и команд позволяет гибко распределять ее объем между кодами данных и команд. Например, в некоторых случаях нужна большая и сложная программа, а данных в памяти надо хранить не слишком много. В других случаях, наоборот, программа требуется простая, но необходимы большие объемы хранимых данных. Перераспределение памяти не вызывает никаких проблем, главное - чтобы программа и данные вместе помещались в памяти системы. Как правило, в системах с такой архитектурой память бывает довольно большого объема (до десятков и сотен мегабайт). Это позволяет решать самые сложные задачи.

Архитектура с раздельными шинами данных и команд

Архитектура с раздельными шинами данных и команд сложнее, она заставляет процессор работать одновременно с двумя потоками кодов, обслуживать обмен по двум шинам одновременно. Программа может размещаться только в памяти команд, данные - только в памяти данных. Такая узкая специализация ограничивает круг задач, решаемых системой, так как не дает возможности гибкого перераспределения памяти. Память данных и память команд в этом случае имеют не слишком большой объем, поэтому применение систем с данной архитектурой ограничивается обычно не слишком сложными задачами.

В чем же преимущество архитектуры с двумя шинами (гарвардской)? В первую очередь, в быстродействии.

Дело в том, что при единственной шине команд и данных процессор вынужден по одной этой шине принимать данные (из памяти или устройства ввода / вывода) и передавать данные (в память или в устройство ввода / вывода), а также читать команды из памяти. Естественно, одновременно эти пересылки кодов по магистрали происходить не могут, они должны производиться по очереди. Современные процессоры способны совместить во времени выполнение команд и проведение циклов обмена по системной шине. Использование конвейерных технологий и быстрой кэш-памяти позволяет им ускорить процесс взаимодействия со сравнительно медленной системной памятью. Повышение тактовой частоты и совершенствование структуры процессоров дают возможность сократить время выполнения команд. Но дальнейшее увеличение быстродействия системы возможно только при совмещении пересылки данных и чтения команд, то есть при переходе к архитектуре с двумя шинами.

В случае двухшинной архитектуры обмен по обеим шинам может быть независимым, параллельным во времени. Соответственно, структуры шин (количество разрядов кода адреса и кода данных, порядок и скорость обмена информацией и т.д.) могут быть выбраны оптимально для той задачи, которая решается каждой шиной. Поэтому при прочих равных условиях переход на двухшинную архитектуру ускоряет работу микропроцессорной системы, хотя и требует дополнительных затрат на аппаратуру, усложнения структуры процессора. Память данных в этом случае имеет свое распределение адресов, а память команд - свое.

Проще всего преимущества двухшинной архитектуры реализуются внутри одной микросхемы. В этом случае можно также существенно уменьшить влияние недостатков этой архитектуры. Поэтому основное ее применение - в микроконтроллерах, от которых не требуется решения слишком сложных задач, но зато необходимо максимальное быстродействие при заданной тактовой частоте.

3. Конвейеризация производительности

МП 80286 увеличилась с внедрением в семейство IA32 конвейерной обработки.

Конвейеризация позволяет нескольким блокам МП работать одновременно, совмещая дешифрование команды, операции АЛУ, вычисление эффективного адрес, циклы шины нескольких команд.

В МП 80286 есть 4 конвейерных устройства:

- BU (Bus unit) - шинный блок (считывает из портов ввода вывода)

- IU (Instruction Unit) - командный блок (дешифрация команд);

- EU (Executive Unit) - исполнительный блок (выполняет команды);

- AU (Address Unit) - адресный блок (вычисляет все адреса, формирует физический адрес).

Идея конвейеризации была развита и в следующих моделях МП Intel-486. Был реализован 5-ти ступенчатый конвейер для обработки команд:

- PF(PRefetch) - предвыборка команд

- D1 (Instruction decode) - декодирование команды

- D2 (Address generate) - формирование адреса

- EX(Execute) - выполнение команды в АЛУ и доступ к кеш-памяти;

- WB (Write Back) - обратная запись

Использование конвейера позволяет процессору одновременно обрабатывать несколько инструкций. Это невозможно в случае если инструкция зависит от результатов другой, поэтому, чем больше у вас независимых инструкций, тем лучше работает конвейер. Если у вас все инструкции не зависят от результатов предыдущих, то он должен работать оптимально.

4. Суперскалярная архитектура

Новая микроархитектура процессоров Pentium и более поздних базируется на идее суперскалярной обработки. Под суперскалярностью подразумевается наличие более одного конвейера для обработки команд (в отличие от скалярной - одноконвейерной архитектуры).

В МП Pentium команды распределяются по двум независимым исполнительным конвейерам (U и V).

- Конвейер U может выполнять любые команды семейства IA-32, включая целочисленные команды и команды с плавающей точкой.

- Конвейер V предназначен для выполнения простых целочисленных команд и некоторых команд с плавающей точкой.

Команды могут направляться в каждое из этих устройств одновременно, причем при выдаче устройством управления в одном такте пары команд более сложная команда поступает в конвейер U, а менее сложная - в конвейер V (табл. 5.2). Однако, такая попарная обработка команд (спаривание) возможна только для ограниченного подмножества целочисленных команд. Команды вещественной арифметики не могут запускаться в паре с целочисленными командами. Одновременная выдача двух команд возможна только при отсутствии зависимостей по регистрам.

5. Организация памяти данных

Память данных МК разбита на две области. Первые 12 адресов - это область регистров специальных функций (SFR), а вторая - область регистров общего назначения (GPR). Область SFR управляет работой прибора.

Обе области разбиты в свою очередь на банки 0 и 1. Банк 0 выбирается обнулением бита RP0 регистра статуса (STATUS). Установка бита RP0 в единицу выбирает банк 1. Каждый банк имеет протяженность 128 байт. Однако для PIC16F83 и PIC16CR83 память данных существует только до адреса 02Fh, а для PIC16F84 и PIC16CR84 - до адреса 04Fh.

Организация памяти данных

Некоторые регистры специального назначения продублированы в обоих банках, а некоторые расположены в банке 1 отдельно.

Регистры с адресами 0Ch - 4Fh могут использоваться как регистры общего назначения, которые представляют собой статическое ОЗУ. Адреса регистров общего назначения банка 1 отображаются на банк 0. Следовательно, когда установлен банк 1, то обращение к адресам 8Ch - CFh фактически адресует банк 0.

В регистре статуса помимо бита RP0 есть еще бит RP1, что позволяет обращаться к четырем страницам (банкам) будущих модификаций этого кристалла.

К ячейкам ОЗУ можно адресоваться прямо, используя абсолютный адрес каждого регистра, или косвенно, через регистр указатель FSR. Косвенная адресация использует текущее значение разрядов RP1:RP0 для доступа к банкам. Это относится и к EEPROM памяти данных. В обоих случаях можно адресовать до 512 регистров.

Счетчик команд

Счетчик команд PCL и PCLATH имеет разрядность 13 бит. Младший байт счетчика (PCL) доступен для чтения и записи и находится в регистре 02h. Старший байт счетчика команд не может быть напрямую записан или считан и берется из регистра PCLATH (PC latch high), адрес которого 0Ah. Содержимое PCLATH передается в старший байт счетчика команд, когда он загружается новым значением.

В зависимости от того, загружается ли в счетчик команд новое значение во время выполнения команд CALL, GOTO, или в младший байт счетчика команд (PCL) производится запись, - старшие биты счетчика команд загружаются из PCLATH разными способами.

Загрузка старших бит счетчика команд

Команды CALL и GOTO оперируют 11-разрядным адресным диапазоном, достаточным для смещения в пределах страницы программной памяти объемом 2К слов. Для МК подгруппы PIC16F8X этого хватает. С целью обеспечения возможности расширения памяти команд для будущих моделей МК предусмотрена загрузка двух старших бит счетчика команд из регистра PCLATH<4:3>. При использовании команд CALL и GOTO пользователь должен убедиться в том, что эти страничные биты запрограммированы для выхода на нужную страницу. При выполнении команды CALL или выполнении прерывания весь 13-битный счетчик команд помещается в стек, поэтому для возвращения из подпрограммы не нужны манипуляции с разрядами PCLATH.

микропроцессорный архитектура конвейеризация суперскалярный

Размещено на Allbest.ru