Организация ЭВМ и систем
Арифметико-логическое устройство, определение форматов данных и способа их представления в процессоре. Разработка микропрограмм выполнения операций и структурной схемы операционной части АЛУ. Разработка структуры процессора и микропрограмм для команд.
| Рубрика | Международные отношения и мировая экономика |
| Вид | курсовая работа |
| Язык | русский |
| Дата добавления | 30.01.2015 |
| Размер файла | 185,2 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
ФЕДЕРАЛЬНОЕ АГЕНСТВО ПО ОБРАЗОВАНИЮ
Государственное образовательное учреждение высшего профессионального образования
Национальный минерально-сырьевой университет «Горный»
Институт информационных систем и вычислительной техники
Курсовой проект
по предмету: "Организация ЭВМ и систем"
выполнил:
Релбан В.А.
руководитель:
Свиридонов В.В.
2014 г.
Оглавление
- Данные для проектирования
- 1. Арифметико-логическое устройство (АЛУ)
- 1.1 Определение форматов данных и способа их представления в процессоре
- 1.2 Разработка микропрограмм выполнения операций и структурной схемы операционной части АЛУ
- 1.3 Структурная схема АЛУ
- 2. Разработка структуры процессора, алгоритмов и микропрограмм выполнения команд
- 2.1 Определение списка команд
- 2.2 Выполнение операционных команд
- 2.3 Выполнение управляющих команд
- 2.4 Список микроопераций, используемых при управлении работой процессора
- 2.5 Список логических условий, используемых в процессоре
- 2.6 Описание основных блоков процессора
- Список использованной литературы
Задание на курсовой проект по курсу "Организация ЭВМ и систем"
Данные для проектирования
|
1. Организация сумматора АЛУ |
Накапливающий |
|
|
2. Микропрограммы АЛУ |
Сложение с ФЗ Десятичное сложение Сумма по модулю два |
|
|
3. Реализация микрооперации сдвига |
В специальном блоке |
|
|
4. Разрядность данных АЛУ и ОП (байт) |
2 |
|
|
5. Представление чисел с фиксированной запятой |
Целые |
|
|
6. Разрабатываемое устройство управления |
Блок микропрограммного управления процессора |
|
|
7. Относительные частоты выполнения операций |
а1: 0.3 a2: 0.3 a3: 0.2 a4: 0.2 |
|
|
8. Элементный базис |
К133 |
|
|
9. Разрабатываемая принципиальная схема |
Блок микропрограммного управления |
|
|
10. Объем адресуемой ОП (байт) |
512 К |
|
|
11. Способы адресации |
Индексная Двойная индексация Автоиндексирование |
|
|
12. Наличие адресного сумматора |
Нет |
|
|
13. Тип связей в устройстве управления |
Непосредственные |
|
|
14. Количество адресов в команде |
2 |
|
|
15. Набор команд |
П, С, В, М, Д, СЕ, ВЕ, И, Л, ИЛ, СА, СЛ, БП, УПО, БПВ, УЦ |
|
|
16. Размещение РОН |
В оперативной памяти |
|
|
17. Количество РОН |
16 |
1. Арифметико-логическое устройство (АЛУ)
1.1 Определение форматов данных и способа их представления в процессоре
Арифметико-логическое устройство служит для выполнения арифметических и логических преобразований информации. В состав АЛУ входит сумматор, регистры, в которых хранится информация в ходе выполнения операций и образуются результаты вычислений, и логические схемы, осуществляющие необходимые преобразования информации.
Структура АЛУ, разрабатываемого в курсовом проекте процессора в основном определяется указанным в задании составом операций, организацией сумматора, особенностями представления чисел и способом реализации сдвига. процессор микропрограмма операционный
В соответствии с заданием АЛУ должно производить операции над целыми числами с фиксированной запятой и десятичными числами. При выполнении логических операций операнды считаются простыми наборами из шестнадцати бит. Поскольку разрядность данных составляет 2 байта (16 бит), то данные будут представлены в памяти в следующем виде:
числа с фиксированной запятой (запятая фиксируется после нулевого бита):
|
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 |
|
|
знак |
цифровые разряды |
логические величины:
|
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 |
|
|
логический операнд |
десятичные числа:
|
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 |
|
|
знак |
Цифровые разряды (три тетрады) |
Числа в ОП и регистрах могут хранится как в прямом, так и в дополнительном коде.
1.2 Разработка микропрограмм выполнения операций и структурной схемы операционной части АЛУ
Необходимо разработать операционную часть АЛУ на базе накапливающего сумматора и составить микропрограммы выполнения в АЛУ следующих операций:
- сложение с ФЗ;
- десятичное сложение;
- сумма по модулю 2 (исключающее ИЛИ);
Разработку структурной схемы АЛУ начнем с операции «десятичное сложение».
Структурная схема операционной части АЛУ для указанной операции представлена ниже (рис.1):
Далее перечислены основные блоки АЛУ и разъяснено их назначение:
Р1 -- регистр, предназначенный для хранения первого операнда.
Р2 -- регистр для хранения второго операнда.
Рсм -- регистр сумматора(результат операции с выходов сумматора при каждом обращении).
См -- сумматор.
РДП - регистр фиксации межтетрадных (десятичных) переносов
ТПП - триггер признака переполнения
СКД - схема формирования кода десятичной коррекции
Рис. 1
Общий порядок сложения двоично-десятичных чисел следующий:
1. Знак результата полагается равным знаку первого операнда (слагаемого или уменьшаемого).
2. Если операнды имеют одинаковые знаки, то выполняется их (операндов) сложение без учета знаков. Если же знаки операндов различны, то выполняется вычитание второго операнда из первого.
3. Если при выполнении сложения возникает перенос из старшей цифровой тетрады, то это говорит о переполнении суммы.
4. Если при выполнении вычитания отсутствует перенос из старшей тетрады, то это говорит о том, что уменьшаемое по модулю меньше вычитаемого. В этом случае надо поменять первоначально установленный знак результата на обратный и либо вычесть полученный результат из нуля, либо повторить операцию вычитания, поменяв операнды местами.
Блок-схема алгоритма выполнения(микропрограмма) операции:
Состав микроопераций рассматриваемого АЛУ следующий:
|
МО |
назначение микрооперации |
пояснения |
|
|
А1 |
Вх1 := (Р1[4 : n]) |
подача на вход Вх1 сумматора содержимого всех тетрад регистра Р1, кроме знаковой |
|
|
А2 |
Вх1 := (Рсм[4 : n]) |
подача на вход Вх1 сумматора содержимого всех тетрад регистра Рсм, кроме знаковой; |
|
|
А3 |
(Рсм[0 : 3]) := (Р1[0 : 3]) |
занесение знаковой тетрады регистра Р1 в ре-гистр Рсм; |
|
|
А4 |
Рсм[4 : n]) := ВыхСм [4 : n] |
занесение в регистр Рсм значений тетрад всех десятичных цифр с выхода сумматора; |
|
|
А5 |
Вх2 := (Р2[4 : n]) |
подача на вход Вх2 сумматора содержимого всех тетрад регистра Р2, кроме знаковой; |
|
|
А6 |
Вх2 := ¬( P2[4:n]) |
подача на вход Вх2 сумматора инверсии содержимого всех тетрад регистра Р2, кроме знаковой; |
|
|
А7 |
Вх2 := 0110.0110. . . . 0110 |
- подача на вход Вх2 сумматора кода “6” во все цифровые тетрады; |
|
|
А8 |
Вх2 := код коррекции |
- подача на вход Вх2 сумматора кода коррекции во все цифровые тетрады; |
|
|
А9 |
(Рсм[0 : 3]) := ¬( P2[0:3]) |
инвертирование знаковой тетрады в регистре Рсм; |
|
|
А10 |
(ТПП):= Пер[4] |
занесение сигнала переноса из старшей цифровой тетрады в триггер признака переполнения ТПП |
|
|
А11 |
(РДП):= Пер[4],Пер[8],Пер[12] |
занесение сигналов переноса из цифровых тетрад в регистр десятичных переносов РДП |
Сложение с фиксированной запятой.
Выполнение операции сложения в данном устройстве потребует от одного до трех тактов. В исходном состоянии первое слагаемое записано в Рсм, а второе в Р1. Первый оператор микропрограммы обеспечивает получение обратного кода в случае отрицательного первого слагаемого и пересылку его на вход 2 сумматора, либо прямую пересылку, если число положительное. Операторы следующего блока служат для добавления в прямом или обратном коде второго слагаемого к первому, а последний оператор используется в случае получения отрицательной суммы для преобразования ее в прямой код.
Выполнение операции вычитания сводится к сложению уменьшаемого с вычитаемым, взятым с обратным знаком.
Блок-схема микропрограммы двоичного сложения представлена на рис.3.
Расширен состав микроопераций для АЛУ:
|
МО |
назначение микрооперации |
пояснения |
|
|
А21 |
Вх1 := (Р1[0 : 15]) |
подача на вход 1 сумматора содержимого всех разрядов регистра Р1 |
|
|
А22 |
(Рсм) := ВыхСм |
занесение в регистр Рсм информации с выхода сумматора, |
|
|
А23 |
Рсм[1:15]:= ¬(Рсм[1:15]) |
- инвертирование цифровых разрядов содер- жимого регистра Рсм; |
|
|
А24 |
ТПП:=Пер[0]?Пер[1] |
занесение в триггер признака переполнения |
|
|
А25 |
Вх2 := (Рсм[0 : 15]) |
подача на вход 2 сумматора содержимого всех разрядов регистра Рсм |
|
|
А26 |
Вх1:=(Р1[0]).¬(P1[1:15]) |
подача на вход 1 сумматора содержимого знакового разряда регистра Р1 и инверсии содержимого всех цифровых разрядов |
Рис.3
Сложение по модулю два:
Эта операция выполняется при помощи схемы логических операций (СЛО), которая представляет собой 16 однобитных схем М2 (рис.4), подсоединенных к соответствующим разрядам Р1 и Р2. Так как в списке команд процессора присутствуют операции побитового И и побитового ИЛИ, схема логических операций должна включать подобные наборы элементов и для этих операций.
Рис.4
В разрабатываемом АЛУ значения операндов пересылаются из регистров Р1 и Р2 на соответствующие входы СЛО, результат заносится в регистр сумматора.
|
А27 |
Вх1.СЛО := Р1[0:15] |
подача на вход 1 СЛО содержимого всех разрядов регистра Р1; |
|
|
А28 |
Вх2.СЛО := Р2[0:15] |
подача на вход 2 СЛО содержимого всех разрядов регистра Р2; |
|
|
А29 |
Рсм := Вых.СЛО |
занесение в регистр Рсм информации с выхода СЛО; |
На рис.5 представлена общая структурная схема операционной части сформированного АЛУ:
1.3 Структурная схема АЛУ
Рис.5
2. Разработка структуры процессора, алгоритмов и микропрограмм выполнения команд
2.1 Определение списка команд
Структура командного слова процессора определяется на основании его адресности, используемых способов адресации и типов команд.
Форматом команды называется ее структура с разметкой номеров разрядов. Для согласования разрядности команд с разрядностью процессора, необходимо получить команды, кратные по длине слову памяти либо байту. Число бит, отводимых под код операции должно позволять представить все выполняемые данным устройством машинные операции.
Команды, выполняемые в процессоре разделяются на две группы: операционные (все команды, осуществляющие преобразование данных) и управляющие (команды передачи управления, пересылки данных без их преобразования).
В задании указаны 16 команд, однако команды безусловного перехода с возвратом и управления циклом на самом деле требуют реализации двух команд («переход в процедуру - возврат из процедуры» и «задание цикла - управление циклом» соответственно). Таким образом, число команд возрастает до 18. Для их кодировки достаточно поля размером 5 бит.
Ниже приведен список команд процессора и их коды. Первый бит кода команды указывает на тип команды (операционные или управляющие). Кроме того, коды присвоены таким образом, чтобы близкие по смыслу команды имели какую-либо общую последовательность бит, что облегчило бы их идентификацию.
В задании предусмотрен размер адресуемой ОП 512К байт или 256К машинных слов (при размере слова памяти - 2 байта), таким образом необходим адрес размером 18 бит.
Однако, РОН размещаются в ОП и имеют размер 16 бит, то есть в регистре общего назначения невозможно разместить полноразрядный адрес, что недопустимо. В этом случае в методических указаниях по курсовому проектированию рекомендуется размещать в базовом регистре только старшие разряды адреса, а в индексе -- только младшие его разряды.
Этот подход хотя и несколько ограничивает свободу программиста, позволяет повысить быстродействие процессора, т.к. при индексной адресации и автоиндексировании заменяет сложение адресов их конкатенацией, что сокращает время выполнения команд на несколько тактов.
Условимся, что регистры общего назначения занимают 16 последних ячеек оперативной памяти. Это позволит адресовать РОН при помощи четырех младших бит их адреса, подав на остальные разряды регистра адреса единицы. Обращаться к РОН можно также, как к обычной ячейке памяти, что позволяет отказаться от команд загрузки РОН и записи содержимого РОН в ОП.
В задании на курсовой проект предусмотрены три способа адресации, используемые в разрабатываемом процессоре: индексная, двойная индексная и автоиндексирование. Рассмотрим эти способы адресации, чтобы определить необходимую длину адресных полей.
индексная -- при этом способе в адресном поле указывается номер РОН (4 бита при количестве РОН - 16), содержащего восемь старших бит адреса и смещение (девять младших бит адреса). Длина адресного поля при этом способе составляет 13 бит (4+9);
двойная индексная -- в адресном поле указываются номера двух РОН и 9-битное смещение. Содержимое указанных РОН складывается и результат представляет собой старшие 8 бит адреса. Длина адресного поля при этом способе адресации составляет 17 бит (4+4+9);
автоиндексирование - для реализации автоиндексирования необходимо, чтобы младшие разряды адреса хранились в регистре общего назначения, содержимое которого при каждом обращении к памяти увеличивалось бы на единицу. Поэтому при автоиндексировании старшие 8 бит адреса берутся из РОН, указанного в поле РОН1, а младшие 9 бит - из РОН, указанного в поле РОН2. После чтения данных содержимое РОН2 увеличивается на 1 и записывается в тот же РОН.
На основании вышеизложенного, размер команды - 3 слова (6 байт) и формат команды будет иметь следующий вид:
|
0 |
4 |
5 |
6 |
7 |
8 |
9 |
12 |
13 |
||||||||
|
код операции |
ВА1 |
ВА2 |
РОН1.1 |
РОН1.2 |
||||||||||||
|
16 |
17 |
25 |
26 |
29 |
30 |
|||||||||||
|
смещение 1 |
РОН2.1 |
РОН2.2 |
||||||||||||||
|
33 |
34 |
42 |
43 |
47 |
||||||||||||
|
смещение 2 |
не используется |
ВА - вид адресации (01 - индексная, 10 - двойная индексная, 11 - автоиндексирование, 00 - одноадресная команда).
2.2 Выполнение операционных команд
Выполнение арифметических и логических команд осуществляется в следующем порядке:
1. Выборка команды из ОП и формирование адреса следующей команды;
3. Вычисление адреса и выборка первого операнда;
4. Вычисление адреса и выборка второго операнда;
5. Выполнение операции, предусмотренной командой;
6. Помещение результата в ОП.
2.3 Выполнение управляющих команд
В команде пересылки слова в первом адресном поле указывается адрес ячейки-источника, а во втором - ячейки-приемника информации.
Команда безусловного перехода загружает адрес из первого адресного поля в регистр указатель. Второе поле не используется, следовательно можно ограничить длину команды двумя машинными словами.
При безусловном переходе с возвратом содержимое регистра указателя сохраняется в стеке, а затем содержимое адресного поля помещается в регистр указатель. При этом предполагается, что перед выполнением операции регистр указатель указывал на команду, следующую за выполняемой. Длина команды составляет два машинных слова.
При возврате из процедуры содержимое стека помещается в регистр указатель. Команда возврата из процедуры имеет длину одного машинного слова.
Условный переход по отрицательному результату предыдущего действия осуществляется при FL = 1, в регистр указатель записывается адрес из первого адресного поля команды. Команда имеет длину двух слов.
Команда задания цикла загружает в счетчик циклов число из ячейки ОП, указанной в первом адресном поле. Длина команды - два слова.
Команда управления циклом используется для проверки того, что произведено требуемое количество повторений. Содержимое счетчика уменьшается на единицу, и если результат не нулевой, то адрес начала цикла (содержащийся в первом адресном поле) загружается в регистр указатель. Длина команды - два слова.
Как видно, только команда пересылки слова и операционные команды имеют длину трех слов, остальные позволяют считывать из ОП всего два машинных слова, а команда возврата из процедуры - одно слово, что позволит сократить необходимый для программ объем ОП и повысить производительность процессора за счет уменьшения обращений к памяти.
Ввиду отсутствия адресного сумматора (по условию), вычисление адресов производится в АЛУ. Поэтому решено ввести для АЛУ еще две микропрограммы: адресное сложение и приращение адреса. Поскольку разрядность адреса выше разрядности регистров АЛУ, данные на вход сумматора могут поступать как с регистра данных (РД), так и непосредственно из регистра команд (РК) или регистра адреса, а полученный результат отправляется в регистр адреса (РА). При этом разрядность сумматора увеличиваем до 18.
2.4 Список микроопераций, используемых при управлении работой процессора
|
МО |
назначение микрооперации |
пояснения |
|
|
А19 |
Вх1[0:17]:= РА |
адрес для сложения |
|
|
А20 |
Вх2[9:17]:= РК[34:42] |
смещение2 на вход 2 сумматора |
|
|
А30 |
Вх1[0:15] := РД |
старшие биты из РОН1 |
|
|
А31 |
Вх2[2:17] := РД |
младшие биты из РОН2 |
|
|
А32 |
РА := ВыхСм |
результат сложения в регистр адреса |
|
|
А33 |
Вх2[9:17]:= РК[17:25] |
смещение1 на вход 2 сумматора |
|
|
А34 |
СчА := РА |
начальная ячейка команды |
|
|
А35 |
Чт ОП |
чтение из ОП |
|
|
А36 |
PK[0-15] := РД |
первое слово команды |
|
|
А37 |
СчА := СчА + 1 |
адрес следующей ячейки ОП |
|
|
А38 |
PK[16-31] := РД |
второе слово команды |
|
|
А39 |
РА := СчА |
адрес следующей команды |
|
|
А40 |
СчА := 1[0-12].РК[9-12] |
адрес РОН из поля РОН 1.1 |
|
|
А43 |
РА := РВХ |
запись собранного адреса |
|
|
А44 |
РК[32-47] := РД |
третье слово команды |
|
|
А45 |
СчА := 1[0-12].РК[13-16] |
адрес РОН из поля РОН 1.2 |
|
|
А47 |
Зп ОП |
запись в ОП |
|
|
А48 |
СчА := 1[0-12].PK[26-29] |
адрес РОН из поля РОН 2.1 |
|
|
А49 |
СчА := 1[0-12].PK[30-33] |
адрес РОН из поля РОН 2.2 |
|
|
А50 |
РВХ := СчА |
сохранение адреса |
|
|
А51 |
СчА := РВХ |
восстановление адреса |
|
|
А52 |
Р1 := РД |
отправка данных в АЛУ |
|
|
А53 |
СчЦ := СчЦ - 1 |
декремент счетчика циклов |
|
|
А54 |
РД[14:15] := РА[16:17] |
запись адреса в стек (1) |
|
|
А55 |
РД := РА[0:15] |
запись адреса в стек (2) |
|
|
А56 |
СчЦ := РД |
загрузка счетчика циклов |
|
|
А57 |
РД := Рсм |
результат арифметической операции |
|
|
А58 |
Р2 := РД |
отправка данных в АЛУ |
|
|
А59 |
РВХ := РА |
переброска адреса |
|
|
А60 |
РД := РД +1 |
инкремент РД (для автоиндексирования) |
|
|
А61 |
СчА := РД.00 |
конкатенация адреса при автоинд. |
|
|
А63 |
СчА := УкСт |
взятие адреса для сохранения |
|
|
А64 |
УкСт := СчА |
запоминание верхушхи стека |
|
|
А65 |
СчА := СчА - 1 |
декремент регистра указателя |
|
|
А66 |
РА[0:15] := РД |
восстановление адреса (1 шаг) |
|
|
А67 |
РА[16:17] := РД[14:15] |
восстановление адреса (2 шаг) |
2.5 Список логических условий, используемых в процессоре
|
условие |
Смысл |
пояснения |
|
|
x0 |
Гот ОП |
окончание обращения к ОП |
|
|
х1 |
PK[0-2]=101 |
комбинационная схема PK[0] & !PK[1] & PK[2] (возврат из процедуры) |
|
|
х2 |
PK[0] |
коп |
|
|
х3 |
PK[1] |
Коп |
|
|
х4 |
PK[2] |
Коп |
|
|
х5 |
PK[3] |
Коп |
|
|
х6 |
PK[4] |
Коп |
|
|
х7 |
PK[5] |
ва1 |
|
|
x8 |
PK[6] |
ва1 |
|
|
x9 |
PK[7] |
ва2 |
|
|
x10 |
PK[8] |
ва2 |
|
|
x11 |
СчЦ = 0 |
ИЛИ-НЕ разрядов счетчика |
|
|
х12 |
FL = 1 |
проверка знака РПД |
2.6 Описание основных блоков процессора
АЛУ - арифметико-логическое устройство.
РК - регистр команд (48 бит). Служит для хранения выполняемой команды.
ОП - оперативная память.
СчА - счетчик адреса. Содержит адрес ячейки ОП при обращении к ней (18 бит).
РД - регистр данных. Служит для хранения данных, считываемых из ОП или записываемых в нее (16 бит).
РА - регистр адреса. Содержит адрес обрабатываемой команды в памяти. Сюда же записывается после определения адрес следующей команды(18 бит).
РВХ - регистр временного хранения. Предназначен для хранения промежуточных результатов при вычислении адресов и облегчении манипуляций с последними(18 бит).
СчЦ - счетчик циклов. Используется в операциях задания цикла и управления циклом(16 бит).
Список использованной литературы
1. Организация ЭВМ и систем, УМК, Санкт-Петербург, Издательство СЗТУ, 2009
2. Организация ЭВМ и систем, методические указания к выполнению курсового проекта, Санкт-Петербург, издательство СЗТУ, 2005
3. Проектирование структур АЛУ, В.В.Спиридонов, Санкт-Петербург, 1992
4. Бесценные консультации преподавателя.
Размещено на Allbest.ru
...Подобные документы
Понятие и основные признаки миротворческих операций, определение их природы и значения, организационно-правовой механизм осуществления, планирование. Положение Департамента операций по поддержанию мира. Характеристика участия Беларуси в данных операциях.
дипломная работа [68,2 K], добавлен 19.03.2011Показатели, характеризующие динамику стоимости внешнеэкономических операций. Анализ конкурентоспособности товаров выполнения обязательств по их импорту и экспорту, оборачиваемости средств, накладных расходов эффективности экспортно-импортных операций.
реферат [30,7 K], добавлен 16.02.2015Характеристика и функции разрабатываемой системы, варианты использования. Разработка диаграммы состояний, деятельности, последовательности, кооперации, компонентов, развертывания. Формирование объектной модели, взаимодействие между ее компонентами.
курсовая работа [1,5 M], добавлен 29.05.2014Организация проведения международных товарных аукционов. Инжиниринговые услуги как объект внешнеторговых операций. Методика изучения фирм делового партнёра. Источники информации о фирме делового партнёра. Структура внешнеторговых связей России.
контрольная работа [26,6 K], добавлен 12.02.2007Принципы классификации и виды внешнеторговых операций. Основные методы внешней торговли. Характеристика основных финансово-экономических показателей предприятия ТОО "Эгофом". Деятельность торгово-промышленных палат в регулировании внешнеторговых операций.
дипломная работа [415,1 K], добавлен 25.02.2011Классификация товаров в соответствии с товарной номенклатурой внешнеэкономической деятельности и определение страны происхождения. Штриховое кодирования товаров, структура кодов. Последовательность (алгоритм) действий импортера по ввозу товара в Россию.
контрольная работа [30,0 K], добавлен 15.01.2011ОБСЕ (Организация по безопасности и сотрудничеству в Европе) как логическое продолжение СБСЕ (Совещание по сотрудничеству и безопасности в Европе). Особенности созыва и основные этапы проведения Совещания. Структура и деятельность, проблемы и перспективы.
курсовая работа [96,2 K], добавлен 12.07.2012Классификация контрагентов международных коммерческих операций. Особые экономические зоны в РФ. Правовое положение и ответственность фирм. Способы выхода фирмы на зарубежные рынки. Понятие и виды экспортно-импортных операций. Виды таможенных режимов.
контрольная работа [156,9 K], добавлен 19.02.2014Виды и методы осуществления внешнеторговых операций. Формы организации управления внешнеэкономической деятельностью на уровне предприятия. Способы поиска зарубежного партнеров - экспортеров и импортеров. Международная торговля между Россией и Китаем.
курсовая работа [1,7 M], добавлен 13.12.2015Особенности осуществления внешнеэкономических операций (разбор конкретных ситуаций). Расчет и обоснование цен во внешнеторговых сделках. Разработка контракта на экспорт (импорт). Операции на биржах, составление оферт и запросов иностранным партнерам.
методичка [140,0 K], добавлен 21.03.2010Создание международной организации труда (МОТ), как составной части Версальского мирного договора. Трехсторонняя структура МОТ. Взаимодействие правительства, работодателей и трудящихся. Главные цели и задачи МОТ. Основные конвенции и страны-члены МОТ.
реферат [36,2 K], добавлен 30.04.2011Теоретические основы организации и техники импортных операций. Особенности и анализ российского рынка алкогольной продукции. Правовое регулирование внешнеэкономической деятельности в России. Анализ и оптимизация основных статей импортного контракта.
дипломная работа [1,3 M], добавлен 17.06.2011Понятие и цели Международной организации гражданской авиации. Разработка принципов и техники международного воздушного сообщения. Структура и основное направление деятельности организации. Республика Узбекистан и ИКАО. Главные задачи Госкомиссии.
курсовая работа [41,7 K], добавлен 27.01.2012Определение роли внешнеэкономического потенциала в развитии экономики государства. Этапы формирования внешнеэкономической политики и развития внешнеэкономических связей РБ. Динамика внешнеторгового оборота и доходности экспортных, импортных операций.
контрольная работа [257,5 K], добавлен 27.12.2010История создания Организации Объединенных Наций (ООН). Число государств-членов ООН, особенности текущих операций. Официальная эмблема и флаг, основные сведения о главных органах. Направления деятельности с целью решения глобальных проблем человечества.
презентация [1,3 M], добавлен 21.09.2016Перечень теоретических вопросов и требований к контрольной работе по курсу "Внешнеэкономическая деятельность предприятия". Рекомендации по выполнению практической части по теме "Ценообразование на мировых рынках", методы определения внешнеторговой цены.
методичка [49,4 K], добавлен 03.04.2012Проблематика влияния санкций на внешнеэкономические и торговые отношения Российской Федерации с другими странами, а так же анализ показателей внешней торговли. Разработка методологии улучшения ситуации, решение проблем на основе проанализированных данных.
статья [22,7 K], добавлен 09.02.2017Учет и виды операций по внешним договорам. Методика учета расчетов по таможенным платежам при импорте товаров. Расчет НДС на импортные товары. Сущность и учет реэкспортных операций и бартерных сделок. Бухгалтерский учет, виды, формы лизинговых операций.
лекция [43,9 K], добавлен 24.05.2010Общая характеристика экономики Японии, наиболее развитых отраслей и рынков. Анализ динамики и структуры взаимной торговли России и Японии. Исследование существующих в данной сфере проблем и разработка путей их разрешения, а также дальнейшие перспективы.
курсовая работа [96,3 K], добавлен 14.03.2020Особенности и общая схема учета экспортных операций. Схема корреспонденции счетов по учету экспортных операций с предоставлением коммерческого кредита. Расчеты по НДС при экспортных операциях. Бухгалтерские операции при экспорте товаров через посредника.
реферат [32,5 K], добавлен 24.05.2010
