10 К

20 К

100 К

10 М

Максимальная длина провода

1000 м

15 м

1200 м

1200 м

Максимальный выходной сигнал без нагрузки

20 мА

±25 В

±6 В

Разница ±6 В

Выходной сигнал, с нагрузкой

20 мА

±5 В

±3,6 В

Разница ±2 В

Чувствительность входа

10 мА

±3 В

±0,2 В

Разница ±0,2 В

2.4.5 Формат передачи по асинхронному интерфейсу

В соответствии с определением стандарта V.24, в линии передачи данных в состоянии ожидания установлена логическая единица («Отметка»). Передача может быть начата в любой момент времени. Для того чтобы передать приёмнику сообщение о начале передачи, посылается стартовый бит с уровнем логического нуля («Пробел»). После этого следую разряды данных (в большинстве случаев 7 или 8, их число оговаривается в протоколе передачи данных), при этом сначала передаётся младший значащий бит.

Для повышения надёжности передачи данных может быть добавлен бит чётности. Бит чётности дополняет разряды данных таким образом, что достигается прямая чётность (сумма всех битов, включая бит чётности, чётная). Требуемый вид чётности (отсутствие, прямая или непрямая) также должен быть оговорен в протоколе передачи данных.

Передача заканчивается стоп-битом с уровнем логической единицы («Отметка»), который в некоторых микроконтроллерах может быть запрограммирован с продолжительностью 1; 1,5; или длины бита. После отправки стоп-бита линия данных опять переходит в исходное состояние ожидания и готова к следующей передаче. Временная диаграмма передачи байта $E5 (11100101_b) с непрямой чётностью и стоп-битом через интерфейс типа V.24.

Рис. 2.12 . Временная диаграмма передачи байта $Е5 с непрямой четностью и стоп-битом через интерфейс типа V.24

В связи с тем, что такт для синхронизации передачи не пересылается, начало разряда может быть распознано только по измерению времени, прошедшего с момента появления ниспадающего фронта стартового бита. Именно поэтому необходимо оговаривать скорости передачи данных, которые являются обязательными для передающей и принимающей стороны. Эти скорости определены в стандарте по интерфейсу RS232C, и во избежание ошибок при распознании отдельных разрядов, их необходимо в точности придерживаться.

На рисунке 2.13 на основании представленного выше примера показаны последствия слишком большого различия между тактами передачи и приёма, а также случая, когда передача осуществляется по нарастающему фронту такта, а опрос на стороне приёмника - по ниспадающему фронту такта, который может попадать в середину импульса данных.

На рисунке показан случай, когда разряд 4 и разряд 7 распознаны неправильно. Поскольку в этом примере оговорена нечётность (непрямая чётность), то ошибка может быть замечена на основании бита чётности, так как байт, распознанный как $75, и установленный бит чётности дают в результате прямую чётность, но в случае возникновения двух ошибок бит чётности об этом не просигнализировал бы.

Рис. 2.13 Влияние различных тактов передачи на передающей и Принимающей стороне

Различие в тактах на передающей и принимающей стороне в рассмотренном примере составляет 20%, что недопустимо много. Такое значение было выбрано с той целью, чтобы показать эффект его влияния, однако во избежание ошибок и для обеспечения надёжной передачи данных следует обязательно избегать отклонений, превышающих 3%. Точность передачи гарантированна, если её фактическая скорость не отклоняется от указанных в стандарте значений более чем на 2%.

2.4.6 Физическое устройство приёмопередатчика UART

Конечно же, асинхронную передачу данных можно реализовать с помощью программного обеспечения, однако это может занимать довольно много ресурсов центрального процессора, и поэтому компания Atmel оснастила всех представителей базовой серии семейства AVR (CLASSIC) аппаратным приёмопередатчиком UART. Он может работать в дуплексном режиме и, благодаря этому, в состоянии одновременно передавать и принимать данные, тем самым чувствительно разгружая центральный процессор.

Для работы UART выделены в общей сложности четыре регистра в области ввода/вывода. Наряду с регистром управления UCR(UART Control Register), предназначенного для управления функциями приёмопередатчика и для запрета прерываний UART, используется также регистр состояния USR (UART Status Register); регистр данных UDR (UART Data Register), физически состоящий из двух регистров (обращение к этим регистрам осуществляется по одному и тому же адресу, причём один из них используется для передачи, а другой - для приёма данных), а также регистр UBRR (UART Baud Rate Register), применяется для настройки требуемой скорости передачи данных с помощью встроенного контролера, позволяющего устанавливать наиболее распространённые скорости передачи по стандарту RS232C.

Универсальный асинхронный приёмопередатчик UART микроконтроллеров базовой серии CLASSIC семейства AVR может автоматически распознавать два вида ошибок передачи данных и вызывать три различных прерывания.

2.4.7 Передающий элемент UART (Трансмиттер)

Схема передающего элемента приёмопередатчика UART показана на рис. 2.14

Передача данных начинается с записи подлежащего передаче байта в регистр ввода/вывода UDR. Когда после передачи стоп-бита происходит запись следующего байта в регистр UDR, новый файл немедленно загружается в сдвиговой регистр, после чего начинается передача.



Рис.2.15. Блок-схема передающего элемента (трансмиттера) приемопередатчика UART

Если в регистр UDR в процессе передачи записывается новый байт, то он может быть загружен в сдвиговой регистр, а передача его может начаться с помощью стоп-бита только после окончания текущей передачи данных.

Как только байт из регистра UDR переносится в сдвиговой регистр передачи, в регистре состояния USR устанавливается флаг UDRE (UART Data Register Empty - регистр данных приёмопередатчика пуст), что указывает на готов-ность приёмопередатчика к приёму нового байта данных в регистр UDR.

Общее количество переданных битов может составлять 10 или 11, в зависимости от того, какая длина слова данных была установлена с помощью разряда CHR9 регистра UCR: 8 разрядов (CHR9 = логическому нулю) или 9 разрядов (CHR9 = логической единице). Девятый разряд может быть применён для записи дополнительных информационных данных, как бит чётности или как ещё один стоп-бит.

При приёме подлежащего передаче байта в разряды 1-8 сдвигового регистра бит 0 (старт-бит) этого регистра автоматически стирается, и в этом случае, если CHR9 = логической единице и установлен стоп-бит (разряд 9 при CHR9 = логическому нулю или разряд 10 при CHR9 = логической единице), разряд TXB8 из регистра управления UCR копируется в разряд 9 сдвигового регистра.

Вместе со следующим тактовым импульсом подлежащий передачи байт из регистра UDR переносится в сдвиговой регистр, бит 0 сдвигового регистра в качестве стартового бита переносится на вывод TxD, после чего следуют 8/9 разрядов данных (вначале младший разряд) и стоп-бит. Если во время текущей передачи данных в регистр UDR загружается новый байт, то этот байт сразу же после передачи стоп-бита передаётся в сдвиговой регистр, и начинается новая передача. Одновременно с передачей этого байта в сдвиговой регистр в регистре состояния USR устанавливается флаг UDRE, указывающий на то, что передающий элемент приёмопередатчика UART опять готов к приёму нового символа в регистр UDR.

Если после передачи стоп-бита в регистре UDR не окажется нового слова данных, ожидающего передачи, то флаг UDRE, установленный при передаче предыдущего байта из регистра UDR в сдвиговой регистр, будет содержать логическую единицу до тех пор, пока в регистр UDR не будет опять записан байт. После этого флаг UDRE сбрасывается. После пересылки стоп-бита в регистре состояния USR устанавливается флаг TXC (UART Transmit Complete - передача через UART завершена), указывающий на то, что слово данных было передано, и данные, ожидающие передачи отсутствуют.

С помощью разряда TXEN регистра управления UCR работа трансмиттера может быть заблокирована (TXEN = логическому нулю) или разблокирована (TXEN = логической единице). Если трансмиттер заблокирован, то вывод PD1 может быть использован в качестве общего входа/выхода. Если он разблокирован, то выход сдвигового регистра будет соединён с выводом PD1, не взирая на настройку DDD1 в регистре направления передачи данных DDRD.

2.4.8 Принимающий элемент приёмопередатчика UART (Ресивер)

Блок-схема принимающего элемента асинхронного приёмопередатчика UART показана на рис 2.16

.

Рис. 2.16. Блок-схема принимающего элемента приемопередатчика UART

Схема управления приёмом опрашивает входной сигнал 16 раз во время каждого периода переда данных. Если в ждущем режиме на линии приёма распознаётся уровень логического нуля, это расценивается как ниспадающий фронт стартового импульса, и начинается последовательность действий для распознания действительного стартового бита.

К восьмому (а также к девятому и десятому) моменту времени опроса (считая от того момента, когда был распознан ниспадающий фронт) линия приёма должна содержать низкий уровень сигнала. Если при трёх сканированиях два или три раза будет распознан высокий уровень, то стартовый бит будет отклонён как импульс помехи, и схема управления приёмом опять начинает поиск ниспадающего фронта стартового бита.

Если будет обнаружен действительный стартовый бит, то поступившие последовательно один за другим разряды будут записаны в сдвиговой регистр. Как и в случае стартового бита, здесь действующим является уровень сигнала на линии приёма вплоть до восьмого, а также девятого и десятого момента опроса, считая от начала поступающего разряда. Логический уровень, который распознаётся как минимум при двух опросах из трёх, будет воспринят как значение бита. На рис 2.17 показан процесс опроса для приёма символа, состоящего из 8 бит (без бита чётности).

Рис. 2.17 Процесс опроса для приема символа, состоящего из 8 бит

Для стоп-бита как минимум два из трёх опросов должны дать в результате логическую единицу. Если этого не происходит, то в регистре состояния USR устанавливается флаг ошибки кадрирования FE (Framing Error), указывающий на то, что стоп-бит поступившего символа был распознан как некорректный. Программа пользователя перед чтением регистра UDR должна постоянно проверять флаг FE для того, чтобы распознать распознать потенциально недействительный символ в регистре приёма.

По окончании цикла приёма данных в регистре состояния USR всегда устанавливается флаг RXC, и выполняется загрузка прочитанного символа в регистр приёма UDR, независимо от того, был распознан корректный или недействительный стоп-бит.

Если с помощью разряда CHR9 в регистре управления UCR было указано, что длина слова данных составляет 9 бит (CHR9 = логической единице), то этот девятый бит переносится в разряд RXB8 регистра UCR.

Если в сдвиговой регистр поступает новое слово данных ещё до того,как будет считан уже принятый и находящийся в регистре UDR байт, то новый символ не может быть перенесён в регистр UDR и теряется. В этом случае в регистре USR для индикации переполнения устанавливается флаг OR. Этот флаг буферизированный. Это означает, что после считывания действительно верного символа он обновляется в соответствии с содержимым регистра UDR. Именно поэтому программа пользователя после чтения регистра UDR должна постоянно проверять флаг OR, чтобы распознать утерю одного поступившего символа.

С помощью разряда RXEN регистра управления UCR принимающий элемент приёмопередатчика UART может быть заблокирована (RXEN = логической единице) или разблокирована (RXEN = логическому нулю). Если принимающий элемент приёмопередатчика заблокирован, то вывод PD0 может применяться как общий вход/выход. Если же он разблокирован, то вход принимающего элемента приёмопередатчика будет соединён с выводом PD0, невзирая на настройку DDD0 в регистре направления передачи данных.DDRD.

2.5 Синхронная передача данных через последовательный интерфейс SPI

Последовательный интерфейс периферийных устройств SPI (Serial Peripheral Interface) используется только в микроконтроллерах AT90S4414 и AT90S8515 базовой серии семейства AVR.

В семействе микроконтроллеров AVR существует две принципиальные возможности последовательного обмена данными:

- обмен данными с помощью приемопередатчика UART , который поддерживает режим асинхронной передачи;

- применение синхронного последовательного интерфейса периферийных устройств SPI.

Как можно предположить из его названия, интерфейс SPI служит, в первую очередь, для коммуникации микроконтроллера с периферийными блоками. В качестве таких блоков могут выступать простые сдвиговые регистры или буквенно-цифровые модули индикации, а также сложные микропроцессорные системы или системы регистрации данных. Многие фирмы-изготовители предлагают большой выбор блоков с интерфейсом SPI.

Интерфейс такого типа также применяется при программировании в последовательном режиме центральных процессоров микроконтроллеров базовой серии семейства AVR.

Через интерфейс типа SPI можно очень быстро и просто обмениваться данными между ведущим микроконтроллером (Master) и одним или несколькими ведомыми блоками (Slave). Строение интерфейса SPI схематически показано на рис. 2.18



Рис. 2.18 Схематическое представление последовательного интерфейса SPI

При передаче данных через интерфейс SPI обмен данными всегда происходит между двумя устройствами: Master и Slave. Каждый микроконтроллер семейства AVR, оснащенный интерфейсом SPI, может быть сконфигурирован на режимы работы как Master, так и Slave посредством установки/сброса разряда MSTR в регистре управления интерфейса SPI. При этом Master берет на себя активную часть обмена данными, вызывая передачу и управляя процессом. Ведомое устройство (Slave) не может само быть активным. Оно принимает и передает данные только тогда, когда происходит его активизация со стороны ведущего устройства по линии /SS (Slave Select -- выбор ведомого). Это можно сравнить с сигналом /CS (Chip Select -- выбор кристалла) при использовании блоков памяти RAM или ЕРROM. Ведущее устройство также генерирует такт для передачи по выходной линии SCK. Для ведомого блока вывод SCK является входом, через который он получает от Master-устройства такт.

Если Slave активизируется ведущим устройство по линии /SS, то начинается обмен данными: Master записывает подлежащий передаче байт в свой регистр данных SPDR последовательного интерфейса SPI. С помощью каждого выработанного тактового импульса Master перемещает один бит данных на выход MOSI (Master Out Slave In -- выход ведущего, вход ведомого), a Slave одновременно в обратном направлении передает один бит на вход MISO (Master In Slave Out -- вход ведущего, выход ведомого) ведущего блока. По этой причине интерфейс SPI можно сравнивать с 16-ступенчатым регистром циклического сдвига, разделенным на два 8-разрядных сдвиговых регистра, первый из которых находится в ведущем устройстве, а второй -- в ведомом. В результате, в течение цикла SPI, состоящего из восьми тактовых импульсов, Master и Slave обмениваются байтами данных.

По окончании передачи данных в регистре состояния интерфейса SPI (как в конфигурации Master, так и в конфигурации Slave) устанавливается флаг прерывания от интерфейса SPIF (SPI Interrupt Flag). Этот флаг указывает на окончание передачи и вызывает запрос на прерывание после того как в регистре управления SPCR (SPI Control Register) будет установлен разряд SPIE (SPI Interrupt Enable -- разрешение на прерывание от интерфейса SPI), а в регистре состояния SREG -- разряд I общего разрешения прерываний. В режиме "Master" текущая передача данных может быть преждевременно завершена выдачей в линию /SS сигнала лог. 1. Счетчик разрядов и внутренняя логика Slave в результате сбрасываются, режим "Slave" становится неактивным и переходит в высокоомное состояние (с тремя состояниями).

Как показано на рис. 2.19, к интерфейсу SPI в качестве ведомых могут быть одновременно подключены несколько периферийных устройств, однако активным будет только то из них, на вход /SS которого через порт В ведущего устройства будет подан уровень лог. 0. Выходы MISO незадействованных ведомых блоков находятся в высокоомном состоянии и не влияют на процесс передачи данных.

З

Рис. 2.19 Подключение нескольких устройства к интерфейсу SPI

3 ЭКОНОМИЧЕСКАЯ ЧАСТЬ

3.1 Технико-экономическое обоснование

Экономическая часть данного дипломного проекта представляет расчет затрат на исследование работы микроконтроллера ATMEL который заключается в оопределение себестоимости т микроконтроллера ATMEL. Себестоимость (С) это затраты на производство продукции выраженное в денежной форме. Затраты, являющиеся элементами себестоимости, определяются в отраслевых методических указаниях по планированию, учету и калькулированию себестоимости продукции.

Затраты на тепловизор состоят из :

- материальные затраты (затраты на комплектующие детали) Зм;

- заработная плата (Зп);

- отчисления на социальные нужды (Зо);

- электроэнергия на производственные нужды (Зэ);

- прочие производственные расходы (Зпр).

Расчет материальных затрат.

Эти затраты определяются из стоимости комплектующих деталей согласно таблице 3.1.

Таблица 3.1 Стоимость комплектующих деталей

Наименование	Количество, шт.	Цена, тенге	Сумма, тенге
Резистор 220 кОм	12	10	120
Диод ALS321B	7	30	210
Конденсатор 47мкФ/16В	9	100	900
ЖК индикатор К04-В	1	700	700
Микропроцессор	1	3000	3000
Резонатор	1	400	400
Транзистор	1	150	150
Итого			5480

3.2 Расчет затрат на заработную плату

Затраты на заработную плату определяются на основании должностных окладов установленных сотрудникам и времени потраченного на изготовление устройства микроконтроллера ATMEL

Зп=Оклад/Рдн*Т, (3.1)

где Рдн- среднее количество рабочих дней в месяце (24 день), Т - количество дней необходимое для изготовления устройства одноплатного компьютера.

Таблица 3.2 Расчёт фонда зарплаты на период выполнения работ.

№	Специальность	Оклад за месяц, тенге	Затраты на заработную плату на период выполнения работ, тенге
1	Разработчик	80000	14000
2	Инженер	70000	12000
	Итого		26000

На тепловизор необходимо 6 дней, тогда заработная плата сотрудников составит:

Зп1 = 80000/24*6=20000 тенге

Зп2= 70000/24*6=17500 тенге

Зп= 20000+17500=37500 тенге

3.3 Расчет отчисления на социальные нужды

Расходы на социальные нужды (Зо) включают социальный налог и социальное страхование.

Расчет социального налога производится с суммы годового расчетного показателя (ГРП), который рассчитывается следующим образом:

ГРП=МРП*12 (3.2)

где МРП- месячный расчетный показатель, на 2012 год установлен в размере 1618 тенге. ГРП на 2012 год равен 19416 тенге (1618*12)

Социальный налог начисляется после выполнения удержаний в пенсионный фонд. Обязательные пенсионные взносы составляют 10% от заработной платы работника. Расходы на социальное страхование составляет 2% от зарплаты работника.

Таблица 3.3 Ставки исчисления социального налога на 2012года

До 15-кратного годового расчетного показателя (272340 тенге)	20% с суммы облагаемого дохода (54468 тенге)
От 15-кратного до 40-кратного годового расчетного показателя	Сумма налога с 15-кратного годового расчетного показателя +15% с суммы превышающей его
От 40-кратного до 200-кратного годового расчетного показателя	Сумма налога с 40-кратного годового расчетного показателя +12% с суммы превышающей его
От 200-кратного до 600-кратного годового расчетного показателя	Сумма налога с 40-кратного годового расчетного показателя +9% с суммы превышающей его
от 600-кратного годового расчетного показателя	Сумма налога с 600-кратного годового расчетного показателя +7% с суммы превышающей его

Для упрощения расчетов по социальному налогу рассчитаем средние заработные платы работников за месяц:

Зпср=(80000+70000)/2=75000 тенге

Сумма, облагаемая социальным налогом - 75000-75000*0,1=67500 тенге. Расчетная сумма, облагаемая социальным налогом 67500*12=810000 тенге, Социальный налог

(СН)=( 272340*0,2)+(810000-272340)*0,15)/12=(54468+80649)/12=

135117/12=11260 тенге

Так как на изготовление одного устройства микроконтроллер ATMEL необходимо шесть дней, то за месяц изготовят четыре устройства, тогда затраты на социальный налог на одно устройство составят:

Зо=11260/4=2815 тенге(Зо)

Социальное страхование (СС) СС=2815*0,02=56 тенге

3.4 Электроэнергия на производственные нужды (Зэ)

На разработку (проектирование, монтаж, изготовление) микроконтроллера ATMEL необходимо 70 КВт. Стоимость одного киловатта - 11,40 тенге.

Зэ = 11,40*70 = 798 тенге

Прочие производственные расходы Зпр. Прочие производственные расходы включают накладные расходы (Зн.р) (15% от заработной платы) и прочие расходы З пр (5%. от заработной платы)

37500*0,2=7500 тенге

3.5 Расчет общих затрат на микроконтроллер ATMEL

3общ.=Зм.+Зз.+Зо+Зэ.+Зн.р.+Зпр. (3.3)

3общ.= 5480+37500+2815+798+7500=54093 тенге

3.6 Расчет годовой эффективности

Затраты связанные с изготовлением микроконтроллера ATMEL по данному проекту составляют 54093 тенге. Норма прибыли -25% Цена тепловизора составляет:

54093+54093*0,25= 270465тенге

План изготовления в год: ФРВ=Д-ПВ-О-Б (3.4)

где ФРВ - фонд рабочего времени Д - количество календарных дней в году 365, ПВ - праздники и выходные 84, О - отпускные 21, Б - по причинам болезни 15

ФРВ / 12 дней = 245/6= 40,8

ГС = С * 40,8 = 54093* 40,8 = 2206994 тенге (3.5)

ГР = Ц * 40,8 = 67543 * 40,8 = 2755734 тенге (3.6)

Прибыль год (П) =ГР-ГС: (3.7)

ГР-ГС =2755734-2206994 =548740тенге

Коэффициент рентабельности реализации

ГР=548740/2755734*100=19% (19,912) (3.8)

Корпоративный подоходный налог -30% Чистая прибыль (ЧП)

ЧП=П-(П*0,3)=548740-548740*0,3=385803 тенге (3.9)

Коэффициент рентабельности по затратам

Rз = ЧП/ГС=385803/2204587*100%=17,5% (3.10)

Таким образом, расчёт затрат на микроконтроллера ATMEL показывает, что он равен 44034 тенге.

На рынке цена микроконтроллера ATMEL равна примерно 800000 тенге и при заложенной норме прибыли 25%. Цена разработанного тепловизор составляет 56 543 тенге.

Размещено на Allbest.ru

...