Размещено на http://www.allbest.ru/

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение

высшего профессионального образования

"Московский государственный технический университет радиотехники,

электроники и автоматики"

МГТУ МИРЭА

Факультет радиотехнических и телекоммуникационных систем

(наименование факультета)

РСПИ (наименование кафедры)

КОНТРОЛЬНАЯ РАБОТА

по дисциплине «Цифровые устройства и микропроцессоры»

Тема

«Разработка кодека блочного кода на микроконтроллере»

Студент группы РСС-1-11

Дергунов Андрей Владимирович

Москва 2014

Оглавление

Введение

1. Анализ задания

2. Структурная схема кодека

3. Код программы

Введение

Помехоустойчивое кодирование широко используется в системах передачи информации для повышения достоверности. Введение избыточности позволяет исправлять появляющиеся в линии связи ошибки.

Систематическим (n,k,d) кодом называется блочный код, у которого первые символов - информационные, а остальные (n-k)- проверочные. Параметр является расстоянием Хемминга и соответствует минимальному числу символов, на которое отличаются любые два кодовых слова. Такой код может исправлять не менее (n-1)/2 ошибок.

Кодовое слово можно формально представить в виде многочлена степени (n-1) от , причём коэффициенты при соответствующих степенях являются символами кодового слова

.

В систематическом коде коэффициенты при x^n-1,….,x^n-k будут всегда выбираться в качестве информационных, а последние символов, т.е. коэффициенты при x^n-k-1,x^n-k-2,..,x⁰ в качестве проверочных символов.

Представление кодового слова в виде многочлена степени (n-1) позволяет характеризовать блочный циклический код также двумя многочленами: порождающим и проверочным . Действия над многочленами выполняются в поле Галуа по модулю 2.

Любой циклический код может быть представлен в виде систематического при помощи следующих рассуждений. Пусть - многочлен, в качестве коэффициентов которого при слагаемых содержащих , выбраны информационные символы, а коэффициенты при слагаемых со степенями меньшими, чем , равны нулю. Этому многочлену соответствует вектор, первые компонент которого -произвольные информационные символы, а последние компоненты равны нулю. Тогда в соответствии с алгоритмом деления Евклида

.

Здесь g(x) - порождающий многочлен, q(x) - результат деления

x^n-1,x^n-2,…x^n-k на g(x), r(x) - остаток от деления.

Степень многочлена меньше, чем , степень многочлена Отсюда

и, следовательно - кодовый многочлен (так как делится на порождающий многочлен нацело).

Так как степень меньше, чем , то все слагаемые в этом многочлене степеней и больше, равны нулю.

Следовательно, коэффициентами при членах высшего порядка в многочлене являются неизменные информационные символы, а коэффициентами при членах низшего порядка -проверочные символы.

Если в качестве выбирать последовательно степени , то коэффициенты многочленов

являются кодовыми векторами, составляющими базис линейного векторного пространства. Тогда из этих векторов при можно составить порождающую матрицу линейного систематического блочного кода

,

где - единичная матрица размерности kxk, а - матрица коэффициентов многочленов - остатков размерности (n-k)xk.

Процесс кодирования сводится к перемножению строки информационных символов на порождающую матрицу

.

Код, порождаемый матрицей , является также нулевым пространством матрицы

.

Следовательно, произведение кодового вектора на транспонированную матрицу приводит к нулевому вектору

,

где .

Воздействие помех можно формально представить как прибавление по к передаваемому кодовому вектору вектора помех. Тогда принятый вектор

.

Здесь е - вектор ошибок.

Синдромом называется произведение принятого вектора на транспонированную проверочную матрицу

.

.

Следовательно, синдром определяется только вектором ошибок. Анализируя синдром, можно определить позиции в кодовом векторе, где произошли ошибки.

1. Анализ задания

В данной работе будет спроектирован кодек блочного кода на микроконтроллере в соответствии с исходными данными:

Скорость передачи информационных символов равна 1200 Бод, длина кода n=21, длина информационного блока k=14, порождающий многочлен g(x)=.

Данные поступают в последовательном виде, передаются в параллельном.

Будет использован микроконтроллер Freescale MC68HC11E1, сдвиговые регистры SN74ALS164, регистр-защелка MC74HC373 (8-разрядные).

2. Разработка кодека

Аппаратное обеспечение кодека

Рассмотрим структурную схему кодека, изображенную на рис.1.

Вверху рисунка показан блок кодера, внизу - блок декодера.

В блоке кодера присутствуют (слева направо):

· Сдвиговые регистры для преобразования последовательного кода в параллельный и инвертор для синхронизации его с микроконтроллером

· Микроконтроллер, обозначенный МК

· Сдвиговые регистры для преобразования параллельного кода в последовательный

Блок декодера аналогичен блоку кодера, за исключением того, что в нем отсутствует преобразование параллельного кода в последовательный, и регистры имеют большую разрядность, т.к. кодовое слово занимает 3 байта, а информационный блок - 2.

Принцип тактовой и кадровой (блочной) синхронизации.

Рис. 1 Временная диаграмма тактовой и кадровой синхронизации данных

Структурная схема кодека

Рис. 2 Структурная схема кодека, основанного на микроконтроллере M68HC11

Рассмотрим принцип кодирования информации.

Имеем информационный блок длиной 14 символов. Его размещаем в две однобайтовые ячейки:

0	0	х	х	х	х	х	х
х	х	х	х	х	х	х	х

Первые два старших бита оказываются не заняты, так что их обнуляем. Информация, пришедшая в последовательном виде как информационный блок, подается на вход двух 8-битных сдвиговых регистров, соединенных последовательно:

Рис.3 Принцип преобразования последовательных информационных блоков в параллельные

На входы С приходят тактовые импульсы, на входы R приходят импульсы синхронизации по кадрам (блокам). Когда оба регистра заполняются, они хранят в себе 16-разрядное слово, 14 разрядов которого - информационный блок, а два старших разряда - нули; в этот момент приходит импульс синхронизации по кадрам одновременно на микроконтроллер, который по этому запросу начинает считывать получившуюся информацию через два 8-разрядных параллельных порта, настроенных на ввод, а регистры обнуляются, и снова начинают заполняться вновь прибывающим словом.

Проверочные символы (k=7) размещаем в однобайтовую ячейку следующим образом:

х	х	х	х	х	х	х	0

После того, как мы получаем с помощью кодера проверочный блок, мы «присоединяем» его с помощью трех регистров сдвига к уже имеющемуся информационному блоку, и получаем кодовое слово в параллельном виде:

0

0

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

0

Полученную информацию нужно декодировать. Для этого берем кодовое слово, помещаем его опять в сдвиговые регистры с параллельной выгрузкой, синхронизированные с микроконтроллером, и загружаем в МК, уже в параллельном виде. После обработки на выходе МК получаем декодированный информационный блок в параллельном виде.

Чтобы реализовать кодек, потребуется 5 портов, работающих на ввод и 3, работающих на вывод: в кодере 2 - для ввода информационного блока, 1 - для вывода проверочного блока (информационный блок «присоединяется» к нему извне. В декодере 3 - для ввода кодового слова в последовательном виде и 2 - для вывода информационного блока в параллельном виде. Всего потребуется 8 портов. Выбранный микроконтроллер не обладает таким количеством портов, поэтому в данной работе будет использоваться специальная схема подключения внешних портов, показанная на рис.4

Рис.4 Реализация внешней магистрали адреса/данных микроконтроллера MC68HC11E1

Слева показана часть микроконтроллера MC68HC11E1 - порты B и C и выводы для разрешения чтения/записи данных через порт С в микроконтроллер.

Принцип работы данной магистрали состоит в следующем.

В МК программно задается один из незанятых адресов ОЗУ 1f00…1f07, т.е. всего 8, как и количество требуемых портов. Один такой адрес занимает 16 разрядов и поступает на выводы PB7…PB0 и PC7…PC0. На выводы порта В (PB7…PB0) поступает 1f, (т.е. 00011111 в двоичной форме). Старшие 3 разряда являются нулями; они через инверторы подаются на логический элемент 8И, остальные 5 разрядов поступают на него без инверторов, так как в диапазоне адресов 1f00…1f07 не изменяют своего значения. Выводы порта С подключаются к одному из 8-разрядных внешних портов, а также к регистру-«защелке», который нужен для компенсации «потери» портов В и С. Три вывода этого регистра, соответствующие младшим разрядам адреса (т.е. помеченным как «х» в 8 младших разрядах адресов 1f00…1f07 - 00000ххх в двоичной форме) подключены к дешифратору 3х8, выводы которого, в свою очередь, подключены вместе с выходом элемента 8И к элементам 2И-НЕ; их выходы подключаются к выводам выборки кристаллов CS внешних портов.

В качестве внешних портов удобно использовать универсальные регистры SN74ALS299N. Такой регистр изображен на рис.5.

Рис. 5 Универсальный регистр

Микросхема представляет собой универсальный восьмиразрядный сдвиговый регистр с выходом на три состояния и может применяться в качестве буферного запоминающего устройства, для преобразования данных из параллельной формы в последовательную и наоборот.

Возможны четыре режима работы.

1. Синхронная параллельная загрузка осуществляется путём подачи напряжения высокого уровня на управляющие входы S0, S1. На объединённые входы-выходы, находящиеся в состоянии высокого импеданса, подаётся восьмиразрядное слово, которое по положительному фронту импульса на входе СLK записывается в триггеры.

2. Сдвиг вправо осуществляется синхронного с приходом положительного фронта тактового импульса на входе СLK при установке на S0 высокого, а на S1 низкого уровней. В этом режиме данные последовательно считываются со входа SR.

3. Сдвиг влево осуществляется синхронного с приходом положительного фронта тактового импульса на СLK при установке на S1 высокого, а на S0 низкого уровней. В этом режиме данные последовательно считываются с выхода SL.

4. Режим блокировки реализуется при подаче на оба управляющих входа S0, S1напряжения низкого уровня.

Сброс выходов в состояние низкого уровня происходит асинхронно при подаче нуля на ~CLR. Напряжения высокого уровня на любом из входов ~OE1, ~OE2 переводит входы-выходы в состояние высокого импеданса, но не оказывает при этом влияния на режимы работы регистра.

Таблица установки режимов работы универсального регистра SN74ALS299N

Режим

Вход

Вход-выход

Выход

~CLR

S0

S1

~ OE1

~OE2

CLK

SL

SR

A/ QA

B/ QB

C/ QC

D/ QD

E/ QE

F/ QF

G/ QG

H/ QH

QA1

QH1

Установка

L

L

Х

L

L

Х

Х

Х

L

L

L

L

L

L

L

L

L

L

L

Х

L

L

L

Х

Х

Х

L

L

L

L

L

L

L

L

L

L

L

H

H

Х

Х

Х

Х

Х

Х

Х

Х

Х

Х

Х

Х

Х

L

L

Удержание

H

L

L

L

L

Х

Х

Х

D10

D20

D30

D40

D50

D60

D70

D80

D10

D80

H

X

X

L

L

L

X

X

D10

D20

D30

D40

D50

D60

D70

D80

D10

D80

Сдвиг вправо

H

H

L

L

L

^

X

H

H

D1n

D2n

D3n

D4n

D5n

D6n

D7n

H

D7n

H

H

L

L

L

^

X

L

L

D1n

D2n

D3n

D4n

D5n

D6n

D7n

L

D7n

Сдвиг влево

H

L

H

L

L

^

H

X

D2n

D3n

D4n

D5n

D6n

D7n

D8n

H

D2n

H

H

L

H

L

L

^

L

X

D2n

D3n

D4n

D5n

D6n

D7n

D8n

L

D2n

L

Загрузка

H

H

H

X

X

^

X

X

D1

D2

D3

D4

D5

D6

D7

D8

D1

D8

Нас будут интересовать режимы удержания (для считывания с порта) и загрузки (для записи в порт).

Рис. 6 Схема подключения одного внешнего порта ввода с помощью универсального регистра (кодер)

На рис. 6 показано подключение внешнего порта, работающего на ввод. Когда приходит импульс блочной синхронизации, часть информационного блока (8 разрядов) уже в параллельном виде (после сдвиговых регистров на входе) записывается в регистр, т.к. на CLK высокий уровень, на S0, S1 тоже. Когда МК переходит в режим чтения, на CLK - низкий уровень, т.к. блочный импульс ещё не пришел, а на входах OE1, OE2, S0, S1 - низкий уровень, т.е. регистр работает в режиме удержания до тех пор, пока не придет следующий импульс блочной синхронизации, и т.д.

Рис. 7 Схема подключения внешнего порта вывода на примере кодера

На рис.7 показано подключение внешнего порта вывода. Когда МК переходит в режим записи, на выводе WR - высокий уровень, т.е. и на CLK. На выводе RD в это время - низкий уровень, поскольку WR и RD подключены зависят от одного и того же вывода R/W (см. рис. 4). На OE1 и OE2 из-за диода в это время режим высокоимпедансного состояния (Х). На S0, S1 - высокий уровень (из-за инвертора). Информация записывается в регистр, затем МК выходит из режима записи, и на входе CLK устанавливается низкий уровень, а на OE1, OE2, S0, S1 также устанавливается низкий уровень.

В обоих схемах на вход CS приходит сигнал выборки кристалла (низкий уровень), а транзистор (полевой, p-канальный) открывается и «разрешает» микросхеме питание. кодек микроконтроллер программа

Алгоритм чтения/записи такой:

Когда МК переходит в режим чтения с порта, адресами, которые выдает МК, решается, какой из 5 портов ввода подключить. Сигнал, зависящий от адреса, идет на один из выводов CS0-CS7.

Например, если нужно считать 16-разрядный информационный блок с помощью 8-разрядной шины D7…D0, происходит следующее:

По адресу 1f0(x) с помощью дешифратора и подключенной к нему обвязки (рис.4) сигнал низкого уровня идет на один из выводов CS0-CS7, что включает один из портов ввода (рис.7), на котором уже имеется считанная со сдвиговых регистров информация. МК переходит в режим чтения, считывает 8 старших разрядов информационного блока, сохраняет их в ОЗУ, затем выдает адрес 1f0(x+1), сигнал CS идет на следующий порт ввода, где лежит младшие 8 разрядов информационного блока, МК опять переходит в режим чтения, считывает эти 8 разрядов и сохраняет их в ОЗУ по другому адресу. После этого начинается обработка информационного блока внутри МК.

Когда МК считал и обработал информацию с внешних портов ввода, он выдает адреса портов вывода, регистр-защелка их запоминает, дешифратор дает активный уровень на одном из своих выводов, таким образом выбирая один из 3 портов вывода. После прихода высокого уровня на вывод WR информация отправляется на выбранный порт.

Математические принципы кодирования и декодирования

Для того, чтобы закодировать слово, нужно составить матрицу Н^Т, состоящую из двух матриц, расположенных одну над другой: R размерности kx(n-k) и I_n-k размерности (n-k)x(n-k). Затем производится умножение информационного блока на эту матрицу. Получить ее можно посредством деления X^n-1, X^n-2,…X^n-k на порождающий многочлен. При этом, при делении первых k членов мы получим k проверочных блоков, образующих матрицу R, а при последующем делении получим единичную матрицу I_n-k. Вместе эти матрицы образуют матрицу H^T.

Например, произведем деление первого члена X²⁰ на порождающий многочлен:

x²⁰ x⁷ + x⁴ +x³+x²+x+1

x²⁰ + x¹⁷ + x¹⁶ + x¹⁵ + x¹⁴+x¹³ x¹³ + x¹⁰ + x⁹ + x⁸ + x⁶ + x⁵ + x⁴ + 1

x¹⁷ + x¹⁶ + x¹⁵ + x¹⁴+x¹³

x¹⁷ + x¹⁴ +x¹³ + x¹² + x¹¹+x¹⁰

x¹⁶ + x¹⁵ +x¹² + x¹¹ + x¹⁰

x¹⁶ + x¹³ +x¹² + x¹¹ + x¹⁰+x⁹

x¹⁵ + x¹³+x⁹

x¹⁵ + x¹² +x¹¹ + x¹⁰ + x⁹+x⁸

x¹³ + x¹² +x¹¹ + x¹⁰ + x⁸

x¹³ + x¹⁰ +x¹⁹ + x⁸ + x⁷+x⁶

x¹² + x¹¹ + x⁹ + x⁷+x⁶

x¹² + x⁹ +x⁸ + x⁷ + x⁶+x⁵

x¹¹ + x⁸ + x⁵

x¹¹ + x⁸ +x⁷ + x⁶ + x⁵+x⁴

x⁷ + x⁶ + x⁴

x⁷+x⁴+x³+x²+x+1

x⁶+x³+x²+x+1

Остаток от деления записан формально в виде многочлена. Представим его следующим образом, записав коэффициенты при членах как 0 и 1:

1001111

Поделим остальные члены ряда X^n-1, X^n-2,…X^n-k на порождающий многочлен, и в результате получим матрицу H^T:

10011110

11010000

01101000

00110100

00011010

10010010

11010110

11110100

00111010

10100010

11001110

11111000

01111110

00111110

10000000

01000000

00100000

00010000

00001000

00000100

00000010

Эта матрица представляет собой записанные в байтовую ячейку проверочные символы и единичную матрицу. Так как проверочные символы занимают (n-k) =7 разрядов, то младший разряд данной байтовой ячейки обнуляется.

Для получения проверочного блока нужно умножить информационный блок на матрицу R:

X - информационный блок, Y - проверочный блок.

Для декодирования нужно умножить кодовое слово (с ошибками) на всю матрицу H^T, причем кодовое слово можно представить в виде суммы по модулю 2 истинного кодового слова и вектора ошибок:

r - кодовое слово с ошибками, v - истинное кодовое слово, e - вектор ошибок.

Вектор е представляет собой вектор длины n, в котором 1 находятся там, где допущена ошибка в кодовом слове.

При этом произведение v* H^T=0 (нулевой вектор).

После перемножения r* H^T получаем синдром s, который зависит только от вектора ошибок (v* H^T=0 ) и представляет собой строку матрицы H^T (если ошибка одна) или сумму по модулю 2 строк этой матрицы. С помощью синдрома можно определить нужный вектор ошибок (все они загружены в память), затем прибавить его к слову r:

Таким образом, получаем кодовое слово v с исправленными ошибками, а затем просто отделяем от него младшие 8 разрядов и получаем информационный блок.

Рис. 8 Структурная схема микроконтроллера M68HC11

3. Код программы

cpu6811

org$00ee;вектор прерывания

jmp$d100;скачок на подпрограмму прерывания

org$d000;основная программа

ldx#$d200;ячейка для использования индексной ;адресации x

ldd#%10011110

std0,x

ldd#%11010000

std1,x

ldd#%01101000

std2,x

ldd#%00110100

std3,x

ldd#%00011010

std4,x

ldd#%10010010

std5,x

ldd#%11010110

std6,x

ldd#%11110100

std7,x

ldd#%00111010

std8,x

ldd#%10100010

std9,x

ldd#%11001110

std10,x

ldd#%11111000

std11,x

ldd#%01111110

std12,x

ldd#%00111110

std13,x

ldd#$0080;Единичная матрица

std14,x;

ldd#$0040;

std15,x;

ldd#$0020;

std16,x;

ldd#$0010;

std17,x;

ldd#$0008;

std18,x;

ldd#$0004;

std19,x;

ldd #$0002

std20,x;

Размещено на Allbest.ru

...