Принцип работы функциональных узлов модуля станка

Размещено на http://www.allbest.ru/

Блок связи с датчиками (БСД) предназначен для измерения линейных и круговых перемещений датчиками обратной связи в абсолютно-циклическом отсчёте до величины 9999,999mm или одного оборота, т.е. БСД используется для оцифровки сигналов, поступающих с датчиков типа индуктосин, ВТ, резольвер, сельсин. БСД представлен в субблоке SB-457.

Дешифратор адреса субблока SB-457 выполнен на микросхемах D1, D5, D15 и панели Х4.

С датчика напряжение синусоидальной формы через панель Х2 поступает на полосовой фильтр, выполненный на микросхемах D37 и D38 и пропускающий частоту 2,5 кГц. Этот сигнал на микросхеме D39 преобразуется в сигнал прямоугольной формы и поступает на формирователь измерительного сигнала (ИС) (микросхемы D30, D8.3, D9.1), длительность сформированного ИС порядка 200 нс. Полученный сигнал синхронизируется частой 5 или 2,5 мГц на микросхеме D12,1. Из блока питания датчиков через панель Х1 поступает опорный сигнал (ОС), который синхронизируется с частотой 5 или 2,5 МГц на микросхеме D7. ОС поступает на делитель частоты на 2 (микросхема D2), т.е. обновление информации происходит с частотой 1,25 кГц. Первая половина полученного с микросхемы сигнала используется для оцифровки интервала ОС - ИС, а второй половине происходит выдача циклов в накопитель и выдача информации в магистраль. На триггере D9.1 формируется сигнал длительностью от переднего фронта ОС до переднего фронта ИС и подаётся на схему совпадения (микросхема D12.1) с частотой 5 или 2,5 МГц. Полученная на выходе микросхемы D12.1 пачка импульсов поступает на трёхдекадный счётчик (микросхемы D3, D4, D13). Этот счётчик осуществляет точный абсолютный отсчёт, т.е. в пределах одного оборота датчика (разряды ).

С приходом следующего опорного сигнала на триггер D2, последний устанавливается в нулевое состояние, разрешая формирование тактовых импульсов: Т1 формируется на микросхемах D8.1, D7, D2, D16, D12.2 и используется для записи точной части отсчёта в регистры памяти D14, D27; Т3 формируется на микросхемах D8.1, D7, D2, D8.2, D17, D25, D12.4 и используется для установки счётчиков D3, D4, D13 в исходное состояние.

Формирование знака оборота происходит следующим образом: текущее значение разряда со счётчика (микросхема D13) поступает на регистр D25 и по сигналу оборота записывается в регистр. Следующее значение разряда со счётчика сравнивается с предыдущим его значением, записанным в регистре D25, на микросхеме D30. Если предыдущее значение больше последующего, то появляется сигнал на выходе 12 микросхемы D30 (минус), если меньше - на выходе 6 (плюс). В зависимости от этих сигналов происходит прибавление или отнимание единицы к разряду , который обсчитывается счётчиком (микросхема D20).

Рассмотрим более подробней функциональные узлы субблока SB-457.

Формирователь импульсов счёта дробной части оборота фазы (Рисунок 1) вырабатывает узкие прямоугольные импульсы, привязанные по фазе к синусоидальному измерительному сигналу той же частоты. На входе схемы с целью отстройки от высших гармоник, которые могут быть вызваны несовершенством изготовления датчика или некачественным сигналом запитки, и обеспечения помехозащитности поставлены два полосовых фильтра ПФ1 и ПФ2, выполненных на операционных усилителях А1 и А2 по схеме со сложной отрицательной обратной связью и имеющих резонанснуюиую частоту 2.5 кГц. Последующая часть схемы полностью идентична формирователю опорного сигнала в субблоке запитки.

формирователь дешифратор оцифровка

Рисунок 1

Схема синхронизации импульсов опорного сигнала полностью идентична приведенной схеме и выполнена на элементах D7.1, D7.2. Синхронизация импульсов ОС производится также по положительному фронту импульсов инверсной частоты наполнения .

Рисунок 2 Схема формирования импульсов счёта дробной части фазы

Рисунок 3 Временная диаграмма формирования импульсов счёта

На рисунке 2 приведена схема непосредственного формирования импульсов счёта. Схема включает в себя делитель на два, выполненный на JK-триггере D2, на С-вход которого поступают синхронизированные опорные импульсы . Деление на два, как уже отмечалось, производится с той целью, чтобы в период опорной частоты, следующий за периодом оцифровки дробной части оборота фазы, выполнить операции по управлению информацией в субблоке. D-триггер на элементе D9.1 формирует единичные импульсы, длительность которых пропорциональна разности фаз между опорным и измерительным импульсами. Элемент D12.1 является селектором, то есть пропускает импульсы частоты наполнения на вход счётчика разряда только во время присутствия на втором его входе импульса разности фаз с выхода D9.1. Обновление информации в счетчиках происходит с частотой 1,25 кГц. Временная диаграмма работы схемы приведена на рисунке 3.

Рисунок 4 Блок-схема формирователя импульсов оборота, записи и сброса

Положительный фронт сигнала «:20И» с инверсного выхода JK-триггера D2 используется для формирования управляющих сигналов:

импульса оборота ИО, импульса записи ИЗ, импульса сброса ИС. Блок-схема формирователя импульсов оборота, записи, сброса приведена на рисунке 6. Схема вырабатывает по положительному фронту сигнала «:20И» (в самом начале периода управления) три узких импульса, разнесенных во времени на 2 мкс, как показано на рисунке 5. Последовательность во времени операций управления в субблоке определяется последовательностью импульсов.

Рисунок 5 Временная диаграмма импульсов оборота, записи, сброса

Первой во времени следует операция счета полного оборота фазы (если он произошёл). Факт совершения фазой полного оборота устанавливается в узле определения направления движения. В этом случае он пропускает поступающий на него ИО на суммирующий или вычитающий входы счетчика 10° в зависимости от направления перемещения.

Вторыми следуют две операции записи. Непосредственно по ИЗ регистром, находящимся в узле определения направления движения, запоминается состояние счетчика . Кроме этого, по ИЗ, если в это время отсутствует цикл «ВВОД» (выдача информации выходными регистрами в станочную магистраль), формируется импульс «СТРОБ», по которому происходит запись информации из счётчиков в выходные регистры.

Последней является операция сброса. По ИС обнуляются счетчики дробной части оборота фазы, которые начнут заполняться после этого лишь спустя почти 400 мкс.

Рисунок 6 Схема выделения импульса положительного фронта

Рисунок 7 Временная диаграмма выделения импульса положительного фронта

Разнос во времени импульсов оборота, записи, сброса осуществляется с помощью однотипных звеньев задержки, а сами узкие импульсы формируются однотипными дифференцирующими звеньями. Звено задержки и дифференцирующее звено образуют схему выделения импульса положительного фронта, которая приведена для ИС в развернутом виде на рисунке 6. Звено задержки построено на двух элементах ИЛИ--НЕ и конденсаторе. Емкость конденсатора обеспечивает время задержки фронта сигнала примерно на 2 мкс. После задержки положительный фронт сигнала поступает на дифференцирующее звено, выполненное на двух элементах ИЛИ-НЕ выход и вход которых соединены конденсатором С27, выполняющем функцию дифференцирования. После перехода выхода D17.4 в нулевое состояние происходит перезаряд С27. В начале процесса перезарядки на входе D6.5 появляется отрицательный выброс напряжения, который надежно обеспечивает на выходе единичный импульс. Ёмкость конденсатора (200 пФ) выбрана таким образом, чтобы длительность выходного импульса составляла примерно 0,15 мкс. Диаграмма работы схемы приведена на рисунке 7.

Узел определения направления движения выявляет, произошёл или нет и в каком направлении в промежуток времени 800 мкс между обновлением информации в счетчиках полный оборот фазы, и, если произошёл, пропускает поступающий на него импульс ИО на суммирующий или вычитающий входы счетчика 10°.

Эта ситуация определяется по переходу состояния счётчика через нулевое положение. Для этого запоминается предыдущее состояние счётчика и сравнивается с текущим. Причём его возможные состояния объединяются в зоны по три десятичных разряда, как показано на рисунке 10, таким образом, что ширина зон составляет 0,3 оборота фазы. Если предыдущее состояние счётчика попадало в зону 7. 8. 9, а текущее состояние находится в зоне 0, 1,2, то фаза совершила полный оборот в положительном направлении. Если предыдущее состояние счётчика было в зоне 0, 1, 2, а новое состояние находится в зоне 7, 8, 9, то фаза совершила полный оборот в отрицательном направлении. На рисунке 10 приведена схема селекторов направлений, которая осуществляет аппаратную реализацию этой функции.

Рисунок 8 Счётчик 10 и регистр его предыдущего состояния

Схема счётчика и регистра его предыдущего состояния приведена на рисунке 8. Информация в регистр из счётчика переписывается по импульсу записи. Прямые и инверсные двоично-десятичные разряды счётчика и регистра используются для дешифрации зон. Схемы дешифраторов зон 0, 1, 2 и 7, 8. 9 текущего состояния счётчика приведены на рисунке 11.

Рисунок 9 Схемы дешифраторов зон 0, 1, 2 и 7, 8, 9 текущего состояния счётчика

Рисунок 10 Селекторы направлений импульсов оборота.

Дешифраторы зон 0, 1, 2 и 7, 8. 9 предыдущего состояния счётчика полностью аналогичны и выполнены на элементах D29, D22.4 для зоны 0, 1, 2 и D26.2, D22.3 для зоны 7, 8, 9.

Ширина зон накладывает ограничение на максимальную скорость перемещения, до которой субблок может работать без сбоев. Сбой может произойти, если за время 800 мкс состояние счётчика проскочит зону.

Например, если при движении в положительном направлении состояние счётчиков было 0,999, а станет равным 0,301, то информация об одном обороте фазы будет потеряна.

Таким образом, при условии, что один оборот фазы соответствует перемещению рабочего органа станка 1 мм, максимальная скорость перемещения без потери информации составит Vмах == 0,302/800 мкс ?22,5 м/мин.

Рисунок 11 Счётчики импульсов дробной части оборота фазы

Схема счётчиков импульсов дробной части оборота фазы приведена на рисунке 11. Функциональную нагрузку несут два входа счётчиков: сбросовый (R), на который поступает импульс сброса ИС с формирователя импульсов оборота, записи, сброса, и суммирующий (+1), на который поступают импульсы от формирователя импульсов дробной части оборота фазы. Максимальное число импульсов, фиксируемых счётчиками , составляет 999. В связи с этим возникает интересная ситуация, когда частота наполнения интервала разности фаз устанавливается равной 5 мГц, поскольку за полный оборот фазы в этом случае на вход счётчиков может поступить до 1999 импульсов. При разности фаз между измерительным и опорным импульсами больше 180 эл. град во время счёта тысячным импульсом будет происходить обнуление счётчиков и возобновление счёта с начала. Однако кажущейся потери информации в этом случае происходить не будет вследствие того, что после возникновения такой ситуации на входы счётчика 10° будет пропущен импульс оборота. Таким образом, в режиме оцифровки с коэффициентом деления фазы 2000 за один оборот фазы на входы +1 или -1 счетчика 10° поступает два импульса оборота ИО.

Выходные сигналы счётчиков с разрядов 1,2, 4,8 инвертируются и далее поступают на информационные входы многорежимных буферных регистров для запоминания. Инверторы для выходных сигналов всех счётчиков необходимы в связи с тем, что активный уровень сигнала в станочной магистрали данных -- низкий, а МБРы не инвертируют входные информационные сигналы.

Рисунок 12 Счётчики импульсов полных оборотов фазы

На рисунке 12 приведена схема счётчиков импульсов полных оборотов фазы. Счётчики работают в режиме как суммирования импульсов оборота, так и вычитания. Таким образом, одному обороту фазы от нулевого положения в направлении плюс будет соответствовать число 1, а одному полному обороту фазы от нулевого положения в направлении минус - число 9999. Импульс «СБРОС» поступает на R-входы счётчиков от узла сброса.

Рисунок 13 Многорежимный выходные буферные регистры

На рисунке 13 приведена схема выходных многорежимных буферных регистров субблока. Входы D1…D8 - информационные, на них поступает в двоично-десятичном виде информация со счётчиков. Q1…Q8 - выходы информации, имеют три состояния и управляются входами выборки кристалла и ВК2. При · ВК2=1 выходы Q открыты. С - вход строба для записи информации в регистр, является потенциальным. ВР - вход выбора режима. При ВР=0 регистр находится в режиме ввода, то есть приём информации осуществляется по входу С, а её выдача - по входам ВК1 и ВК2. - вход установки регистра в нуль. - выход запроса на прерывание.

Регистры на элементах D14 и D27 используются для записи и выдачи в магистраль младшего шестнадцатиразрядного слова, а регистры на элементах D36 и D33 - старшего двенадцатиразрядного слова. Разделение регистров по словам осуществляется сигналами «» и «», поступающими со схемы дешифратора адреса субблока. Выдача информации в магистраль осуществляется по сигналу «ВВОД», приходящему из SB-451, где происходит его формирование из канального сигнала «К ВВОД Н». Для всех регистров сигнал «» вырабатывается в узле сброса субблока, а сигнал «СТРОБ» - схемой запрета записи.

Рисунок 14 Дешифратор адресов субблока оцифровки

Узел управления МБР. Схема дешифратора адреса (а точнее, пары адресов) субблока оцифровки и дешифратора адресов младшего и старшего слов данных приведена на рисунке14. Дешифратор адреса субблока выполнен на элементах D5 - сдвоенном дешифраторе-мультиплексоре 2?4, работающем в режиме 3?8 (с трёх входов на восемь выходов). На стробирующие входы 1С, 2С дешифратора поступает сигнал «» из субблока станочной магистрали SB-451, где он формируется дешифратором адресов блока при обращении процессора к адресам и запоминается в памяти блоков по канальному сигналу «К СИА Н». (Всего дешифратор адресов блоков формирует четыре сигнала, которые фиксируются в памяти блоков: «» при обращении к адресам ; «» при обращении к адресам ; «» при обращении к адресам ; «» при обращении к адресам ). Адресные сигналы А01…А04 образуются из соответствующих канальных сигналов «К ДА01 Н»…»К ДА04 Н» и запоминаются в памяти субблоков по канальному сигналу «КСИАН».

Сигналы А02, А03 поступают на информационные входы А и В, а сигнал А04 на объединённые входы 3С, 4С выбора первой или второй половины дешифратора. В таблице 1 показано состояние дешифратора адресов субблока. Выходные сигналы поступают на поле перемычек Х3, которыми устанавливается пара адресов конкретного субблока оцифровки.

На элементах D1.1, D1.2, D1.4, D15.1, D15.2 выполнен дешифратор адресов старшего и младшего слов данных. Дешифрация адресов слов произведится по адресному сигналу А01.

Таблица 1

Рисунок 15 Схема запрета записи. Узел сброса

Для того чтобы не происходило наложения во времени двух режимов: считывания из регистров в магистраль и записи из счетчиков в регистры, используется схема запрета записи, приведенная па рисунке 15. Поскольку запись в МБР осуществляется подачей сигнала на стробирующий вход независимо от того, в каком состоянии находятся входы и ВК2, анализ состояния сигналов на этих входах производится схемой запрета записи. Кроме того, схема не позволяет производить запись в регистры, если после чтения младшего слова не будет прочитано старшее.

Сигнал «СТРОБ» для записи в регистры формируется одновибратором на элементе D23 по положительному фронту импульса записи ИЗ. Длительность импульса «СТРОБ» определяется элементами С29, R37. Одновибратор возбуждается по входу С2 при условии, если на входах 1 и С1 сигнал нулевого уровня. Этот разрешающий сигнал формируется элементом D15.4, если нет обращения к субблоку, то есть отсутствует сигнал «», и если прочитано старшее слово, то есть сброшен триггер памяти младшего слова на элементе D9.2. Триггер взводится при обращении к адресу младшего слова и сбрасывается при обращении к адресу старшего слова. При включении сброс триггера производится аппаратным сигналом «».

Сброс выходных регистров и счетчиков полных оборотов фазы производится узлом сброса, схема которого приведена на рисунке 16. Как уже отмечалось, существует два режима сброса: общий для всех субблоков, осуществляемый аппаратным сигналом «», и индивидуальный, осуществляемый программно сигналом «ВСБ» при обращении к адресу конкретного субблока оцифровки. Сигнал «» формируется в SB-451 из канального сигнала «К СБРОС Н», а сигнал «ВСБ» из канального сигнала «К ВЫВОД Н» в цикле «ВЫВОД». Сброс по сигналу «ВСБ» будет произведен только при наличии на входе D19 сигнала «АДРЕС», что свидетельствует о том, что идет обращение именно к данному субблоку. Режим программного сброса используется в режиме выхода в ноль координат станка. Сброс полного числа оборотов фазы производится постоянно после прихода сигнала «точный датчик» до момента прохождения фазой нулевого положения.

Размещено на Allbest.ru