- Тип используемой системы (система с одним или несколькими ведущими);

- Максимальное время реакции отдельных узлов;

- Объем передаваемых данных

- Конфигурация шины (топология, длинна кабеля).

Рассмотрим перечисленные факторы относительно разрабатываемой сети.

В нашем случае используется система сети с одним ведущим. Ведущий, циклически опрашивает устройства на шине. Таким образом, время одного цикла работы системы состоит из времени обмена данными между устройствами и паузы между опросами. Время паузы определяется устройством с которым ведётся обмен данными.

Расчёт времени обмена данными можно представить в следующем виде:

Т_од = Т_фз + Т_з + Т_фо + Т_о,(9.1)

где Т_од - время обменом данных;

Т_фз - время формирования запроса;

Т_з - время запроса;

Т_фо - время формирования ответа;

Т_о - время ответа.

Время формирования запроса определяется скоростью работы ведущего устройства и количеством выполняемых им при этом команд. Время формирования ответа определяется такими же параметрами ведомого устройства.

Время запроса определяется скорость передачи данных и размером посылки.

Тз/о = Nп / Vп ,(9.2)

где Тз/о - время запроса или ответа;

Vп - скорость передачи данных;

Nп - количество бит в посылке.

Например, при скорости 115200 бит/с и с общим размером посылок в 8 байт (64 бита) время прохождения данных через линию составит:

Т = 64 / 115200 = 0,000556 с = 556 мкс.(9.3)

Время формирования запроса или ответа на частоте в 8 МГц и при выполнении 1000 команд для обработки данных, будет составлять:

Тфо/фз = Nк / F ,(9.4)

Тфо/фз = 1000 / 8000000 = 0,000125 с = 125 мкс ,(9.5)

гдеNк - количество выполняемых команд;

F - частоты выполнения команд.

Если взять ведущее устройство работающее с такой же частотой, как и ведомое, то время обмена данными согласно (9.1) составит:

Т_од = 125 + 125 + 556 = 806 мкс. (9.6)

Полученное значение определяет граничные возможности рассматриваемой сети передачи данных. Это определяет минимальное время одного цикла работы системы сети. Такое время цикла будет достигаться при условии, что опрос объекта управления ведомым устройством войдёт в 1000 команд формирования посылки. Если время опроса составит одну секунду, то время цикла будет равно 1,000806 с, что делает время обмена данными незначительным.

При использовании в сети нескольких ведомых, общее время опроса устройств составит сумме времен опроса каждого.

8.2 Широтно-импульсный модулятор микроконтроллера

Микроконтроллеры семейства в зависимости от модели имеют в своем составе от двух до четырех таймеров/счетчиков общего назначения (таблица 9.1).

Таблица 9.1 - Таймеры/счетчики общего назначения

Как видно из таблицы, во всех моделях микроконтроллеров семейства присутствуют, как минимум, два таймера/счетчика -- Т0 и Т1.

Шестнадцатиразрядный таймер/счетчик Т1 присутствует во всех моделях микроконтроллеров семейства Mega, а таймер/счетчик ТЗ -- только в моделях ATmega162x (отсутствует в режиме совместимости с ATmega161х) и ATmega64x/ATmega128x. Как и таймеры/счетчики Т0 и Т2, они могут использоваться для формирования временных интервалов, для подсчета числа внешних событий, формирования сигналов и генерации сигналов с ШИМ (но уже переменной разрядности). В дополнение к этому таймеры/счетчики Т1/ТЗ могут по внешнему сигналу сохранять свое текущее состояние в отдельном регистре ввода/вывода(режим «захвата»).

Таймеры/счетчики Т1/ТЗ различных моделей отличаются только количеством блоков сравнения и соответственно количеством каналов генерации ШИМ-сигналов. Так, если в моделях ATmega64x/ATmega128x таймеры/счетчики Т1/ТЗ имеют по три блока сравнения, то в остальных моделях микроконтроллеров -- только по два. Упрощенная структурная схема самых развитых таймеров (модели ATmega64x/ATmega128x) приведена на рисунке 9.1.

В состав каждого таймера/счетчика входят следующие регистры ввода/вывода:

ѕ 16-разрядный счетный регистр TCNT1 (TCNT3);

ѕ 16-разрядный регистр захвата ICR1 (ICR3);

ѕ два или три 16-разрядных регистра сравнения OCR1A, OCR1B, OCR1C (OCR3A, OCR3B, OCR3C);

ѕ два или три 8-разрядных регистра управления TCCR1A, TCCR1B, TCCR1C (TCCR3A, TCCR3B, TCCR3C).

Каждый из 16-разрядных регистров физически размещается в двух регистрах ввода/вывода, названия которых получаются добавлением к названию регистра буквы «Н» (старший байт) и «L» (младший байт). Счетный регистр таймера счетчика TCNT1, например, размещается в регистрах TCNT1H:TCNT1L.

Адреса всех регистров таймеров/счетчиков Т1 и ТЗ указаны в таблице 9.2.

Таймеры/счетчики Т1 и ТЗ могут генерировать прерывание при наступлении следующих событий:

при переполнении счетного регистра;

при равенстве счетного регистра и регистра сравнения (по одному прерыванию на каждый блок сравнения);

при сохранении счетного регистра в регистре захвата.

Таблица 9.2 - Регистры 16-разрядных таймеров/счетчиков

Флаги всех прерываний таймеров/счетчиков Т1 и ТЗ находятся в регистрах TIFR и ETIFR, а разрешение/запрет этих прерываний осуществляется установкой/сбросом соответствующих флагов регистров TIMSK и ETIMSK.

Счетный регистр таймера/счетчика TCNT1(3) входит в состав основного блока модуля -- блока реверсивного счетчика. В зависимости от режима работы модуля содержимое счетного регистра сбрасывается, инкрементируется или декрементируется по каждому импульсу тактового сигнала таймера/счетчика clk_T1 (clk_T3). Независимо от того, присутствует тактовый сигнал или нет, регистр доступен в любой момент времени как для чтения, так и для записи. При этом любая операция записи в счетный регистр блокирует работу всех блоков сравнения на время одного периода тактового сигнала таймера/счетчика. После подачи напряжения питания в регистре TCNT1(3) находится нулевое значение. При некоторых изменениях состояния таймера/счетчика, определяемых режимом его работы, устанавливается флаг TOV1(3) регистра TIFR. Разрешение прерывания осуществляется установкой в «1» разряда TOIE1(3) регистра TIMSK.

Регистры OCR1A/OCR1B/OCR1C(OCR3A/OCR3B/OCR3C) входят в состав блоков сравнения. Во время работы таймера/счетчика производится непрерывное (в каждом машинном цикле) сравнение этих регистров с регистром TCNT1(TCNT3). В случае равенства содержимого регистра сравнения и счетного регистра в следующем машинном цикле устанавливается соответствующий флаг OCF1A/OCF1B/OCF1C (OCF3A/OCF3B/OCF3C) регистра TIFR и генерируется прерывание (если оно разрешено). Также при наступлении этого события может изменяться состояние вывода ОС1А/ОС1В/ОС1С(ОСЗА/ОСЗВ/ОСЗС) микроконтроллера. Чтобы таймер/счетчик мог управлять состоянием какого-либо из этих выводов, он должен быть сконфигурирован как выходной (соответствующий разряд регистра DDRx должен быть установлен в «1»).

Особенностью работы блока сравнения в режимах, предназначенных для формирования ШИМ-сигналов, является двойная буферизация записи в регистры сравнения. Она заключается в том, что записываемое число на самом деле сохраняется в специальном буферном регистре. А изменение содержимого регистра сравнения происходит только при достижении счетчиком максимального или минимального значения.

Рисунок 9.1 - Структурная схема 16-разрядных таймеров/счетчиков (Т1 и ТЗ)

Для управления таймером/счетчиком используются три регистра управления: TCCR1A(TCCR3A), TCCR1B(TCCR3B), TCCR1C(TCCR3C). Формат этих регистров приведен на рисунках 9.2...9.4, а описание их разрядов - в таблицах 9.2 ... 9.4

Рисунок 9.2 - Формат регистров TCCR1A (а) и TCCR3A (б)

Таблица 9.2 - Разряды регистра TCCR1A(TCCR3A) для ATmega64x/128x

Рисунок 9.3 - Формат регистров TCCR1B (а) и TCCR3B (б)

Таблица 9.3 - Разряды регистра TCCR1B (TCCR3B)

Примечание: n=1 или 3.

Рисунок 9.4 - Формат регистров TCCR1C (а) и TCCR3C (б)

Таблица 9.4 - Разряды регистра TCCR1C (TCCR3C)

Примечание: п = 1 или 3; х = А, В или С.

Формирование тактового сигнала таймера/счетчика clk_T1/clk_T3 осуществляется блоком предделителя, который был рассмотрен в разделе 4.В качестве тактового сигнала clk_T1(clk_T3) таймеров/счетчиков Т1 и ТЗ может использоваться:

ѕ системный тактовый сигнал (clkT1(T3) = clk_I/0);

ѕ масштабированный системный тактовый сигнал (clkT1(T3) = clk_I/0/N, где N - коэффициент деления предделителя );

ѕ внешний сигнал, поступающий на вход T1 (T3) микроконтроллера

(clkТ1(T3)= clk_ЕХТ).

Исключение составляет лишь таймер/счетчик Т3 моделей ATmega162x, который не может работать от внешнего тактового сигнала.

Выбор источника тактового сигнала, а также запуск и остановка таймеров/счетчиков осуществляются с помощью разрядов CS12...CS10(CS32...CS30) регистра управления таймером TCCR1B(TCCR3B) согласно таблице 9.5.

Таблица 9.5 - Выбор источника тактового сигнала таймеров/счетчиков Т1 и ТЗ

Примечание: n = 1 или 3.

Режим работы таймера/счетчика Т1 (ТЗ) определяется состоянием разрядов WGMn3:WGMn2(CTC1 в моделях ATmega161x/163x/323x) регистра TCCR1B(TCCR3B) и разрядов WGMn1:WGMn0(PWMn11:10 в моделях ATmega161x/163x/323x) регистра TCCR1A (TCCR3A). Зависимость режима работы таймеров/счетчиков от состояния этих разрядов показана в таблице 9.6. В моделях ATmega161x/163x/323x режимы 8...15 отсутствуют.

Таблица 9.6 - Режимы работы таймеров/счетчиков Т1 и ТЗ

Примечание: n = 1 или 3.

В работе модуль ШИМ работает в режиме Phase Corect PWM («ШИМ с точной фазой»), который предназначен для генерации сигналов с широтно-импульсной модуляцией. Однако в этом режиме счетный регистр функционирует как реверсивный счетчик, состояние которого сначала изменяется от $0000 до максимального значения, а затем обратно до $0000. Соответственно максимальная частота сигнала в этом режиме в два раза меньше максимальной частоты сигнала в режиме Fast PWM.

В зависимости от установок разрядов WGMn3:0(CTC1, PWM11, PWM10 в моделях ATmega61x/163x/323x) максимальное значение счетчика (разрешение ШИМ-сигнала) является либо фиксированным значением, либо определяется содержимым определенных регистров таймера/счетчика (таблица 9.7). Разрешающая способность R определяется выражением R = log( TOP + 1)/log2, где TOP--модуль счета.

Как и в режиме Fast PWM, при работе с какими-либо фиксированными значениями модуля счета, которые изменяются редко, для его задания рекомендуется использовать регистр захвата. При этом регистр OCR1A (OCR3A) может использоваться для формирования ШИМ-сигнала. Если же в процессе формирования ШИМ-сигнала его частота меняется очень часто, для задания модуля счета рекомендуется использовать регистр сравнения OCRnA.

При достижении счетчиком максимального значения происходит смена направления счета, но счетчик остается в этом состоянии в течение одного периода сигнала clk_T1 (clk_T3). В этом же такте производится обновление содержимого регистра сравнения. Если модуль счета определяется регистром сравнения ICRn(режим 10) или OCRnA (режим 11), одновременно с обновлением регистра сравнения устанавливается флаг ICFn либо OCFnA соответственно. При достижении счетчиком минимального значения ($0000) также происходит смена направления счета и одновременно устанавливается флаг прерывания TOV1(TOV3) регистра TIFR(ETIFR). При равенстве содержимого счетного регистра и какого-либо регистра сравнения устанавливается соответствующий флаг OCF1A/OCF1B/OCF1C(OCF3A/OCF3B/OCF3C) регистра TIFR.

Одновременно изменяется состояние выхода блока сравнения ОСnА/ОСnВ/ОСnС. Как обычно, поведение вывода определяется содержимым разрядов СОМnX1СОМnX0 регистров TCCR1A(TCCR3A) (таблица 9.8). Временные диаграммы для случая, когда модуль счета определяется содержимым регистра ICRn или OCRnA, показаны на рисунке 9.5.

Таблица 9.7 - Разрешающая способность модулятора в режиме Phase Correct PWM

Примечания: n = 1 для таймера/счетчика T1, n= 3 для таймера/счетчика Т3.

Следует понимать, что при изменении модуля счета во время работы таймера/счетчика, на выходе блоков сравнения могут появиться несимметричные (относительно середины периода модуляции) импульсы. Поскольку обновление содержимого регистра сравнения происходит в момент достижения счетчиком максимального значения, период ШИМ-сигнала равен времени между этими моментами. При этом время прямого счета определяется предыдущим значением модуля счета, а время обратного счета -- новым значением. Если эти значения различны, то время прямого и обратного счета также отличаются. Результатом этого и являются несимметричные импульсы на выходе блоков сравнения, как показано на рисунке 9.5 (3-й период сигнала).

Таблица 9.8- Поведение вывода ОС1А/ОС1В/ОС1С (ОСЗА/ОСЗВ/ОСЗС) в режиме Phase Correct PWM

Примечание: n = 1 или 3.

Рисунок 9.5 - Формирование ШИМ-сигнала в режиме Phase Correct PWM

Поэтому при частом изменении модуля счета во время работы таймера/счетчика рекомендуется использовать режим Phase and Frequency Correct PWM, описанный в следующем параграфе. Если же используется постоянное значение модуля счета, между этими двумя режимами нет никакой разницы.

Если значение, находящееся в регистре сравнения, равно $0000 или модулю счета (ТОР), то при следующем совпадении состояния счетчика и содержимого регистра сравнения выход схемы сравнения переключится в устойчивое состояние согласно таблице 9.9.

Таблица 9.9 - Устойчивые состояния выхода схемы сравнения

Примечание: n = 1 или 3.

Частота генерируемого сигнала, длительность импульса и период генерируемого сигнала определяются выражениями

f_OCn = f_{сlk_I/0}/2*N*(TOP+1), (9.7)

t_имп= T_{сlk_I/0} *2*N*(1 + OCRn), (9.8)

T_OCn=T_{сlk_I/0}*N*(TOP+1), (9.10)

где N -- коэффициент деления предделителя ,

TOP - модуль счета,

OCRn- содержимое регистра OCRn,

f_CLKI/0,T_CLKI/0 - соответственно частота и период системного генератора тактовых импульсов.

В данном проекте для формирования сигнала ШИМ применен таймер Т1, который программируется в режим 6 (таблица 9.6). Тогда ТОР= 511 f_CLKI/0= 16Мгц. В соответствии с таблицей 9.5, с помощью разрядов CS12=0, CS11=0,

CS10=1 программируем значение коэффициента деления N=1. Тогда по формуле f_OCn = f_сlk__I/0/2*N*(TOP+1), частота ШИМ-сигнала равна f_OC1 =16*10⁶/2*(511+1) = 15625 Гц.

Период ШИМ-сигнала рассчитаем по формуле T_OC1=T_{сlk_I/0}*N*(TOP+1) .

Длительность импульса ШИМ-сигнала рассчитаем по формуле t_имп= T_{сlk_I/0} *2*N*(1 + OCRnX), из которой видно, что t_имп можно изменять программно, изменяя значения в регистре OCR1А и OCR1В в диапазоне от 0 до 2*ТОР=1022.

8.3 Полный расчет надежности

Одним из важнейших показателей качества системы является её надёжность. Под надёжностью понимается способность системы в течение установленного времени эксплуатации сохранять в установленных пределах значение всех параметров, характеризующих важность выполнения требуемых функций в заданных режимах и условиях применения. Определение надёжности проектируемого устройства производим методом анализа. Надёжность включает в себя свойство безотказности, долговечности, сохранности и ремонтопригодности. Расчёт производится по самому ненадёжному элементу. Расчёт интенсивности отказов элементов (_эi) производится по типам элементов.

Данное проектируемое изделие является микропроцессорной системой сбора, обработки и управления информации и представляет собой плату, на которой установлен ряд микросхем, резисторов и конденсаторов.

Проведем расчет интенсивности отказов системы по формуле (9.11):

,(9.11)

где N_i - количество типов элементов системы;

К_а и К_о- коэффициенты, учитывающие амортизацию системы и качество ее обслуживания. В данном случае К_а = 1, т.к. амортизация отсутствует, К_о = 0.5 т.к. проектируется аппаратура производственно-технического назначения.

8.3.1 Расчёт интенсивности отказов

8.3.1.1 Расчёт показателей интенсивности отказов интегральных схем (ИС) при эксплуатации

Интенсивность отказов ИС при эксплуатации _эi определяют по /14, таблица 5.1.6/ или рассчитывают по формуле (9.12):

_эi=о*К₁*К_n ,(9.12)

где _о - интенсивность отказов ИС для нормальных условий эксплуатации определяют по /14таблица 5.1.1/ или рассчитывают по (9.11);

К₁ - коэффициент, учитывающий условия эксплуатации;

К_n - коэффициент, учитывающий проведение мероприятий по повышению надёжности, Кn=0.1;

_эi - интенсивность отказов при эксплуатации, способ ее выбора для каждой ИС - различный.

Способ определения _эi выбирают следующим образом:

1) если ИС включена в /14,таблица 5.1/, то _эi определяют по формуле (9.12), используя для этого ₀ из этой таблицы, иначе следует обратиться к /14,таблица 5.1.4/;

2) если ИС отмечена символом #, то _эi определяют по /14,таблица 5.1.6/.

3) если ИС отмечена символом *, то _эi определяется по формуле:

₀ =_с*К_с , (9.13)

где _с - интенсивность отказов, определяемая из таблиц;

К_с - коэффициент сложности ИС, связан с количеством элементов в схеме;

4) если ИС не отмечена символом # или *, то _о определяется по формуле (9.13), используя _с из /14,таблица 5.1.2/.

Полученные данные для используемых ИС занесены в таблицу 9.10.

Таблица 9.10- Исходные данные для расчета интенсивности отказов микросхем различного типа

Согласно данным из таблицы 6.22 проведем расчет для совокупности ИС:

_ис = К_а...