Дослідження характеристик надійності апаратних реалізацій штучних нейронних мереж

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

ДОСЛІДЖЕННЯ ХАРАКТЕРИСТИК НАДІЙНОСТІ АПАРАТНИХ РЕАЛІЗАЦІЙ ШТУЧНИХ НЕЙРОННИХ МЕРЕЖ

Вступ

На сьогоднішній день більшість способів практичної реалізації штучних нейронних мереж (ШНМ) обмежуються лише програмним моделюванням у середовищах таких програмних засобів, як Matlab, NeuroPro та інші. Однак, все актуальнішими стають саме апаратні реалізації нейромереж, які впроваджуються у побутову техніку, комп'ютерні системи діагностування, контролю, керування і т.ін.

Статтю присвячено дослідженню характеристик надійності існуючої елементної бази для апаратної реалізації ШНМ.

Постановка задачі

штучний нейронний процесор інтегральний

Аналіз основних тенденцій та перспективних напрямів побудови нейрокомп'ютерів показує, що різні апаратні реалізації мають різні характеристики, що впливають на надійність. Підвищення відмовостійкості та надійності нейрокомп'ютерів може бути досягнуто шляхом:

- зменшення розмірів елементної бази та, як наслідок, енергоспоживання апаратних засобів;

- поєднання апаратних засобів з відповідним програмним забезпеченням [1].

Аналіз апаратних реалізацій ШНМ

Нейромережні апаратні рішення впроваджують у свої продукти такі відомі фірми, як Siemens, Intel, Phillips Research, 3M Laboratories і багато інших [2]. Існує багато різноманітних апаратних реалізацій нейромережних архітектур [3]. На сьогоднішній день їх можна класифікувати наступним чином (рис. 1).

Аналогова архітектура. Нейрони в аналогових надвеликих інтегральних схемах (НВІС) являють собою порогові підсилювачі з сигмовидною передавальною функцією. Посилення передавальної функції визначає чутливість нейрона і в граничному випадку переводить нейрон з аналогового стану в стан, аналогічний цифровому вентилю. Так, в аналоговій НВІС ETANN 80170NX фірми INTEL міститься 64 нейрони з 64 входами відповідно і 16 нейронних шарів.

Швидкість проходження сигналу залежить від частотних характеристик підсилювачів і в даній мікросхемі становить близько 1,5 мкс. Навчання проводиться в два етапи. Первинний підбір вагових коефіцієнтів виконується в емулюючому середовищі (наприклад, Intel Neural Network Training System), точна настройка ваг здійснюється з використанням працюючої НВІС апаратним способом (так званий chip- in-loop training).

Основні переваги аналогових НВІС полягають у високій швидкодії, яка обмежується лише частотними характеристиками підсилювачів, а недоліки - в необхідності забезпечувати НВІС постійний температурний режим (перепади температури менше 1 °С на кожні 18 °С), а також використовувати стабілізовані джерела живлення, оскільки НВІС чутлива до зовнішніх умов. Зазначені недоліки значно обмежують використання аналогових НВІС для моделювання нейронних мереж.

Гібридна архітектура. Зазначена архітектура поєднує в собі цифровий та аналоговий підходи до апаратного моделювання нейронних мереж. Наприклад, чіп ANNA (AT&T) має цифрову внутрішню архітектуру і аналоговий спосіб зберігання вагових коефіцієнтів з використанням елементів динамічної конденсаторної пам'яті. Чіп містить до 256 нейронів і 4096 вагових коефіцієнтів [4].

Недоліки подібних архітектур пов'язані зі складністю внесення будь-яких змін у вже створену архітектуру та жорстокою прив'язкою реалізацій до апаратних складових, а саме при перенесенні реалізацій на іншу елементну базу може призвести до несумісності роботи, збоїв у роботи мережі або повної її відмови.

Систолічні процесори. Принцип дії систолічних процесорів полягає у використанні процесорної матриці з набору простих за структурою обробляючих елементів, через яку йде безперервний потік даних, змінюваних кожним елементом. Мережа працює циклічно і в кожному наступному циклі кожен обробляючий елемент зчитує і обробляє нову порцію даних, незалежно від роботи інших обробляючих елементів. За рахунок цього досягається висока ступінь розпаралелювання процесів обробки інформації і висока швидкість роботи мережі в цілому.

Внаслідок значного спрощення внутрішньої структури обробних елементів, систолічна матриця повинна бути оточена великою кількістю елементів, що реалізують додаткову функціональність. Наприклад, функція активації повинна бути реалізована у вигляді окремого зовнішнього блоку.

До складу процесорів входить також модуль пост-обробки і модуль пам'яті ваг. Обробляючі елементи виконують операції перемноження вхідних сигналів і їх додавання.

Всі інші операції реалізуються зовнішніми логічними блоками. У деяких випадках в якості зовнішнього блоку може використовуватися блок обчислення мінімуму або максимуму вихідного значення.

Перевагами використання систолічних процесорів є те, що вони добре масштабуються, що дозволяє створювати великі багатопроцесорні комплекси. Однак для них потрібно досить багато периферійних модулів. Зі збільшенням кількості систолічних процесорів зростають затримки в ланцюгах проходження сигналу.

Сигнальні процесори (Digital signal processor - DSP). Порівняно низька вартість розробки, велика елементна база з великою кількістю налагоджувальних засобів та допоміжного програмного забезпечення, економічне енергоспоживання і невелике тепловиділення, а також висока продуктивність зробили сигнальні процесори фірм Texas Instruments і Analog Devices популярними об'єктами для побудови апаратних реалізацій нейронних мереж.

Однак, прив'язка до апаратної частини не дозволяє з легкістю переносити нейронну мережу з однієї елементної бази на іншу, через можливість виникнення збоїв у роботі внаслідок несумісності елементів. Крім того, сигнальні процесори погано масштабуються, що ускладнює побудову великих багатопроцесорних систем.

Нейросигнальні процесори. В основі нейросигнальних процесорів лежить те ж саме ядро, що і у інших процесорів DSP. Відмінність полягає у додаткових архітектурних рішеннях, що оптимізують DSP для розробок ШНМ.

Нейросігнальні процесори в цілому мають ті ж самі характеристики, що і сигнальні процесори. Відмінності полягають у більш високій продуктивності за рахунок наявності вбудованого векторного співпроцесора і більш вузькій спеціалізації, у більшості випадків орієнтованій на конкретний вид нейронної мережі. До недоліків можна віднести відносно високу вартість систем, розроблених на зазначеній елементній базі та складність програмування.

Програмовані логічні інтегральні схеми (ПЛІС). Технологічні особливості ПЛІС роблять їх зручним об'єктом для використання в якості елементної бази апаратної реалізації нейронних мереж.

При розробці проектів на ПЛІС використовується принцип однотактної синхронізації, для реалізації якого в ПЛІС синхросигнали поширюються по швидкодіючій деревоподібній мережі, що забезпечує майже одночасний прихід фронту синхроімпульса на синхровхід всіх внутрішніх тригерів. Синхросигнал може вироблятися і всередині самої ПЛІС. Дана властивість дозволяє полегшити завдання побудови багатошарових конфігурацій нейронних мереж. Сучасні ПЛІС практично неможливо програмувати “вручну”. Для розробки проектів використовуються спеціальні інтегровані середовища програмування та мови паралельного програмування (VHDL) [6]. Це дозволяє зняти залежність розробок нейронних мереж на ПЛІС від конструктивних особливостей конкретної ПЛІС, поліпшити можливість перенесення, а також створювати бібліотеки стандартних нейромережних модулів, що вигідно відрізняє нейромережні проекти на ПЛІС від аналогічних розробок на DSP.

Ще однією важливою особливістю ПЛІС є те, що вони складаються з множини однотипних елементів, що підвищує надійність роботи мікросхеми та спрощує проектування нейронної мережі.

Також перевагами даної елементної бази є невелике енергоспоживання, низька вартість, гарна масштабованість, що дозволяє створювати багатопроцесорні комплекси. До недоліків можна віднести відносно високі апаратні затрати, які виникають при реалізації нейромереж великих розмірностей.

Оцінки ризиків надійності апаратних реалізацій ШНМ

У процесі розробки комп'ютерних систем на основі нейрокомп'ютерів значна увага приділяється аналізу ризиків, які можуть призвести до відмови або збоїв у роботі системи.

Серед усіє множині ризиків виділяють наступні, які безпосередньо пов'язані з елементною базою [7]:

- ризики, пов'язані з властивостями елементів;

- ризики, пов'язані зі схемотехнічними рішеннями;

- ризики, пов'язані з процесом життєвого циклу елементів;

- ризики, пов'язані з порушеннями в процесі виробництва.

До першої групи, зокрема, належать ризики пов'язані з електромагнітними, температурними впливами та збоями у електроживленні. До другої групи належать ризики, пов'язані з порушеннями під час розробки систем. До третьої - ризики, пов'язанні з експлуатацією.

В табл. 1 наведені результати порівняльного аналізу імовірності відмови системи залежно від групи ризиків, пов'язаних з використанням різної елементної бази.

Таблиця 1. Порівняльний аналіз імовірності відмови системи залежно від групи ризиків, пов'язаних з використанням різної елементної бази

Висновки

Отже, одним із шляхів підвищення надійності апаратних реалізацій штучних нейронних мереж є використання ПЛІС-технологій. Використання зазначеної елементної бази дозволяє знизити ризик відмови системи через апаратні складові.

Сучасній ПЛІС-технології притаманні низька вартість, висока гнучкість та відмовостійкість, а тому вона є одним з ефективних засобів реалізації нейрокомп'ютерів.

Література

1. Сравнительный анализ применения ПЛИС и микропроцессоров при разработке информационно-управляющих систем, важных для безопасности АЭС // Научно-технический отчет. НАУ им. Н.Е. Жуковского «ХАИ», НТСКБ «Полисвит», ИПМЭ им. Г.Е. Пухова НАН Украины, ИПММС НАН Украины. - 2005. - С. 47.

2. Гриняев С. Нейронные процессоры // Компьютера. - 2001. - № 38. - http://pgpu.penza.com.ru/

3. Аляутдинов М.А. Нейрокомпьютеры. От программной к аппаратной реализации / Аляутдинов М.А., Галушки А.И., Казанцев П.А., Остапенко Г.П. - СПб: «Горячая линия - Телеком», 2008 г. - 393 с.

4. Круг П.Г. Нейронные сети и нейрокомпьютеры / Круг П.Г. - Москва: МЭИ, 2002 - 177 с.

5. Шахнов В. Нейрокомпьютеры - архитектура и реализация / Шахнов В., Власов А., Кузнецов А. /http://chipnews.gaw.ru/html.cgi/archiv/00_07/stat_36.htm

6. Сергиенко А.М. VHDL для проектирования вычислительных устройств / Сергиенко А.М. - К.: ЧП «Корнейчук», ООО «ТИД ДС», 2003 г. - 187 с.

7. Федухин А.В. ПЛИС-системы как средство повышения отказоустойчивости / Федухин А.В., Муха А.А., Муха А.А. // Математичні машини і системи. - 2010. - № 1. - С. 198-204.

Размещено на Allbest.ru