Если в синхронных конвейерах аппаратные средства каждой ступени, как правило, не имеют собственных элементов памяти, т.е. являются комбинационными схемами; то в асинхронных наличие памяти для запоминания состояния ступени обязательно.

По схеме асинхронного конвейера реализуется выполнение команд в центральном процессоре, процессоре подпрограмм и т.п.

Можно сказать, что синхронные конвейеры используются на более низком, аппаратном, микропрограммном уровне, а асинхронные на более высоком, командном, программном уровне.

5. Организация машинной памяти

5.1 Определения и основные характеристики памяти

Памятью ЭВМ называется комплекс технических средств, служащих для запоминания, хранения и выдачи информации. Отдельные средства, входящие в этот комплекс, называют запоминающими устройствами или памятями того или иного типа.

Процесс фиксации сигналов в ЗУ называется записью информации, а процесс выдачи сигналов - чтением или считыванием информации. Процессы записи или чтения информации называются процессами обращения к ЗУ.

Элементы памяти - элементы, каждый из которых способен запоминать один разряд слова.

Ячейка памяти - совокупность запоминающих элементов, обращение к которым при записи и чтении информации производится одновременно.

Совокупность бит информации, хранимых в одной ячейке, называется словом памяти. Слово памяти может не совпадать с машинным словом, являющимся основной информационной единицей.

К основным характеристикам ЗУ относятся быстродействие, емкость, надежность, стоимость.

Быстродействие ЗУ определяется периодом обращения Tобр и временем выборки Tвыб.

Период обращения - минимально допустимый интервал времени между двумя очередными обращениями к ЗУ. Ряд ЗУ имеет различные периоды обращения при записи и при чтении информации.

Время выборки - интервал времени от начала обращения к ЗУ при чтении до момента появления информации на выходе ЗУ.

Емкость ЗУ ("объем памяти") задается количеством бит или байт информации, которое может одновременно хранится в ЗУ. Часто емкость ЗУ определяют числом хранимых одновременно слов определенной разрядности.

Удельная емкость - отношение емкости ЗУ к его физическому объему.

Надежность ЗУ - свойство ЗУ выполнять функции фиксации хранения и выдачи информации. Надежность оценивается вероятностью безотказной работы ЗУ в пределах заданного интервала времени.

Удельная стоимость ЗУ - отношение стоимости всего ЗУ к емкости ЗУ в битах.

По способу обращения к ячейкам памяти ЗУ делят на 3 класса:

1) ЗУ с последовательным доступом к информации (ЗУ на магнитных лентах); в таких ЗУ при обращении к какой-либо ячейке требуется прохождение через другие ячейки.

2) ЗУ с периодическим (циклическим) доступом; к ним относятся накопители на магнитных барабанах, магнитных и лазерных дисках. В таких ЗУ используются вращающиеся носители информации и ячейки ЗУ оказываются доступными только через периодически повторяющиеся интервалы.

3) ЗУ с произвольным (непосредственным) доступом; примером таких ЗУ являются ЗУ на ферритовых сердечниках или полупроводниковые ЗУ; для таких ЗУ характерна независимость времени доступа к ячейке от ее размещения в ЗУ.

Под временем доступа понимается промежуток времени между началом обращения и моментом, когда становится возможным доступ к данной ячейке памяти.

В зависимости от реализуемых в памяти обращений различают:

а) память с произвольным обращением; здесь возможны запись и считывание данных;

б) постоянная или односторонняя память; здесь возможно только считывание информации, а запись производится либо в процессе изготовления, либо при настройке

Эти типы памяти соответствуют терминам:

RAM(random-access memory - память с произвольным обращением)

ROM(read only memory - память только для считывания)

По кратности считывания различают ЗУ со считыванием без разрушения информации и ЗУ со считыванием с разрушением информации. В последнем случае для сохранения информации необходимо регенерировать считанную информацию в каждом цикле обращения к ЗУ, чтобы иметь возможность ее последующего использования.

По характеру хранения информации ЗУ подразделяются на статические и динамические. В статических ЗУ физическое состояние, кодирующее информацию, остается неподвижным относительно носителя информации. Элементы памяти (ЭП) статических ЗУ способны сохранять свое состояние (0 или 1) неограниченно долго при включенном питании. В динамических ЗУ кодирующее информацию физическое состояние периодически перемещается по отношению к среде носителя информации. Динамические ЗУ нуждаются в периодическом восстановлении записанной в них информации - в регенерации. ЭП динамических ЗУ отличаются от ЭП статических меньшим числом компонентов в одном ЭП и поэтому могут иметь меньшие габариты. Однако из-за необходимости регенерации информации динамические ЗУ имеют более сложные системы управления.

По назначению различают ЗУ сверхоперативные (СОЗУ), буферные (БЗУ), оперативные (ОЗУ), постоянные (ПЗУ) и внешние (ВЗУ). Такое деление связано с особенностями использования и специфичностью характеристики отдельных типов иерархии ЗУ.

5.2 Иерархия памяти ЭВМ

Информационная емкость и быстродействия - противоречивые характеристики ЗУ. Чем больше быстродействие, тем технически труднее достигается и дороже обходится увеличение емкости памяти. А стоимость памяти составляет значительную часть общей стоимости ВМ. Поэтому память ЭВМ организуется в виде иерархической структуры запоминающих устройств. В иерархии памяти используют ЗУ с различными характеристиками, начиная со сверхскоростных сверхоперативных или буферных устройств со сравнительно малой информационной емкостью и кончая сравнительно медленными внешними ЗУ с очень большой емкостью.

Приведем обобщенную схему иерархии ЗУ ЭВМ.

В конкретных условиях реализации ЦВМ набор ступеней иерархии, а также количество блоков ОЗУ, ВЗУ, ПЗУ может быть различными.

Оперативные запоминающие устройства (ОЗУ) имеют информационную емкость достаточную для выполнения программы или их частей, но их быстродействие в несколько раз ниже быстродействия СОЗУ. Разделение ОЗУ на ряд модулей позволяет увеличить его быстродействие за счет совмещения различных фаз временных циклов при параллельном обращении к различным модулям. Выполняются на тонких магнитных пленках, а в последнее время на БИС.

Сверхоперативные ЗУ (СОЗУ) служат для хранения ряда чисел, необходимых для выполнения некоторой текущей последовательности команд программы. Они строятся на интегральных микросхемах. Быстродействие СОЗУ соизмеримо с быстродействием АЛУ и блоков устройства управления процессора (в 2-10 раз превышает быстродействие ОЗУ. СОЗУ (встроенный КЭШ, cache - тайник) используется как для временного хранения участков программы, так и данных, участвующих в вычислениях.

Буферные ЗУ (БЗУ) - предназначены для промежуточного хранения информации при ее обмене между устройствами, работающими с разной скоростью. Их быстродействия и емкость соизмеримы с аналогичными характеристиками СОЗУ. Регистры этой памяти недоступны для программиста, поэтому буферную память часто называют внешней КЭШ-памятью.

В качестве ОЗУ, СОЗУ и БЗУ используются быстродействующие ЗУ с произвольным обращением и непосредственным доступом.

Достаточно большое количество информации, требуемое для работы ЦВМ, не изменяется в процессе вычислений, поэтому технически целесообразно построить ЗУ, в которое информация записывается только при изготовлении или настройке, а при работе только считывается. Такие устройства называются ПЗУ. Они предназначены для хранения некоторых программ (начальной загрузки), отдельных микропрограмм, различных констант, таблиц функций и т.п. Они, как правило имеют большее быстродействие и меньшую аппаратную сложность, чем ОЗУ.

Внешние ЗУ(ВЗУ) - предназначены для хранения больших массивов информации и работают со сравнительно малой скоростью. В качестве ВЗУ используются либо ЗУ с прямым доступом на магнитных барабанах, магнитных или оптических дисках, либо ЗУ с последовательным доступом на магнитных лентах. ВЗУ на магнитных барабанах, магнитных и лазерных дисках относятся к быстродействующими, а на магнитных лентах к медленнодействующим.

При иерархическом принципе построения структуры ЗУ, логическая организация потоков информации должна быть такой, чтобы все информационное поле ЦВМ выступало в виде единого внутреннего ЗУ. Это абстрактное внутреннее ЗУ называют виртуальные ЗУ.

5.3 Адресная, ассоциативная и стековая организация памяти

ЗУ, как правило, содержит множество одинаковых запоминающих элементов, образующих запоминающий массив. Массив разделен на ячейки памяти, каждая из которых предназначена для хранения двоичного кода, число разрядов в котором определяется шириной выборки памяти (одно, половина или несколько машинных слов). Способ организации памяти зависит от методов размещения и поиска информации в запоминающем массиве. По этому признаку различают адресную, ассоциативную и стековую (магазинную) памяти.

5.3.1 Адресная память

В памяти с адресной организацией размещение и поиск информации в массиве основаны на использовании адреса хранения слова (числа, команды и т.п.); адресом служит номер ячейки запоминающего массива, в котором это слово размещается. При записи (или считывании) слова в ЗМ инициирующая эту операцию команда должна указывать адрес (номер ячейки), по которому производится запись. Приведем типичную структуру адресной памяти.

Эта структура содержит ЗМ из N n - разрядных ячеек; регистр адреса PгA, имеющий k (k >= log2N) разрядов; информационный регистр PгИ; блок адресной выборки БАВ; блок усилителей считывания БУС, блок разрядных усилителей формирователей сигналов записи БУЗ и блок управления памяти БУП.

По коду адреса с PгA БАВ формирует в соответствующей ячейке памяти сигналы, позволяющие произвести в ячейке считывание или запись слова.



Цикл обращения к памяти инициируется поступлением в БУП сигнала Обращение (извне). Общая часть цикла обращения включает в себя прием в PгA с ША адреса обращения и прием в БУП и расшифровку управляющего сигнала "Операция", указывающего вид запрашиваемой операции (считывания или запись).

Далее при считывании БАВ дешифрирует адрес и посылает сигнал считывания в заданную адресом ячейку ЗМ. При этом слово записанное в ячейке считывается БУС и передается в PгИ. В памяти с разрушающем считыванием производится регенерация информации в ячейке путем записи в нее из PгИ через БУЗ считанного слова. Операция считывания завершается выдачей слова из PгИ на информационную выходную шину ШИВых.

При записи помимо выполнения указанной выше общей части цикла обращения производится прием записываемого слова с входной информационной шины ШИВх в PгИ. Сама запись состоит из двух операций: очистки требуемой ячейки (сброса в 0) и собственно записи. Для этого БАВ сначала производит выборку и очистку ячейки заданной адресом в PгА. Очистка производится сигналами считывания слова в ячейке. Но в это время БУС блокированы и информация из БУС в PгИ не поступает. Затем производится запись слова из PгИ в очищенную ячейку.

БУП генерирует необходимые последовательности управляющих сигналов, инициирующих работу отдельных узлов памяти.

5.3.2 Ассоциативная память

В памяти этого типа поиск нужной информации производится не по адресу, а по ее содержанию (по ассоциативному признаку). Под поиском по ассоциативному признаку понимается поиск числа в памяти по наибольшему значению; по наименьшему значению; по значению, заданному в определенных пределах; большего или меньшего, чем заданное; ближайшего меньшего или ближайшего большего и т.п. Поиск по ассоциативному признаку производится параллельно во времени для всех ячеек ЗМ. Приведем типичную структуру ассоциативной памяти

ЗМ содержит N (n+1)-разрядных ячеек. Для указания занятости ячейки используется служебный n-й разряд.

На схеме: РгАП - регистр ассоциативного признака; РгМ - регистр маски; РгСв - регистр совпадения; ФР - комбинационная схема формирования результата ассоциативной выборки; КС - комбинационная схема.

По входной информационной шине ШИВх в регистр ассоциативного признака РгАП в разряды поступает n-разрядный ассоциативный запрос, а в регистр маски РгМ - код маски поиска, при этом N-й разряд РгМ устанавливается в 0. Ассоциативный поиск производится лишь для совокупности разрядов PгАП, которым соответствуют 1 в PгМ (незамаскированные разряды PгАП). Для слов, в которых цифры в разрядах совпали с незамаскированными разрядами PгАП, комбинационная схема КС устанавливает 1 в соответствующие разряды регистра совпадения PгСв

Комбинационная схема формирования результата ассоциативной выборки ФР обращения формирует из слова, образовавшегося в PгСв сигналы , соответствующие случаям: отсутствие слов в ЗМ, удовлетворяющих ассоциативному признаку, наличию одного или более чем одного такого слова.

Формирование содержимого PrСв и сигналов по содержимому РгАП, РгМ и ЗМ называется операцией контроля ассоциации. Эта операция является составной частью операций считывания и записи, хотя она имеет и самостоятельное значение.

При считывании сначала производится контроль ассоциации ассоциативному признаку в РгАП, затем при считывание отменяется из-за отсутствия искомой информации. При считывается в РгИ найденное слово. При в РгИ считывается слово из ячейки, имеющей наименьший номер среди ячеек, отмеченных 1 в PгСв. Из РгИ считанное слово выдается на ШИВых.

При записи сначала отыскивается свободная ячейка. Для этого выполняется операция контроля ассоциации при РгАП=111...10 и РгМ=00...01. При этом свободные ячейки отмечаются 1 в PгСв. Для записи выбираются свободная ячейка с наименьшим номером. В нее записывается слово, поступившее с ШИВх в РгИ.

Отметим, что для ассоциативной памяти необходимы ЗУ, допускающие считывание без разрушения информации.

5.3.3 Стековая память

В стековой памяти ячейки образуют одномерный массив, в котором

соседние ячейки связаны друг с другом разрядными цепями передачи слов. Запись нового слова производится в ячейку (0). При этом все ранее записанные слова (включая в ячейке 0) сдвигаются вниз, в соседние ячейки с большим на 1 номерами. Считывание возможно только из верхней (нулевой) ячейки. В этой памяти порядок считывания слов соответствует правилу: последним поступил - первым обслуживается. Иногда стековая память снабжается счетчиком стека CrCm, показывающим количество занесенных в память слов. Часто стековую память используют для организации стековой адресации. Широкое применение эта память находит при обработке вложенных структур данных.

5.4 Организация оперативной памяти

Функционально ОП доступна процессору и другим устройствам ЭВМ, связанным с ОП. Равнодоступность достигается присваиванием адреса каждой ячейке ОП и обеспечением возможности доступа к информации при любом порядке поступления адресов.

5.4.1 Модульная организация памяти

Т.к. быстродействие запоминающих устройств уменьшается с ростом их емкости, то в структурном отношении ОП состоит из комплекса быстродействующих ЗУ, охваченных общей схемой управления. Т.е. применяется принцип модульного построения ОП. Используются модули (блоки) емкостью, например, 32 или 64 Кслов и строится на их основе ОП любой большей емкости. Таким образом ОП является многоблочной (многомодульной).

Адреса ячеек многоблочной ОП имеют следующую структуру

Многомодульная ОП строится по следующей схеме

Здесь поле адреса команды подаваемое с ША дешифрируется ДШ и вырабатывается сигнал, подключающий ШУ к заданному блоку. Предполагается, что по сигналу записи ЗП или чтения ЧТ одно ЗУ (один блок) принимает адрес и возможно слово с шины записи ШЗП. После чего выполняется цикл записи или чтения под управлением автономного устройства управления, встроенного в каждый блок ЗУ.

Здесь ДШ - дешифратор адреса. ШУ - шина управления; ША - шина адреса; ШЗП - шина записи; ШЧТ - шина чтения.

В функциональном отношении N-блочная ОП может рассматриваться как одно ЗУ с емкостью, равной сумме емкостей блоков, и быстродействием, примерно равным быстродействию одного блока.

5.4.2 Оперативная память с многоканальным доступом

Т.к. устройства, связанные с ОП функционируют одновременно и независимо друг от друга, а память в каждый момент времени может обслуживать только одно обращение, возникает задача распределения ресурсов памяти между несколькими устройствами. Память, ресурсы которой распределяются между несколькими потребителями, называются памятью с многоканальным доступом.

Правило выбора канала, которому будет предоставлено обслуживание, определяется дисциплиной обслуживания. Наиболее естественной является дисциплина обслуживания в порядке поступления запросов. Конфликтная ситуация, возникающая при одновременном поступлении запросов от нескольких каналов, разрешается путем присваивания каналом различных приоритетов, задаваемых числом. Меньшее значение числа соответствует более высокому приоритету. Описанная дисциплина обслуживания называется обслуживанием с относительными приоритетами.

Приоритеты распределяются следующим образом. Низший присваивается процессору, более высокие - каналам обмена, причем каналу с большим быстродействием присваивается больший приоритет. Указанное распределение приоритетов приводит к тому, что процессор работает в режиме приостановок: в моменты обмена информацией между внешним устройством и ОП процессор приостанавливает. В результате быстродействие процессора зависит от интенсивности потока информации между ОП и ВУ.

Принцип построения памяти с многоканальным доступом можно проиллюстрировать схемой

Здесь ОП - оперативная память

ЗП, ЧТ - сигналы записи, чтение соответственно

- совокупность цепей, составляющих интерфейс ОП.

САП - схема анализа приоритетов.

Каналы генерируют запросы , принимающие значения 1 в момент обращения к памяти с целью записи или чтения слова информации. Эти сигналы обрабатываются САП, реализующей систему вышеприведенных функций. В любой момент времени только один сигнал может принять значение 1.

Этот сигнал подключает один канал к ОП. В течение цикла записи - чтения все остальные запросы ожидают момента окончания обслуживания, после которого схема выберет на обслуживание очередной запрос с наивысшим приоритетом.

5.4.3 Организация виртуальной памяти

В зависимости от количества информации, составляющей задачу, и величины области ОП, отводимой для ее размещения, задача может размещаться в ОП одним из следующих способов:

полное размещение программы и данных;

полное размещение программы и частичное - данных;

частичное размещение программы и полное данных;

частичное размещение программы и данных.

Первая ситуация возможна только для коротких задач и встречается достаточно редко. Типичной является ситуация, когда только часть информации размещается в ОП, а остальная - хранится на ВЗУ. Таким образом программист имеет дело с многоуровневой памятью и, планируя процесс решения задачи, включает в программу операции, вызывающие обмен информации между уровнями памяти. Однако всякое априорное планирование обмена информации в многоуровневой памяти, которым занимается программист, не может быть оптимальным, для любой реализации задачи. Издержки из-за неоптимальности процессов обмена информации могут быть значительными, что приводит к необходимости автоматизации работы с многоуровневой памятью.

Автоматическое планирование передач информации в многоуровневой памяти основывается на построении виртуальной (кажущейся) одноуровневой памяти. При этом местом хранения информации является совокупность оперативных и внешних ЗУ с суммарной емкостью Е, достаточной для хранения слов с адресами 0, 1, ..., Е-1. Указанная совокупность адресов рассматривается в функциональном отношении как виртуальная память. В терминах виртуальных адресов 0, 1, ..., Е-1 программируется процесс решения задачи. При этом предполагается, что слова, идентифицированые виртуальными адресами, являются доступными для процессора.

Предположение о равнодоступности Е слов информации должно быть физически реализовано путем встраивания в ЭВМ средств, обеспечивающих преобразование виртуальных адресов в адреса ячеек памяти и передачу слов информации в ОП, если адресуемое слово на момент обращения к нему размещается вне ОП. Таким образом, в физическом соотношении виртуальная память - это совокупность оперативных и внешних ЗУ, охваченных средствами преобразования виртуальных адресов в физические адреса ячеек и средствами, автоматизирующими перемещение информации между устройствами памяти.

5.4.4 Страничная адресация памяти

Процессы преобразования адресов и перемещения информации наиболее просто реализуется при страничной адресации памяти. Метод страничной адресации состоит в следующем.

Множество адресов (слов, ячеек) разделяется на сегменты, состоящие из соседних адресов и называемые страницами. Так адреса 0, 1, ..., относятся к странице 0, адреса - к странице 1 и т.д. В результате адрес рассматривается как совокупность двух полей

Применительно к виртуальной памяти выделяется два типа адресов: виртуальные и физические. Виртуальный адрес - это адрес, которым идентифицируется некоторое слово в программе. (имеет вышеприведенную структуру)

Физический адрес - адрес ячейки памяти. Для физического адреса поля идентифицируются следующим образом.

S - адрес сегмента, состоящего из соседних ячеек; А - адрес ячейки в сегменте S. Таким образом страница - совокупность из слов информации, а сегмент - совокупность из ячеек, являющихся местом хранения страницы.

В процессе решения задачи страницы перемещаются между ОЗУ и ВЗУ. В результате перемещения страница может быть помещена в любой сегмент памяти.

Текущее состояние памяти ЭВМ характеризуется таблицей страниц, которая размещается в ОП и в любое время доступна процессору. Порядок использования таблицы страниц иллюстрируется рисунком

Здесь =0, 1, ..., М физический адрес страницы (адрес сегмента)

Бит - признак доступности страницы P.

Если , то Р размещается в ОП, если то РВЗУ.

Каждый элемент таблицы страниц содержит номер физической страницы основной памяти и специальный индикатор. Единичное состояние этого индикатора свидетельствует о наличии этой страницы в основной памяти. Нулевое состояние индикатора означает отсутствие страницы в оперативной памяти.

В данном примере виртуальная память имеет емкость 576 страниц, которые могут размещаться в 64 сегментах ОП и на магнитных дисках MD1 и MD2 емкостью по 256 страниц. Каждой странице 0, 1, ...575 соответствует сегмент, адрес которого определен в таблице страниц. Естественно, что любое перемещение страницы сопровождается корректировкой ее физического адреса в таблице страниц.

Для обращения к слову (команда или данные) необходимо преобразовывать виртуальный адрес в физический, для чего в процессор встраивается схема преобразования адресов.

5.4.5 Преобразование виртуальных адресов

Приведем наиболее простую схему преобразования адресов.

Виртуальный адрес ВА слова определяется путем обработки относительно адреса, указанного в команде. Для нахождения адреса ячейки в которой хранится слово, производится обращение к ячейке (В+Р) ОП, где В - фиксированный базовый адрес таблицы страниц. И выбираются значения описывающие страницу Р. Если d р=0, то в данный момент страница недоступна для обработки. Работа процессора прерывается через систему прерывания и управление передается средствам перемещения страниц.

Если то и производится обращение к ячейке S.А оперативной памяти.

Если число физических страниц, отводимых задаче в ОП, достаточно

велико, то схема преобразования виртуальных адресов строится на основе АЗУ.

5.5 Сверхоперативные ЗУ

СОЗУ классифицируются в зависимости от способа доступа к хранимой в них информации, который определяется принципом адресации ячеек ЗУ. Наиболее широко используются ЗУ с прямой, стековой, магазинной и ассоциативной адресацией информации.

СОЗУ с прямой адресацией имеют сравнительно небольшую емкость и их функции обычно ограничиваются хранением модификаторов адресов и операндов, относящихся к стандартным программам системы математического обеспечения ЭВМ. Поэтому эти СОЗУ используются в счете недостаточно эффективно и увеличивают производительность процессора не более чем на 20%.

Обычно СОЗУ с прямой адресацией встраивается в процессор и рассматривается как КЭШ - память (внутренняя) процессора.

Принцип магазинной адресации оказывается весьма удобным для вычисления арифметических и булевых выражений. При вычислениях исходные значения загружаются в СОЗУ со стековой адресацией из ОП. Все промежуточные результаты и конечный результат автоматически записываются в СОЗУ. Вычисления заканчиваются записью результата в ОП.

Выше уже отмечено, что принцип магазинной адресации порождает 0-адресные команды, состоящие только из кода операции. Малая длина таких команд позволяет размещать в одном слове памяти сразу несколько команд, что приводит к уменьшению числа обращений к ОП и, следовательно, увеличивает быстродействие ЭВМ в целом.

В течение некоторого промежутка времени вычислительного процесса лишь часть слов, из числа хранимых в ОП, является активной. Поэтому для повышения быстродействия ЭВМ целесообразно эти активные слова переместить в СОЗУ.

СОЗУ с ассоциативной адресацией, как буферное ЗУ между АЛУ и ОП выполняет следующие действия:

хранение активных для некоторого этапа вычислений слов из ОП;

контроль ассоциации, т.е. проверка наличия требуемого для вычислений слова и определения его адреса в ассоциативном СОЗУ;

чтение слова при обращении АЛУ;

запись слова промежуточного или конечного результата операции АЛУ;

освобождение некоторой ячейки СОЗУ в случае отсутствия требуемого для поведения операции слова путем передачи слова из ячейки СОЗУ в ячейку А ОП;

обращение к ячейке ОП, с целью записи нового активного слова;

Требуют некоторого пояснения пункты 5, 6. Существует несколько стратегий замещения активных слов в СОЗУ с ассоциативной адресацией:

а) случайное замещение слова, при котором каждое из слов, хранимых в СОЗУ, удаляется с одинаковой вероятностью. Очевидно, что данная стратегия часто приводит к промахам (может быть удалено наиболее активное слово и сохранено слово, потерявшее активность), что приводит к снижению производительности процессора;

б) удаление слова, к которому не было обращений в течение некоторого промежутка времени. Такая стратегия приводит к усложнению схемы СОЗУ.

в) удаление слова по алгоритму “первый пришел - первый ушел”, по которому замещается слово дольше других, находившееся в СОЗУ;

г) удаление слова по алгоритму “последний пришел - первый ушел”.

Последние две стратегии обладают тем же недостатком, что и случайное замещение.

5.6 Постоянные ЗУ

Как уже указывалось ПЗУ в рабочем режиме ЭВМ допускают только считывание хранимой информации, а запись производится только в процессе изготовления или в эксплуатационных условия путем настройки, предваряющей использование ПЗУ в вычислительном процессе. В последнем случае ПЗУ называют программируемым постоянным запоминающим устройством (ППЗУ).

ПЗУ строятся обычно как адресные ЗУ. По сравнению с ЗУ с произвольным обращением, допускающим как считывание, так и запись информации, структура ПЗУ значительно проще, их быстродействие и надежность выше, а стоимость ниже. Это объясняется отсутствием цепей для записи информации и реализацией неразрушающего считывания.

По коду адреса, поступающего с шины адреса через регистр адреса, дешифратор выбирает ячейку запоминающей матрицы в которую подается сигнал выборки. Слово информации из выбранной ячейки поступает через Рг И на ШИвых. В зависимости от типа запоминающих элементов ячеекпамяти ЗМ различают резисторные, емкостные, индуктивные, полупроводниковые интегральные ПЗУ и др. В настоящее время наиболее распространенным типом являются интегральные ПЗУ.

5.7 Защита памяти

Если в памяти одновременно могут находиться несколько программ, необходимы специальные меры для предотвращеня или ограничения обращений одной программы к областям памяти, используемым другими программами. Отдельные программы могут содержать такие ошибки, которые если этому не воспрепятствовать, приводят к искажению информации, принадлежащей другим программам.

Чтобы воспрепятствовать разрушению одних программ другими достаточно защитить область памяти данной программы от попыток записи в нее со стороны других программ.

Для защиты памяти в мульти программных ЭВМ используются следующие способы: защита памяти по граничным адресам, защита памяти по ключам.

5.7.1 Защита памяти по граничным адресам.

Каждой программе выделяется своя область основной памяти. Предполагается, что различным программам выделяются не перекрывающиеся области. Адреса А команд и операндов, генерируемые в процессе выполнения программы, проверяются на корректность путем сравнения их с граничными адресами: G₁ <=А<=G_2, (G₁<G₂)

Адрес считается некорректным, если A<G₁ или A>G₂

Проверка производится устройством, встраиваемым в процессор, схема которого выглядит следующим образом:

17

Размещено на http://www.allbest.ru/

Здесь РгА - регистр адреса; СС₁, СС₂ - схемы сравнения; РгG₁ и РгG₂ - регистры граничных адресов; СРО - схема разрешения обращения.

При инициировании программы в РгG₁ и РгG₂ загружаются значения граничных адресов G₁ и G₂ . Адрес А, сформированный в программе перед обращением к памяти сравнивается на меньше - больше с граничным адресом в СС. Если A<G₁ или A>G₂ формируется сигнал прерывания, по которому прекращается выполнение программы и она исключается из процесса обработки.

Если в ЭВМ используется страничная организация памяти, то программе выделяются области, состоящие из целого числа страниц. К основному недостатку рассмотренного способа защиты памяти следует отнести необходимость в выделении сплошного участка памяти для размещения программы.

5.7.2 Защита памяти по ключам

По сравнению с предыдущим, данный метод позволяет организовать доступ программы к областям памяти, расположенным не подряд.

Память в логическом отношении делится на одинаковые блоки. Каждому блоку памяти ставится в соответствие код, называемый ключом защиты памяти, а каждой программе, принимающей участие в мультипрограммной обработке, присваивается код ключа программы. Доступ программы к данному блоку памяти разрешается, если ключи защиты совпадают или один из них имеет код 0. Ключ программы с кодом 0 присваивается программам операционной системы. Ключ защиты памяти с кодом 0 присваивается блокам, хранящим стандартные подпрограммы.

Дополнительный разряд ключа защиты - разряд режима защиты. Если 0, то защита действует только при попытке записи в блок; если 1 - то защита действует и при записи и при считывании.

Функционирование защиты памяти по ключам можно пояснить схемой



17

Размещено на http://www.allbest.ru/

Здесь РгА - регистр адреса; ПКЗ - память ключей защиты, в которой хранятся коды ключей защиты; РгКЗ - регистр ключа защиты памяти; РгКП - регистр ключа программы, регистр процессора, в который ключ заносится при инициировании данной программы; ТгРО - триггер режима обращения (запись или считывание); КС - комбинационная схема.

6. Организация систем ввода - вывода

ЭВМ содержит помимо процессора (процессоров) и основной памяти, образующих ее ядро, многочисленные и разнообразные по выполняемым функциям

и принципам действия внешние (переферийные) устройства (ВУ), предназначенные для хранения больших объемов информации (внешние запоминающие устройства) и для ввода в ЭВМ и для вывода из нее информации, в том числе для ее регистрации и отображения (устройства ввода-вывода).

Передача информации с внешнего устройства в ядро ЭВМ (память и процессор) называется операцией ввода, а передача из ядра ЭВМ в периферийное устройство - операцией вывода.

Производительность ЭВМ в значительной степени зависит от состава ВУ, их технических данных и способа организации их совместной работы с ядром.

Связь устройств ЭВМ друг с другом осуществляется с помощью интерфейсов, от характеристик которых во многом зависят производительность и надежность вычислительной машины.

6.1 Элементы организации интерфейсов

Интерфейс представляет собой совокупность линий и шин, сигналов, электронных схем и алгоритмов (протоколов), предназначенную для осуществления обмена информацией между устройствами ЭВМ

Физически интерфейс представляет собой совокупность линий и схем формирования сигналов. Все линии интерфейса разбиты на группы линий - шины.

Шины интерфейса в зависимости от их назначения можно разделить на:

- информационные, предназначенные для передачи команд, данных и адресов;

- идентификации типа информации, передаваемой по информационным шинам;

- управляющие, предназначенные для синхронизации, инициирования и завершения передачи информации.

В случае если для передачи адресов, данных и команд используются физически разные шины, необходимость в шинах идентификации отпадает.

Различные структуры шин интерфейса подразделяются на индивидуальные, коллективные и комбинированные.

Наиболее надежной является структура с индивидуальными шинами, поскольку выход из строя группы шин не влияет на работу других устройств. При использовании индивидуальных шин упрощается адресация и идентификация, но увеличивается кол-во оборудования.

Структура с коллективными шинами имеет меньшую надежность. Но при необходимости организации связи с большим числом устройств такая структура позволяет уменьшить объем оборудования.

Интерфейсы характеризуются следующими параметрами:

- пропускной способностью интерфейса - количеством информации, которое может быть передано через интерфейс в единицу времени;

- максимальной частотой передачи информационных сигналов через интерфейс;

- максимально допустимым расстоянием между соединяемыми устройствами;

- динамическими параметрами интерфейса - временем передачи отдельного слова или блока данных с учетом продолжительности процедур подготовки и завершения передачи;

- общим числом проводов (линий) в интерфейсе;

- информационной шириной интерфейса - числом бит или байтов данных,

передаваемых параллельно через интерфейс.

Кол-во информационных цепей интерфейса определяется типом элементов информации, которыми обмениваются устройства. Чаще всего по интерфейсу передаются байты, 16-ти или 32-х разрядные слова.

6.2 Программно-управляемая передача данных и прямой доступ к памяти

В системах ввода - вывода ЭВМ используется два основных способа организации передачи информации между памятью и ВУ: программно-управляемая передача и прямой доступ к памяти (ПДП).

Программно-управляемая передача данных осуществляется при непосредственном участии и под управлением процессора, который при этом выполняет специальную подпрограмму процедуры ввода-вывода. Данные между памятью и ВУ пересылаются через процессор.

Операция ввода-вывода инициируется текущей командой про- граммы или запросом прерывания от ВУ. При программно -управляемой передаче данных процессор на все время этой передачи отвлекается от выполнения основной программы решения задачи. Вместе с тем при пересылке блока данных процессору приходится для каждой единицы передаваемых данных (байт, слово) выполнять довольно много команд, чтобы обеспечить: буферизацию данных, преобразование форматов, подсчет количества переданных данных, формирование адресов памяти и т.д. В результате скорость передачи данных при пересылке блока данных даже через высокопроизводительный процессор может оказаться неприемлемой для работы ЭВМ в реальном времени. Т.е. программно-управляемый обмен данными приемлем только для передачи небольших объемов информации и в основном используется в микро-ЭВМ. Для быстрого ввода-вывода информации и разгрузки процессора от управления операциями ввода-вывода используют прямой доступ к памяти (ПДП).

Прямым доступом к памяти называется способ обмена данными, обеспечивающий автономно от процессора установление связи и передачу данных между ОП и ВУ.

Прямой доступ к памяти организуется по двум основным схемам:

17

Размещено на http://www.allbest.ru/

17

Размещено на http://www.allbest.ru/

а) прямой доступ к памяти при наличии отдельной шины в памяти для ПДП;

б) прямой доступ к памяти при использовании процессора и ПДП одной шины для связи с памятью.

ПДП освобождает П или МП от управления операциями ввода-вывода. П и ВУ работают независимо, поочередно обращаясь к памяти для чтения-записи слов информации, причем приоритет на доступ к памяти предоставляется ВУ. ПДП позволяет осуществлять параллельно во времени выполнение процессором текущей программы и обмен данными между ВУ и ОП. Т.о., ПДП, разгружая процессор от обслуживания операций ввода-вывода, способствует возрастанию общей производительности ЭВМ.

Прямым доступом к памяти управляет контроллер ПДП, который выполняет следующие функции: - управление инициируемой процессором или ВУ передачей данных между ОП и ВУ;

- задание размера блока данных, который подлежит передаче, и области памяти, используемой при передаче;

- формирование адресов ячеек ОП, участвующих в передаче;

- подсчет числа единиц данных (байтов, слов), передаваемых от ВУ в ОП или обратно, и определение момента завершения заданной операции ввода-вывода.

Эти функции могут быть реализованы контроллером ПДП по следующей структурной схеме:

17

Размещено на http://www.allbest.ru/

В состав схемы контроллера ПДП входят несколько буферных регистров (РгБ) (в зависимости от числа подключенных ВУ), регистр-счетчик текущего адреса данных (РгТАD), текущий счетчик данных (ТCчД) и устройство управления контроллера (УУК).

При инициировании операции ввода-вывода в ТСчД заносится размер подлежащего передаче блока (число байт или число слов), а в РгТАД - начальный адрес области памяти, используемой при передаче. После передачи каждого байта содержимое РгТАД увеличивается на 1, при этом формируется адрес очередной ячейки ОП, участвующей в передаче. Одновременно уменьшается на 1 содержимое ТСЧД. Обнуление ТСЧД указывает на завершение передачи.

Контроллер ПДП обычно имеет более высокий приоритет в занятии цикла памяти по сравнению с процессором. Поэтому управление памятью переходит к контроллеру ПДП, как только завершится цикл работы памяти, выполняемый для текущей команды процессора.

Прямой доступ к памяти обеспечивает высокую скорость обмена данными за счет того, что управление обменом производится не программным путем, а аппаратными средствами.

Как для программного обмена данными, так и для управления работой ВУ с ПДП используется один и тот же набор команд ввода-вывода. Такая унификация управления режимами передачи данных обеспечивается в основном за счет особой адресации ВУ. При этом каждому источнику и приемнику информации присваивается соответственный адрес. ВУ, работающее в режиме программного обмена данными, получает один адрес, обращаясь по которому можно записать или прочитать слово информации.

6.3 Основные принципы построения и структуры систем ввода-вывода

В зависимости от способа реализации интерфейса различают два характерных принципа построения и соответствующие им структуры систем ввода-вывода: ЭВМ с одним общим интерфейсом и ЭВМ с множеством интерфейсов и процессорами (каналами) ввода - вывода.

Структура первого типа имеет следующий вид.

Общая шина

Внешние устройства подключаются к единому интерфейсу через контроллер - устройство управления ВУ.

Контроллер ВУ относится к классу операционных устройств и выполняет следующие функции:

согласуют форматы данных используемые в ВУ, с форматом, принятым для передачи по единому интерфейсу;

обеспечивают синхронизацию работы ВУ с другими устройствами;

обеспечивают буферизацию информации.

Каждый тип ВУ требует применение специфического контроллера.

Применение единого интерфейса порождает следующие правила обмена информацией:

информация передается словами, а информационная ширина интерфейса равна длине слова ОП;

в каждый момент времени обеспечивается информацией только одна пара у-в;

прямой обмен информацией между двумя ВУ невозможен, источником или приемником информации всегда является П или ОП.

Если необходимость обмена возникает одновременно в нескольких устройствах, то конфликт между ними разрешается с помощью специального устройства - контроллера шин, который часто включается в состав процессора.

Причина обмена информацией между ВУ только через П или ОП - различие быстродействия ВУ, которое приводит к необходимости буферизации. Для буферизации в контроллеры вводят внутреннюю память небольшого объема.

Единый интерфейс - высокоэффективный способ организации обмена информацией в ЭВМ, комплектуемых небольшим количеством ВУ. В едином интерфейсе обеспечивается большое многообразие режимов обмена.

При общем интерфейсе аппаратура управления вводом-выводом рассредоточена по отдельным модулям и ее объем существенно зависит от числа ВУ в составе ЭВМ. Поэтому по схеме с единым интерфейсом строятся мини- и микро- ЭВМ с небольшим числом ВУ. При этом структуры мини ЭВМ строятся по схеме с общей шиной, с микро ЭВМ с мультишиной (модификацией единого интерфейса). Мультишина обладает большими логическими возможностями.

Для построения высокопроизводительных ЭВМ общего назначения, работащих с многобайтными словами, с большим набором ВУ, используется более сложная иерархическая структура системы ввода-вывода с процессорами (каналами) ввода - вывода..

Эта структура часто называется структура ЭВМ на основе канала ввода-вывода. Здесь отсутствует однородность в структуре потоков и форматах представления данных, что приводит к необходимости иметь в ЭВМ несколько специализированных интерфейсов.

В данной структуре используются интерфейсы четырех типов: - оперативной памяти. Через интерфейс основной памяти производится обмен информацией между ОП, с одной стороны, и процессором (процессорами) и каналами ввода-вывода - с другой;

- процессор - каналы. Интерфейс "процессор - каналы" предназначается для передачи управляющей информации между процессорами и каналами ввода-вывода;

- ввода-вывода. Через интерфейс ввода-вывода производится обмен информацией между каналами и контроллерами ВУ;

-малые интерфейсы внешних у-в. Через малые интерфейсы осуществляется передача информации между контроллерами ВУ и ВУ.

Наиболее быстродействующими являются интерфейс ОП и интерфейс “процессор-канал”.

При проектировании ЭВМ интерфейсы стремятся унифицировать, в первую очередь интерфейсы, обеспечивающие сопряжение с периферийными устройствами (интерфейсы ввода-вывода). Интерфейсы периферийных устройств не могут быть унифицированы, т.к. сами эти устройства весьма разнообразны по принципу действия, по выполняемым операциям и по используемым форматам данных и сигналам.

Каналы ввода-вывода разгружают процессор от операций ввода-вывода. Они осуществляют прямой доступ к памяти.

Функции контроллеров ВУ в основном остаются такие же, что и в структуре с общим интерфейсом, но общее для всех контроллеров оборудование вынесено в канал, а в контроллере оставлены только схемы специфичные для конкретного типа ВУ.

При большом числе ВУ использование КВВ экономит оборудование за счет централизации в канале весьма сложных функций по обслуживанию ВУ.

Размещено на Allbest.ru

...