Микропроцессорный комплект БИС серии 580

Общие характеристики микропроцессорного комплекта БИС серии 580, его назначение и принципы использования в ЭВМ. Структурная схема данного микропроцессора, основные циклы его работы и выполнения команд. Специальные режимы: прерывания, ожидания, сброса.

Рубрика Программирование, компьютеры и кибернетика
Вид реферат
Язык русский
Дата добавления 25.06.2013
Размер файла 1,0 M

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

РЕФЕРАТ

Микропроцессорный комплект БИС серии 580

1. Общие характеристики МПК КР 580

Микропроцессорный комплект БИС серии 580 используется в 8-разрядных ЭВМ различного назначения, в том числе и в управляющих ЭВМ. Входные и выходные сигналы соответствуют уровням логических схем ТТЛ-технологии.

Все микросхемы МПК предназначены для работы в диапазоне температур ?10…+70С. МС центрального процессора требует трех источников напряжения питания: +12 В 5%, +5 В 5%, ?5 В 5%. МС генератора тактовых импульсов ? двух источников: +12 В 5%, +5 В 5%. Все остальные схемы ? одного источника +5 В 5%.

Состав комплекта

МС комплекта изготовлены в основном по n-МОП технологии. В базовый набор входят:

· ВМ80А-однокристальный 8-разрядный микропроцессор;

· ВВ51А-програмируемый последовательный интерфейс;

· ВВ55А-програмируемый параллельный интерфейс;

· ВИ53-программируемый таймер;

· ВТ57-контроллер прямого доступа к памяти;

· ВН59-контроллер прерываний;

· ВВ79-интерфейс клавиатуры и дисплея;

· ВГ75-контроллер ЭЛТ;

· ВК91А-интерфейс МП-канала общего пользования;

· ВА93-приемопередатчик МП-канала общего пользования.

МС изготовленные по ТТЛШ технологии:

· ГФ24-генератор тактовых сигналов;

· ВК28-системный контроллер и шинный формирователь (ВК38).

· ИР82-буферный регистр (ИР83);

· ВА86-шинный формирователь (ВА87).

В скобках ? устройства с инверсией выходов.

В системах управления могут применяются не все микросхемы комплекта. Применяется комплект при невысоких требования по быстродействию и точности разрабатываемых устройств.

2. Структура микропроцессора КР580ВМ80А

Функционально законченный однокристальный синхронный параллельный 8-разрядный микропроцессор с фиксированной системой команд, с разделенными шинами, выполняющий логические и арифметические операции и обеспечивающий управление работой микропроцессорной системы в целом. Процессор имел очень развитую систему команд (78 базовых плюс более 200 их вариаций). Шина данных ? 8-битная, а 16-разрядная адресная шина позволяет прямо адресовать 64 Кб памяти. Стек располагается в оперативной памяти и может быть довольно большим. Это позволило использовать в программах алгоритмы рекурсии. "Восьмидесятка" обладает семью 8-битными регистрами (именовавшимися A - E, H и L, - причем пары BC, DE и HL могли быть скомбинированы в 16-битные регистры). Техпроцесс для изготовления процессора составил 6 мкм. Количество транзисторов ? 6000. Тактовая частота достигла 2,5 МГц. Процессор делится на операционную и управляющую части. В операционную часть входят: АЛУ, блоки регистров (регистры общего назначения, регистр команд, регистр признаков, регистр результата - аккумулятор).

Управляющая часть содержит устройство управления и синхронизации, буферные схемы каналов адреса, данных и управления. Устройства связаны между собой восьмиразрядной внутренней магистралью. Микропроцессор имеет раздельные 16-разрядный канал адреса и 8-разрядный канал данных. Канал адреса обеспечивает прямую адресацию внешней памяти объемом до 55536 байт, 256 устройств ввода и 256 устройств вывода. 8-разрядное АЛУ МП обеспечивает выполнение арифметических и логических операций над двоичными данными, представленными в дополнительном коде, а также обработку двоично-десятичных упакованных чисел.

A0...А15 - канал адреса выходы; GND - общий; D0...D7 - канал данных входы/выходы; RESET - установка в исходное состояние; HOLD - захват; INT - запрос прерывания; F1, F2 - тактовые импульсы; INTE - разрешение прерывания; DBIN - прием информации; WR - выдача информации; SYNC - сигнал синхронизации; HLDA - подтверждение захвата; READY - сигнал "готовность"; WAIT - сигнал ожидание.

Структурная схема микропроцессора

В состав блока регистра входят: 16 разрядный регистр адреса команды IP; 16 разрядный регистр указателя стека SP; 16 разрядный регистр временного хранения WZ; 16 разрядная схема инкремента/декремента и шесть 8-разрядных регистров общего назначения В, С, D, E, H, L которые могут использоваться и как три 16 разрядных регистра BC, DE, HL. МП выполняет команды по машинным циклам. Число циклов, необходимое для выполнения команды, зависит от ее типа и может быть от 1 до 5. Машинные циклы выполняются по машинным тактам. Число тактов в цикле определяется кодом выполняемой команды и может быть от 3 до 5. Длительность такта равна периоду тактовой частоты. В начале каждого машинного цикла МП вырабатывает сигнал синхронизации SYNC, который в сочетании с другими сигналами может быть использован для организации различных режимов работы.

3. Работа МП

После подачи на вывод Reset сигнала высокого уровня МП устанавливается в исходное состояние. В такте Т1 МП выдает на адресный канал адрес ячейки, в которой хранится команда программы, а через канал данных - информацию состояния. В такте Т2 анализируются состояния сигналов на входах REDY и Reset и в зависимости от состояния этих сигналов МП переходит в состояние ожидания TW, остановки или к выполнению такта Т3. В такте Т3 при наличии сигнала высокого уровня на входе READY МП принимает информацию по каналу данных; анализирует состояние сигнала на входе HOLD и если этот сигнал высокого уровня, то после окончания такта Т3 переходит в состояние захвата. В зависимости от кода выполняемой команды машинный цикл завершается после выполнения тактов Т3, Т4 или Т5.

В конце машинного цикла снова анализируется состояние сигнала на выходе HOLD. При низком уровне сигнала проверяется, окончено ли выполнение команды. Если команда не закончена, то МП выполняет следующий машинный цикл команды, начиная с такта Т1.В конце каждой команды МП анализирует состояние сигнала на входе INT. Если сигнал высокого уровня и прерывание было ранее разрешено командой EI, то МП переходит к выполнению машинного цикла "Прерывание", начиная с такта Т1. В противном случае выполняется первый машинный цикл новой команды с такта Т1.

В зависимости от сочетания сигналов состояния, выдаваемых в конкретном цикле, машинные циклы можно разделить на десять типов.

· 1. Цикл М1 - прием первого байта команды в регистр команд.

· 2. Цикл чтения ЗУ - чтение ЗУ по содержимому программного счетчика или содержимого одного из регистров BC, DE, HL.

· 3.Цикл записи ЗУ - запись в ЗУ по содержимому одного из регистров BC, DE, HL.

· 4. Цикл чтения стека -чтение ЗУ по содержимому указателя стека.

· 5.Цикл записи в стек -запись в ЗУ по содержимому указателя стека.

· 6. Цикл ввода - ввод информации в регистр результата (аккумулятор) из внешнего устройства.

· 7. Цикл вывода - вывод информации из регистра результата во внешнее устройство.

· 8. Цикл прерывания - прием кода команды RST или CALL из контроллера прерываний.

· 9. Цикл останова.

· 10. Цикл прерывания при останове - прием команды RST или CALL при выводе МП из режима "Останов" по прерыванию.

Сигналы состояния предаются во время действия сигнала SYNC по шине данных (побитно несут информацию): D0 - подтверждение прерывания; D1 - запись; D2 - обмен со стеком; D3 - подтверждение останова; D4 - вывод; D5 - М1 (чтение первого байта команды); D6 - ввод; D7 - чтение.

При выполнении команд микропроцессор может переходить в одно из 3 состояний ожидание, захват и останов, длительность которых определяется внешними управляющими сигналами.

Ожидание. Сигнал высокого уровня на входе READY обеспечивает автоматическое выполнение команд программы МП с частотой тактовых сигналов. Если на выводе RDY установлен сигнал низкого уровня, то МП переходит в режим "ожидание" и формируется сигнал WAIT высокого уровня. Сигнал READY может быть использован для согласования работы МП с работой медленнодействующих устройств, если длительность их цикла обращения составляет более одного периода тактовой частоты, а также для организации пошагового (по циклам) выполнения команды или покомандного выполнения программы.

Захват. При подаче на вход HOLD сигнала высокого уровня МП переходит в состояние "захват" и подтверждает переход в это состояние формированием сигнала высокого уровня на выходе HLDA.

Буферные схемы канала адреса и данных МП переключаются в высокоимпедансное состояние, а выходные управляющие сигналы в состояние низкого уровня (за исключением WR и HLDA). МП переходит в состояние захват в такте Т3,если выполняется цикл чтения и на входе READY сигнал высокого уровня, и в такте, следующим за Т3, если выполняется цикл записи. Сигналы HOLD и HLDA позволяют организовывать режим прямого доступа к памяти для любого внешнего устройства, формирующего сигнал HOLD.

Останов. При выполнении команды HLT МП переходит в состояние "останов" и переводит буферные схемы канала адреса и данных в высокоомное состояние. Из состояния останов МП выходит при наличии сигнала высокого уровня на одном из следующих входов:

· SR - МП начинает работать с такта Т1 цикла М1;

· HLD - МП переходит в состояние захват, а после перехода сигнала HLD на низкий уровень возвращается в состояние останов;

· INT - МП переходит к выполнению цикла прерывания при останове с такта Т1, если команде HLT предшествовала команда EI "разрешение прерывания", иначе остается в состоянии "останов".

4. Специальные режимы работы

микропроцессорный комплект прерывание сброс

Прерывания. Сигнал высокого уровня на выводе INT позволяет прервать выполнение текущей программы и переводить МП на выполнение подпрограммы обслуживания устройства, выдавшего запрос прерывания. При поступлении сигнала INT МП (после окончания текущей команды) переходит с такта Т1 к выполнению машинного цикла прерывания в том случае, если прерывание было разрешено ранее командой EI. При выполнении цикла прерывания в такте Т1 МП выдает по шине данных сигнал состояния "подтверждение прерывания", который используется для разрешения выдачи из внешнего контроллера прерывания ВН59 на канал данных системы команды и адреса перехода на подпрограмму прерывания. По окончанию подпрограммы прерывания осуществляют возврат к прерванной программе.

Сброс. Сигнал высокого уровня на входе Reset (длительность которого должна быть не менее 3 периодов тактовой частоты) устанавливает МП в исходное состояние: триггер разрешения прерывания, триггер захвата, регистр команд, регистр признаков и регистр адреса команды устанавливаются в нулевое состояние. После окончания действия сигнала Reset МП производит первое обращение за чтением команды к ячейке памяти по адресу 0000Н.

5. Генератор тактовых сигналов КР580ГФ24

Генератор тактовых сигналов фаз F1,F2 предназначен для синхронизации

работы МП КР580ВМ80А.

Генератор формирует:

-две фазы F1,F2 с положительными импульсами, сдвинутыми во времени, амплитудой 12 В и частотой 0.5...3 МГц;

-тактовые сигналы опорной частоты ТТЛ уровня;

-стробирующий сигнал состояния STB длительностью не менее (Топ/9-15)Нс, где Топ-период тактовых сигналов опорной частоты;

-тактовые сигналы F2TT2,синхронные с фазой F2 ТТЛ уровня.

Генератор синхронизирует сигналы RDYIN и RESIN с чертой с фазой F2. Смотрите рисунок 6004.рсх

Комментарий к рисунку 6004.рсх:

RESET-установка в исходное состояние МП и системы.

RESIN c чертой-установка 0;

RDYIN-сигнал готовность .

F2TT2-сигнал синхронизации.

STB с чертой-стробирующий сигнал состояния. F1,F2-тактовые сигналы.

OSC-тактовые сигналы опорной частоты.

ТANK-вывод для подключения колебательного контура.

XTAL1,XTAL2-выводы для подключения резонатора.

Смотрите рисунок 6005.рсх.

Структурная схема.

Частота резонатора должна быть в 9 раз больше частоты выходных сигналов F1, F2.При частоте резонатора >10 МГц необходимо последовательно в цепи резонатора подсоединить конденсатор 3...10 пФ. Вход TANK предназначен для подключения колебательного контура, работающего на высших гармониках резонатора, для стабилизации тактовых сигналов опорной частоты. Тактовые сигналы, синхронные с сигналами опорной частоты, с выхода OSC используют при необходимости в МП системе или для одновременной работы нескольких генераторов. Стробирующий сигнал состояния STSTB с чертой формируется при наличии на входе SYNC напряжения высокого уровня от МП в начале каждого машинного цикла. Сигнал STSTB c чертой используют для занесения информации состояния МП в микросхему ВК28/38 для формирования управляющих сигналов. Для согласования работы МП с другими устройствами сигнал RDYIN синхронизируется на фазe F2 на выходе Ready генератора. Выходной сигнал Reset используют для установки в исходное состояние МП и других микросхем в системе. Для автоматической установки МП в исходное состояние при подаче напряжений питания по входу RESIN c чертой подключают резистор, диод и конденсатор (см рисунок 6006.рсх)

Системный контроллер и буферный регистр данных КР580 ВК28/38.

Применяется для формирования управляющих сигналов и как буферный регистр данных.

Смотрите рисунок 6007.рсх

Системный контроллер формирует управляющие сигналы по сигналам состояния МП в такте Т1 обращения к каналу, а также обеспечивает прием и передачу 8-разрядной информации между каналами данных МП системным каналом. Канал данных МП-это канал между КР580ВМ80А и КР580ВК28.Системный канал-это канал между ВК28 и всей остальной электронной частью МП системы (т.е. ВК28->ОЗУ,ПЗУ,УВВ и т.д.)

Восьмиразрядная параллельная трехстабильная схема данных принимает информацию с канала данных МП и передает в регистр состояния информацию состояния, на системный канал данных выдает данные в цикле записи по сигналу WR c чертой. В цикле чтения по сигналу DBIN буферная схема принимает данные с системного канала и передает на канал данных МП. Регистр состояния по входному сигналу STSTB с чертой фиксирует информацию состояния МП в такте Т1 каждого машинного цикла.

Дешифратор управляющих сигналов формирует один из управляющих сигналов в каждом машинном цикле: при чтении ЗУ, при записи в ЗУ, при чтении из УВВ, при записи в УВВ, при подтверждении запроса прерывания. Асинхронный сигнал BUSEN c чертой управляет выдачей данных с буферной схемы и управляющих сигналов с дешифратора: при напряжении низкого уровня на входе BUSEN с чертой буферная схема передает данные и формирует один из управляющих сигналов; при накпряжении высокого уровня все выходы микросхемы переводятся в высокоомное состояние.

Напряжение высокого уровня на входе HLDA с чертой переводит выходы MEMR c ч.,I/OR c ч.,INTA c ч., в пассивное состояние (высокий уровень) и блокирует передачу информации через буферную схему данных.Управляющие сигналы MEMW c ч., WR c ч. и I/OW c ч. формируются в цикле записи в микросхеме ВК28 по сигналу WR с ч., а в ВК38-по сигналу STSTB с ч.

При работе с МП, имеющим в своем составе контроллер прерываний ВН59,системный контроллер ВН28 в цикле подтверждения запроса прерывания формирует три сигнала INTA для приема 3 байтов команды CALL от контроллера прерывания ВН59.В малых МП системах выход INTA c ч. можно подсоединить к напряжению +12 В через резистор 1 кОм. В этом случае во время действия сигнала DBIN буферная схема данных микросхемы формирует код команды RST7 и передает на канал данных МП. Таким образом микросхема обеспечивает единственный вектор прерывания с номером 7 без дополнительных компонентов.

5. Трехканальный программируемый таймер КР580 ВИ 53

Таймер реализован в виде 3 независимых 16 разрядных каналов с общей схемой управления. Каждый канал может работать в шести режимах. Программирование режимов работы осуществляется индивидуально и в произвольном порядке путем ввода управляющих слов в регистры режимов каналов, а счетчики-запрограммированного числа.

Управляющее слово определяет режим работы канала, тип счета (двоичный или двоично-десятичный), формат чисел (одно или двухбайтовый).

Режим работы каналов таймера программируется с помощью обычных операций ввода/вывода. Так как микросхема не имеет аппаратного вывода "начальная установка",то в ней предусмотрен внутренний программный сброс отдельно по каналам. Сигнал внутреннего сброса формируется при записи управляющего слова в регистр режима выбранного канала.

Назначение бит управляющего слова БИС таймера ВИ53.

После записи управляющего слова в регистр режима выбранного канала он переводится в один из 6 основных режимов работы:

*режим 0-одновибратор.С момента записи числа в счетчик на выходе OUT формируется сигнал низкого уровня и сохраняется до окончания счета импульсов по входу CLK0.

*режим 1-ждущий мультивибратор. На выходе OUT формируется сигнал низкого уровня при высоком уровне на входе G0-G1 и сохраняется до конца счета. Отличается от режима 0 тем, что в режиме 0 формируется ими низкого уровня сразу после записи числа, а в режиме 1-записи по входу G0-G1.

*режим 2-делитель частоты (импульсный генератор).После загрузки в счетчик потер. делителя частоты n и появления на входе СЕ высокого уровня на выходе OUT появляются импульсы с длительностью (n-1) Tc и интервалом Тс, где Тс=1/fclki ; i=0-1.

*режим 3-делитель частоты (генератор меандра).Работа аналогична режиму 2,но длительность импульса и паузы для четных чисел Тс*n/2,для нечетных Тс(n+1)/2 и Tc(n-1)/2.

*режим 4-генератор одиночного строба с программным запуском. На выходе OUT после задания режима устанавливается высокий уровень. Импульс длительностью Тс формируется после отсчета числа загружаемого в счетчик после его запуска передним фронтом СЕ. Длительность одиночного строба Тс=1/fclk.

*режим S-генератор одиночного строба с аппаратной загрузкой. Работа аналогично режиму 4,но перезапуск счетчика осуществляется положительным передним фронтом сигнала СЕ, т.е. не требуется каждый раз записывать число n, определяющую паузу до появления строба Тс.

Адресация регистров счетчик 0 А0-0,А1-0;счетчик 1 А0-0,А1-1;счетчик 2 А0-1,А1-0;регистр управления А0-1,А1-1.

Чтение содержимого счетчиков в МП выполняется двумя способами: с остановом счетчика и без него. Сигнал останова достигается либо установкой на входе СЕ низкого уровня, либо блокированием подачи сигналов СLK0-CLK2.Чтение содержимого счетчиков без останова требует предварительной записи соотв. режима работы в регистр управления.

6. Универсальный синхронный-асинхронный приемопередатчик КР 580 ВВ51А (УСАПП)

Предназначен для аппаратной реализации последовательного протокола обмена между МП и периферийными устройствами; способными запрограммировать данную микросхему на требуемый режим работы, и каналами последовательной передачи дискретной информации, каналами последовательной передачи дискретной информации, поддерживающие протокол обмена RS 232,стык С2.

УСАПП преобразует параллельный код, получаемый от МП, в последовательный поток символов со служебными битами (STOP,START и др.) и выдает этот поток в последовательный канал связи с программируемой скоростью, а также выполняет обратное преобразование - последовательный поток символов - в 8-разрядное слово. Передаваемая и принимаемая информация при необходимости может контролироваться на четность (нечетность).

Микросхема программируется на выполнение почти всех имеющихся в настоящее время протоколов последовательной передачи данных и работает в 2-х режимах: синхронном и асинхронном. Программирование на тот или другой режим работы выполняется записью в соответствующие регистр управления слов инструкции режима, служебных синхросимволов и инструкций команд.

Максимальная скорость передачи/приема информации по последовательному каналу при использовании ВВ51А - 64К бод.

Микросхема может работать в 2 режимах. Синхронный режим характеризуется непрерывным потоком передаваемой/принимаемой информации. Для установления синхронизации между передатчиком/приемником УАПП и приемником/передатчиком ВУ и выделение из последовательного потока символов полезной информации в поток вводятся кодирующие слова (синхросимволы). Информационная (5...8 бит) и временная длины синхросимвола и слова данных равны. Синхросимволом может быть 1 или 2 (программируется). Если запрограммирован контроль данных на чет/нечет, то после передачи информационной последовательности каждого слова данных длиной от 5 до 8 бит, вставляют бит контроля.

Асинхронный режим работы характеризуются одиночными посылками, инициализация которых определяется либо МП, либо ВУ. В начале каждой посылки устанавливается (с 1 в 0) отрицательный импульс "старт-бит",длительность которого равна биту данных.Он служит для ввода в синхронизацию приемника/передатчика УСАПП и передатчика/приемника ВУ.В конце каждой посылки устанавливается положительный импульс ("стоп-бит") длительность которого составляет 1...2 длительности бита информации (эта величина программируется);"стоп-бит" служит для определения конца посылки. Асинхронный режим имеет три подрежима, отличающиеся друг от друга различным соотношением численных значений частот синхронизации передачи/приема к скорости передачи (1:1,1:16,1:64) Программирование микросхемы на требуемый режим работы производится путем занесения в соответствующие регистры слов инструкций режима, синхросимволов (для синхронного режима) и команд. После программирования УСАПП может работать в одном из 5 основных режимов работы: асинхронная передача; асинхронный прием; асинхронная передача; синхронный и с внутренней синхронизацией; синхронный прием с внешней синхронизацией.

Порядок программирования (на входе С0/D высокий уровень)

1.запись инструкции режима;

2.запись синхросимвола;

3.запись синхросимвола;

4.запись инструкции команд.

Структура команды D0-0/1 передача информации невозможна /возможна; D1-1 запрос о готовности передатчика ВУ;D2-0/1 прием информации невозможен/ возможен;D3-1 пауза;D4-1 сброс тригеров ошибок;D5-1 запрос о готовности приемника ВУ;D6-1 програмный сброс УСАПП;D7-1 поиск синхросимволов.

УСАПП содержит регистр состояний, позволяющий читать ее состояние в любой момент времени. Регистр состояний находится в буферных схемах ввода/вывода, а режим чтения обеспечивается при С0/D=1 и RD=0.Формат регистра состояний:

D3-в принятых данных обнаружена ошибка. Режим чтение состояния позволяет использовать эту схему в системах с прерываниями и с последовательным опросом ВУ.

7. Программируемое устройство ввода/вывода параллельной информации КР580 ВВ55А

Применяется в качестве элемента ввода/вывода общего назначения, сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации.

Обмен информацией осуществляется через 8 разрядный двунаправленный трехстабильный канал данных.Для связи с ВУ используются 24 линии ввода/вывода, сгруппированные в 3 8 разрядных канала PA, PB, PC, направление передачи информации режимы работы которых опр. программным способом.

Микросхема работает в 3 режимах. В режиме 0 обеспечивается возможность синхронной программно управляемой передачи данных через 3 независимых 8 разрядных канала А, В, С.

В режиме 1 обеспечивается возможность ввода или вывода информации в/или из ВУ через 2 независимых 8 разр. канала А и В по сигналам квитирования.

При этом линии канала С используются для приема и выдачи сигналов управления обменом.

В режиме 2 обеспечивается возможность обмена информацией с ВУ через канал А по сигналам квитирования. Для приема и передачи сигналов управления обменом используется 5 линий канала С.

При подаче сигнала Reset регистр управляющего слова устанавливается в состояние, при котором все каналы работают в режиме 0 для ввода информации.

Режим работы каналов можно изменять как в начале, так и в процессе выполнения программы. В дополнение к основным режимам работы обеспечивается возможность программной независимой установки в 1 и сброса в 0 любого разряда регистра канала С.Если работа ведется в режиме 1 или 2 то выводы ВС0 иВС3 выдают сигналы, которые могут использоваться как сигналы запросов прерывания Смотрите дальше рисунок 6016..

Для каждого режима работы свои управляющие слова. В режимах 1 и 2 можно считывать слово состояния. Для чтения информации состояния используется операция чтения канала ВС.

Типовая схема микропроцессорной системы на базе МПК серии КР 580.

Число и состав микросхем в системе определяется требованиями потребителя. Необходимыми микросхемами в любой системе являются: МП ВМ80А,генератор ГФ24, системный контроллер ВК28/38,буферная схема адреса, построенная на 2-х микросхемах ВА86/87 для обеспечения нагрузочной способности по шине адреса. Объем ЗУ и использование периферийных микросхем определяется решаемыми задачами. МП система имеет системную шину, образуемую из 3 шин: адреса, данных, управления. Системная шина позволяет строить микропроцессорную систему по модульному принципу. Каждый модуль может содержать собственные буферные схемы адреса и данных.

Размещено на Allbest.ru

...

Подобные документы

  • Характеристика устройства и технологических данных промышленного робота СМ40Ц. Описание микропроцессорного комплекта серии U83-K1883, системы его команд, микросхемы К572ПВ4, функциональной, принципиальной схем и алгоритма работы программы управления.

    курсовая работа [5,8 M], добавлен 02.06.2010

  • Микропроцессорный комплект cерии КР580 — набор микросхем. Основные элементы КР580ВМ80А — 8-разрядный микропроцессора, полный аналог микропроцессора Intel i8080. Применение микропроцессоров в игровых автоматах. Версии выпуска микросхем, и их применение.

    реферат [15,1 K], добавлен 18.02.2010

  • Организация центрального процессора. Подключение интерфейсных программируемых БИС. Методы адресации и примеры команд. Программирование таймера и контроллера прерываний. Программная модель микропроцессорной системы. Программирование на языке ассемблера.

    реферат [82,6 K], добавлен 05.12.2010

  • Проектирование микропроцессорного устройства, которое преобразует интерфейс RS-232 (COM-порт) в IEEE 1284 (LPT-порт). Структурная схема устройства. Преобразование последовательного интерфейса в параллельный интерфейс на микроконтроллере ATMega 8.

    курсовая работа [1,1 M], добавлен 07.04.2013

  • Разработка структурной и принципиальной схемы станции локальной вычислительной сети. Разработка граф схемы алгоритма работы станции в режиме ликвидации логического соединения. Написание программы в командах микропроцессорного комплекта серии PIC16C64.

    курсовая работа [139,7 K], добавлен 14.11.2010

  • Изучение элементов структуры микропроцессора i80386 и алгоритмов выполнения множества команд. Разработка проекта структуры АЛУ и структуры микро-ЭВМ на базе гипотетического процессора. Описание и создание программы эмуляции по выполнению заданных команд.

    курсовая работа [484,4 K], добавлен 07.09.2012

  • Разработка вычислительной системы, предназначенной для реализации заданного алгоритма обработки входных цифровых данных. Особенности ее построения на базе процессора x86 (К1810) в минимальном режиме. Описание микропроцессорного комплекта серии К1810.

    курсовая работа [318,4 K], добавлен 15.08.2012

  • Структура персонального компьютера и принцип его работы. Состав и назначение основных блоков. Классификация компонентов: устройства ввода-вывода информации и ее хранения. Физические характеристики микропроцессора, оперативной памяти, жесткого диска.

    реферат [185,6 K], добавлен 02.06.2009

  • Структурная схема системы управления. Характеристики первичных датчиков, электронасоса, индикатора, микроконтроллера, системы прерываний. Работа регистров и аналого-цифрового преобразователя. Алгоритм работы микропроцессора - управляющего устройства.

    курсовая работа [2,2 M], добавлен 06.02.2013

  • Структурная схема автоматической системы управления промышленным роботом. Весоизмерительная ячейка SIWAREX R серии ВВ, ее технические характеристики. Система технического зрения FZM1-350-ECT. Микроконтроллер Simantic. Модульная станция ввода-вывода.

    курсовая работа [135,2 K], добавлен 18.01.2016

  • Характеристики, класификация и структура типового микропроцессора. Основные типы данных микропроцессора: непосредственные, простые и сложные. Назначение информационно-правовых систем и их виды. Принципы проектирования информационного обеспечения.

    курсовая работа [112,7 K], добавлен 25.03.2015

  • Комплексные характеристики возможностей микропроцессора, базовая структура системы. Понятие архитектуры микропроцессора. Классификации микропроцессоров по типу архитектуры. Особенности программного и микропрограммного управления, режимы адресации.

    реферат [100,7 K], добавлен 20.09.2009

  • Прерывание и его природа. Контролер прерываний. Обработка прерываний в реальном режиме. Характеристики реального режима работы микропроцессора. Схема обработки прерываний в реальном режиме. Написание собственного прерывания. Разработка в общем случае.

    доклад [347,0 K], добавлен 22.09.2008

  • Структурная схема компьютера. Основные характеристики процессора - устройства, предназначенного для обработки информации и управления процессом обработки. Способы хранения информации. Описание, назначение и принципы работы устройств ввода и вывода данных.

    презентация [862,1 K], добавлен 20.07.2011

  • Строение схемы микропроцессора: все устройства, необходимые для приема из памяти, хранения, и выполнение команд, заданных согласно варианту режима адресации. Описания языка Ассемблера и его функции. Основные функции макропроцессора, варианты построения.

    курс лекций [44,1 K], добавлен 06.03.2009

  • Внутренняя архитектура микропроцессора Intel 486. Формат данных и команд. Регистры общего назначения. Программная модель устройства FPU, регистр флагов. Разработка структуры и микропрограммы микропроцессора, управляющего автомата с жесткой логикой.

    курсовая работа [1,6 M], добавлен 27.05.2013

  • Разработка программы вычисления выражения y = (x+10)5. Ход работы, структурная схема алгоритма. Окна основных обозревателей системы, текстовый редактор. Интерфейс модели ЭВМ, методы ввода и отладки программы, действия основных классов команд, адресация.

    лабораторная работа [523,4 K], добавлен 28.12.2014

  • Применение многопроцессорных вычислительных систем. Отличительные особенности многопроцессорной вычислительной системы. Cервера серии HP 9000. Структурная схема компьютера с гибридной сетью. Организация когерентности многоуровневой иерархической памяти.

    курсовая работа [440,6 K], добавлен 13.08.2011

  • Функциональная схема микропроцессора Intel 8086 (i8086). Формирование физического адреса памяти, выборка команд из памяти и запись их в очередь команд. Система команд процессора. Суть защищенного режима, переход из защищенного режима в реальный режим.

    практическая работа [93,3 K], добавлен 24.03.2013

  • Общие принципы построения цифровых систем передачи, их иерархия и достоинства. Организация управления сетью оборудования связи с помощью персонального компьютера по интерфейсу серии F. Оборудование гибкого мультиплексирования ОГМ-30Е, принцип его работы.

    дипломная работа [1,1 M], добавлен 28.10.2013

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.