Система управления микропроцессорами

Размещено на http://www.allbest.ru/

Содержание

Введение

1. Современные микропроцессорные средства

1.1 Обзор существующих МП систем

1.2 Обоснование выбора МП для проектируемой системы

1.3 Структурная схема микропроцессора К1810ВМ86

1.4 Программные средства отладки микропроцессоров

2. Разработка схем проектируемой МПС системы

2.1 Схема электрическая структурная

2.2 Схема электрическая функциональная

2.3 Схема электрическая принципиальная

3. Разработка алгоритма работы программы

4. Написание и отладка текста программы

4.1 Средства, используемые для отладки программы

4.2 Описание команд используемых в программе

4.3 Текст программы

5. Тестирование программы

Заключение

Список литературы

Введение

Микропроцессоры и микро ЭВМ стали массовой продукцией электронной промышленности. Низкое энергопотребление малое материалоемкость, высокая надежность, постоянно снижающаяся стоимость и широкие функциональные возможности стали причиной и следствием бурного внедрения микропроцессоров (МП) в самые разнообразные сферы производства. Массовость этого нового класса вычислительной техники и его высокие технико-экономические параметры сделали возможным проектирование и производство новых приборов, оборудования и агрегатов с расширенными функциональными и интеллектуальными возможностями на базе встроенных микропроцессорных средств (МПС).

Языковые, программные и аппаратные средства, используемые в микропроцессорных радиоэлектронных средствах, постоянно совершенствуются.

Микропроцессорный комплект БИС - совокупность конструкторско-технологических и электрически совместимых интегральных микросхем, предназначенных для построения МП устройств, систем или микро ЭВМ с определенным составом и требуемыми техническими характеристиками.

В данной курсовой работе будет спроектирована микропроцессорная система (МПС) индикации матричного светодиодного табло состоящего из 128 светодиодов расположенных в 16 строк по 8 светодиодов в строке.

1. Микропроцессорные средства

1.1 Обзор существующих МП систем

Особое внимание при разработке микропроцессора аппаратуры должно быть уделено выбору базового комплекта МПК БИС. Микропроцессор является функционально сложным программно-управляемым устройством, выполненным в виде интегральной схемы с высокой степенью интеграции.

Микропроцессор выполняет функции процессора ЭВМ, то есть управляет процессом выполнения операции и выполняет их. Микропроцессор может быть реализован на одном или нескольких кристаллах. Обычно процессор содержит АЛУ, управляющую память. Микропроцессор выбирает команду из памяти, дешифрирует, выполняет ее, производит арифметические и логические операции, получает данные из устройств ввода и посылает их на устройства вывода. МП вместе с памятью и каналами ввода-вывода является ЭВМ.

МП могут быть однокристальные, многокристальные и секционированные. Однокристальные МП изготавливаются на основе МДП - технологии, а многокристальные и секционированные - на основе биполярных транзисторов.

МДП - транзисторы потребляют меньше энергии но обладают меньшим быстродействием по сравнению с биполярными транзисторами. В однокристальном МП функции управления, управляющая память и АЛУ реализованы на одном кристалле, но малой разрядности. Для увеличения разрядности следует объединять в параллель несколько МП.

МП как функциональное устройство ЭВМ характеризуется: форматом обработки данных и команд, количеством команд, методом адресации данных, числом внутренних регистров общего назначения, возможностями организации и адресации стека, параметрами памяти, построением систем прерывания программы, системами ввода вывода, системами интерфейса.

МП относится к числу программируемых устройств ЭВМ. МП, выполняющий последовательность микроопераций, обладает больше логической и функциональной гибкостью, чем жестко закоммутированные процессоры ЭВМ.

Управляющая память, содержащая микропрограмму из 78 команд, предусмотренных для данного микропроцессора, реализована на ПЛМ и находится в одном кристалле с центральным процессором и устройством управления. В МП комплекте К589 устройство управления построено в виде микропрограммного управления на базе входящих в комплект БИС. Это позволяет реализовать потребителю необходимый набор микрокоманд.

МП-комплекты КР580, К586 содержат однокристальные МП, применяемые в простейших устройствах цифровой автоматики и в качестве микроконтроллеров.

Многокристальные МП - комплекты К1802 и секционированные К1804 предназначены для построения микроЭВМ и систем быстродействующей автоматики.

В таблице 1 приведены существующие основные серии микропроцессорных систем.

Таблица 1.

Серия	Базовая технология	Разрядность	Кол-во БИС (ИС)
К536	КМОП	8	14
КР580	КМОП	8	8
К581	n-МОП	16	6
К584	ТТЛШ	4	4
К586	n-МОП	16	3
КР587	p-МОП	4	4
КР588	КМОП	16	5
К589	ТТЛШ	2	7
К1800	ЭСЛ	4	8
К1801	n-МОП	16	11
КР1802	ТТЛШ	8	11
КР1804	ТТЛШ	4	4
К1810	n-МОП	16	8
К1821	n-МОП	8	1
К1851	n-МОП	8	3
К1883	n-МОП	8	4

1.2 Обоснование выбора МП для проектируемой системы управления с матричным светодиодным табло

микропроцессорный программный отладка команда

Для реализации проектируемого устройства использование МПК, изготовленного по n-МОП технологии является наиболее целесообразным. При проектировании МПС необходимо выделить две следующие особенности: размер матричного табло составляет 16 строк по 8 элементов в каждой; сегментация выводимого на табло изображения осуществляется построчно. По этой причине удобно применить 16-разрядный микропроцессор, тогда количество управляющих сигналов составит 16, по количеству строк в табло.

Наиболее удачным с точки зрения перечисленных требований является однокристальный микропроцессор К1810ВМ86А, изготовленный по n-МОП технологии, по входам и выходам совместимый с ИС ТТЛ и ТТЛШ.

МП ВМ86 (КР1810ВМ86А) принадлежат К 16-ми разрядным МП первого поколения. Большая интегральная схема (БИС) МП ВМ86 с геометрическими размерами 5,5x5,5 мм имеет 40 контактов, содержит около 29 000 транзисторов и потребляет 1,7 Вт от источника питания +5 В, тактовая частота - 5; 8 или 10 МГц.

Микропроцессор выполняет операции над 8-ми ми и 16-ми разрядными данными, представленными в двоичном или двоично-десятичном виде, может обрабатывать отдельные биты, а также строки или массивы данных. Он имеет встроенные аппаратные средства умножения и деления. Форматы данных и выполняемые операции приведены в табл. 2.2

Микропроцессор имеет внутреннее сверхоперативное запоминающее устройство (СОЗУ) емкостью 14x16 байт. Шина адреса является 20-ти разрядной, что позволяет непосредственно адресовать 220 = 1 048 576 ячеек памяти (1 Мбайт).

Пространство адресов ввода/вывода составляет 64 Кбайт. В БИС ВМ86 реализована многоуровневая векторная система прерываний с количеством векторов до 256. Предусмотрена также организация прямого доступа к памяти, по которому МП прекращает работу и переводит шины адреса, данных и управления в высокоимпедансное состояние.

Среднее время выполнения команды занимает 12 тактов. Особенностью МП ВМ86 является возможность частичной реконфигурации аппаратной части. Для обеспечения работы в двух режимах - минимальном и максимальном. Режимы работы задаются аппаратно.

1.3 Структурная схема микропроцессора ВМ86

В МП ВМ86 применена конвейерная архитектура, которая позволяет совмещать во времени циклы исполнения и выборки из памяти кодов последующих команд. Это достигается параллельной работой двух сравнительно независимых устройств - операционного устройства и шинного интерфейса. Структурная схема МП ВМ86 показана на Рисунке 1.



Рисунок 1. Структурная схема микропроцессора ВМ86.

Где: AD - совмещенная шина адрес/данные; AH, AL, DH, DL, CH, CL, BH, BL - 8-ми разрядные регистры СОЗУ; X, DX, CX, BX, - 16-ти разрядные регистры СОЗУ; BP - базовый регистр; SI - регистр смещения источника; DI - регистр смещения приемника; SP - указатель стека; CS, SS, DS, ES - сегментные регистры; IP - указатель команд; F - регистр флагов

Операционное устройство выполняет команду, а шинный интерфейс осуществляет взаимодействие с внешней шиной - выставляет адреса, считывает коды команд и операнды, записывает результаты вычислений в память или устройства ввода/вывода.

Задачей шинного интерфейса является формирование физического 20-ти разрядного адреса из двух 16-ти разрядных слов. Первым словом является содержимое одного из сегментных регистров CS, SS, DS, ES, а второе слово зависит от типа адресации операнда или кода команды. Суммирование 16-ти разрядных слов происходит со смещением на 4 разряда и осуществляется с помощью сумматора, который входит в состав шинного интерфейса.

Представленная на Рис. 3 структурная схема МП ВМ86 разбита на два асинхронно работающих блока: блок сопряжения (БС) и блок обработки (БО). Блок сопряжения формирует физические 20-ти разрядные адреса, осуществляет опережающую выборку команд и обмен данными, управляет шиной микропроцессора. Выбранная командная последовательность хранится в буферном файле типа FIFO, глубина которого 6 байт.

Блок обработки извлекает байты команд из очереди и исполняет их. При необходимости обмена операндом с памятью БО обращается к блоку сопряжения, который и реализует этот запрос.

Работа МП осуществляется синхронно с тактовыми им пульсами, поступающими на вход CLK. Стандартная часто та следования тактовых им пульсов 5 МГц обеспечивает микротакт МП, равный 200 нс. Границей раздела микротактов Т (тактов) считается срез синхроимпульса. Скважность следования импульсов равна 1/3. Фронт и срез CLK должны быть достаточно крутыми (10 нс). В конструкцию МП включены динамические ячейки, для сохранения состояния которых необходима минимальная частота 2 МГц. Поэтому блокировка CLK с целью реализации одношагового или циклического режимов работы запрещена.

При необходимости совершить обмен данными с памятью или выбрать очередной элемент программной последовательности МП инициирует цикл обращения к магистрали. Каждый такой цикл содержит не менее четырех тактов Т1 - Т4 и состоит в чтении и записи слова (байта) из МП. В такте Т1 МП по линиям A19/S6 - A16/S3, AD15 - AD0 и передает адресную информацию А19 - А0 . При адресации портов ВВ на линиях А19 - А16 устанавливается 0. В цикле записи МП помещает данные на шину AD15 - AD0 в тактах Т2 - ТА. В цикле чтения такт Т2 используется для переключения шины адресов/данных на чтение. В это время шина находится в высокоомном состоянии. Прием данных осуществляется в ТЗ и Т4.

В такте ТЗ любого машинного цикла МП опрашивает вход готовности ПУ к обмену READY. Если на входе READY сигнала готовности нет, то после такта ТЗ МП входит в состояние ожидания, которое длится целое число тактов TW. После прихода сигнала READY МП завершает машинный цикл тактом Т4 и переходит к следующему циклу обращения к магистрали. Может случиться, что необходимости в таком обращении нет, тогда появляются холостые такты Т5.

Вход READY, используемый для асинхронного доступа к медленным периферийным модулям памяти и ВВ, не синхронизируется. Поэтому должны быть предусмотрены внешние средства его синхронизации импульсами CLK.

Параллельно с передачей данных в тактах Т2, ТЗ (TW) и Т4 на линиях и A19/S6 - A16/S3 присутствует информация о состоянии процессора S7 - S3. Сигнал S6 всегда находится в состоянии 0, сигнал S5 индицирует состояние флага разрешения прерывания IF, а сигналы S4, S3 кодируют сегментный регистр, применяемый для формирования физического адреса согласно Таблице 2, Сигнал S5 обновляется в начале каждого такта CLK.

Таблица 2

Кодирование сегментных регистров

S4	S3	Сегментный регистр
0	0	ES
0	1	SS
1	0	CS, BS или прерывание
1	1	DS

Передаваемая в первом такте Т1 информация А19 - А0 и используется для адресации памяти и портов ВВ.

Микропроцессор ВМ86 содержит 14 программно-доступных регистров: восемь общецелевых регистров адреса/данных АХ - SP, четыре сегментных регистра CS - ES, программный счетчик IP и регистр флагов F. Все регистры имеют по 16 разрядов. Их организация приведена на Рисунке 2.

Регистры данных
15	8	7	0
АХ	АН	AL
ВХ	ВН	BL
СХ	СН	CL
ОХ	DH	DL

15	Регистры-указатели	0
SP
ВР
SI
DI

15	Сегментные регистры	0
CS
DS
ES
SS

15

Указатель команд

0

IP

Регистр флагов F

X

X

X

X

OF

DF

IF

TF

SF

ZF

X

AF

X

PF

X

CF

Рисунок 2. Программная модель МП ВМ86.

Во время выполнения программы регистры АХ - SP содержит адреса или данные. Первые четыре регистра АХ - ВХ используются для хранения данных. В командах с байтовыми операндами каждая половина регистров данных AL - ВН может быть адресована отдельно. Эти подрегистры предназначены для хранения однобайтовых данных. Регистры ВР - SP выполняют функцию хранения 16-ти разрядных адресов. Адресные регистры ВР, SI и DI служат базовыми и индексными регистрами при различных способах адресации. Для этой же цели может быть использован и регистр ВХ. Указатель стека SP предназначен для организации стека, хранящего локальные переменные, адреса возвратов из под программ и процедур обслуживания прерываний. Он всегда указывает на верхний элемент стека, который заполняется в сторону уменьшения адресов. Такая организация стека соответствует стандартной.

Существует и более узкая специализация этих регистров. Так, регистр АХ (Accumulator) выполняет роль 16-ти разрядного, а AL - байтового аккумулятора. Для работы с ним предусмотрен полный набор команд со специальным коротким форматом. Такие операции, как ВВ данных, осуществляют обмен, только используя эти регистры. Широкое применение аккумулятора при обработке данных дает возможность программисту сократить длину программы.

Регистр данных DX (Data) служит расширением аккумулятора до 32 разрядов, выполняя при этом функции старшего слова. Такое расширение необходимо при осуществлении операций 16-ти разрядного умножения и деления. В ряде команд ВВ DX может использоваться в качестве регистра косвенного адреса порта ВВ.

Регистр ВХ (Base) кроме базового или индексного может служить регистром косвенной адресации. Такая возможность предусматривается для совместимости систем команд ВМ86 и ВМ80. Еще одно назначение регистра ВX-указатель кадра FP (Frame Pointer).

В некоторых командах регистр СХ (Counter) играет роль счетчика циклов, а младший байт CL применяется при реализации команд параметрического сдвига.

Адресные регистры ВР - DI также имеют узкую специализацию. Так, регистры SI (Source Index) и DI (Destination Index) могут быть использованы в качестве регистров косвенной адреса ции. В командах обработки строк SI и DI являются регистрами, автоинкрементной или автодекрементной адресации. Тип адреса ции определяется флагом DF в регистре F. Если DF = 1, то реализуется автодекрементный способ адресации, в противном случае - автоинкрементный. При этом SI указывает на исходную строку, a DI - на результирующую строку. Регистры SI и DI в паре с регистрами ВХ и ВР (Base Pointer) могут быть использованы при различных способах базовой адресации с индексированием. Сегментные регистры CS - ES служат для указания четырех сегментов, располагаемых в основной памяти.

Базовые адреса этих сегментов однозначно определяются содержимым сегментных регистров:

base20 = 16 Ч sel,

где sel - значение сегментного регистра, известное также под названием селектор. Регистр CS (Code Segment) указывает на сегмент кода, служащего для хранения исполняемых МП программ. Регистр SS (Stack Segment) указывает на стековый сегмент, резервируемый под системный стек. Два оставшихся регистра DS (Data Segment) и ES (Extra Segment) служат для указания на основной и дополнительный сегменты данных, используемые для хранения переменных.

Функцию счетчика команд в МП ВМ86 выполняет регистр IP (Instraction Pointer). Он содержит 16-ти разрядное значение смещения (offset) в сегменте кода, указывающее на следующий элемент программной последовательности, который подлежит выборке.

Слово состояния программы F (Flags) содержит девять флагов. Они приведены в Таблице 3.

Таблица 3

Бит F	Обозначение	Признак
F0	CF (Carry Flag)	Флаг переноса
F2	PF (Parity Flag)	Флаг четности
F4	AF (Auxiliary Carry Flag)	Флаг дополнительного переноса
F6	ZF (Ziro Flag)	Флаг нулевого результата
F7	SF (Sign Flag)	Флаг знака
F8	TF (Trap Flag)	Флаг пошагового исполнения
F9	IF (Interrupt Enable Flag)	Флаг разрешения прерывания по входу INT
F10	DF (Direction Flag)	Флаг направления
F11	OF (Overflow Flag)	Флаг переполнения

Память на физическом уровне представляет собой набор 16-ти разрядных ячеек, разбитых на два байтовых банка: Н и L по 512К байт каждый. Если Н-банк состоит из старшей половины ячеек и связан со старшим байтом 16-ти разрядной шины данных, то L-банк содержит младшую половину ячеек и состыкован с младшим байтом шины данных. Адресные линии А19-А1 применяются для адресации ячейки. Линия А0 определяет байт в ячейке памяти представленной на рисунке 3.

Если А0 = 0, то адресуется либо младший байт, либо слово ячейки в зависимости от длины операнда, иначе при А0 = 1 адресуется только ее старший байт. В обоих случаях операция со старшим байтом разрешена, если . Этот сигнал является признаком того, что старшая половина шины данных D15 - D8 участвует в обмене.



Рисунок 3. Физическая организация памяти

Запись-считывание байтов и размещенных в одной ячейке по четному адресу слов реализуется за один машинный цикл. Обмен со словом, размещенным по нечетному адресу, выполняется за два машинных цикла. Сначала по старшей половине шины данных передается младший байт слова (А0 = 1, ), затем адрес получает приращение и по младшей половине шины данных производится обмен со старшим байтом слова. С учетом этого рекомендуется слова в памяти размещать по четным адресам. К данному замечанию особенно критично содержимое SP, так как обмен со стеком всегда выполняется по словам.

В МП ВМ86 используется сегментная организация памяти, которая характеризуется тем, что программно доступной является не вся память, а лишь некоторые сегменты, то есть области памяти. Внутри сегмента используется линейная адресация.

Введение сегментной организации можно объяснить следующим образом. Микропроцессор ВМ86 представляет собой 16-ти разрядный процессор, то есть имеет 16-ти разрядную внутреннюю шину, 16-ти разрядные регистры и сумматоры. Стремление разработчиков БИС адресовать по возможности больший массив памяти обусловило использование 20-ти разрядной шины данных. Для сравнения: 16-ти разрядная шина адреса разрешает адресовать 216 = 64 Кбайт; 20-ти разрядная - 220 = 1 Мбайт.

Для формирования 20-ти разрядного адреса в 16-ти разрядном процессоре используют информацию двух 16-ти разрядных регистров. В МП ВМ86 20-ти разрядный адрес формируется из двух 16-ти разрядных адресов, которые называют логическими. Первый логический адрес, дополненный справа четырьмя нулями, представляет собой начальный адрес сегмента емкостью 64 Кбайт. Второй логический адрес определяет смещение в сегменте, то есть определяет расстояние от начала сегмента до адресованной ячейке. Если это расстояние равно 0000, то адресуется первая ячейка сегмента, если FFFFH - последняя. Таким образом, логическое адресное пространство разделено на блоки соседних адресов емкостью 64 Кбайт, то есть сегменты.

Такой подход к организации памяти удобен еще и потому, что память обычно логически делится на области кода (программной памяти), данных и стека. Физический 20-ти разрядный адрес ячейки памяти формируется из двух 16-ти разрядных адресов - адреса сегмента Seg и смещения, которые суммируются со смещением на четыре разряда. Принцип формирования адреса представлен на рисунке 4.

	15	0
	Сегмент Seg	0000
+	15	0
	0000	Смещение Offset
	19	0
	Физический адрес

Рисунок 4. Формирование физического адреса.

Адресное пространство портов ВВ организовано аналогично памяти в виде двух байтовых банков по 32 К байт каждый. Байтовые порты подключаются либо к старшей, либо к младшей половине шины данных.

Условно-графическое обозначение МП ВМ86 приведено на рисунке 5.

Рисунок 5. УГО микросхемы процессора К1810ВМ86.

Назначение сигналов на выводах МП приведено в таблице 4.

Таблица 4

Обозначение вывода	Вход/выход	Назначение вывода
AD15-AD0	Вх/вых	Мультиплексированная шина ША/Д
A16/S3-A19/S6	Вых	Линии адреса или состояния
BNE/S7	Вых	Разрешение старшего байта шины
RD	Вых	Управление чтением
WR	Вых	Управление записью
M/IO	Вых	Выбор памяти или ВУ
ALE	Вых	Разрешение фиксации адреса
DT/R	Вых	Управление пересылкой данных
DEN	Вых	Разрешение пересылки данных
MN/MX	Вх	Установка режима
TEST	Вх	Сигнал окончания режима ожидания
HOLD	Вх	Запрос захвата шины
HLDA	Вых	Подтверждение захвата
INTR	Вх	Запрос прерывания
NMI	Вх	Запрос немаскируемого прерывания
INTA	Вых	Подтверждение прерывания
READY	Вх	Готовность памяти или ВУ
RESET	Вх	Сброс (начальная установка)
CLK	Вх	Такты ГТИ
GND, +5B	Вх	Общий (земля), питание

1.4 Программные средства отладки микропроцессоров

Для отладки программы разрабатываемой МП системы наиболее целесообразно воспользоваться программой эмулятором процессора Emu8086, которая позволяет сократить время и упростить разработку программы.

Emu8086 сочетает в себе мощный редактор исходного кода, ассемблер, дизассемблер и программный эмулятор (виртуальный ПК) с отладчиком.

Данная программа компилирует исходный код и выполняет его с помощью эмулятора шаг за шагом.

Визуальный интерфейс Emu8086очень прост в работе и позволяет наблюдать работу Арифметико-логического устройства (АЛУ), внутреннюю работу центрального процессора (CPU), регистры, флаги и память во время выполнения программы.

Эмулятор выполняет программы на виртуальном ПК, который полностью исключает возможность доступа разрабатываемой программы к реальным аппаратным средствам, таким как жесткие диски и память. Так как код ассемблера выполняется на виртуальной машине, то отладка становится более легкой.

Машинный код 8086 полностью совместим со всеми последовавшими за ним поколениями микропроцессоров Intel, включая Pentium II и Pentium 4. Это делает код 8086 универсальным, так как он выполняется как на старых, так и на современных компьютерных системах. Другим преимуществом является то, что набор команд 8086 сравнительно невелик, и легче поддается изучению.

Emu8086 имеет более легкий синтаксис, чем любые другие ассемблеры и генерирует программу, которая сможет быть выполнена на любом компьютере, поддерживающем машинный код 8086.

2. Разработка схем проектируемой МПС системы

2.1 Схема электрическая структурная

Исходя из условий задания, в структуре проектируемой МПС можно выделить три основных модуля:

- модуль ЦП;

- модуль ЗУ;

- модуль управления матричным табло.

Модуль центрального процессора, основой которого является МП К1810ВМ86А, формирует и обрабатывает сигналы шин системы. Входящие в его состав интегральные микросхемы служат для работы процессора и сопряжения его с системной магистралью.

Запоминающее устройство (ЗУ) служит для хранения информации и обмена ею с другими модулями. Поскольку при работе системы нет необходимости в сохранении результатов промежуточных вычислений и работе со стеком, целесообразно включить в модуль ЗУ лишь постоянное запоминающее устройство (ПЗУ), в котором хранится программа работы МПС.

В качестве оперативного ЗУ использован модуль управления табло, который находится в одном адресном пространстве с ПЗУ, так как сигналы выборки для них будут различны.

Структурная схема приведена на рисунок 6.



Рисунок 6. Структурная схема проектируемой системы индикации.

2.2 Схема электрическая функциональная

Функциональная схема проектируемой микропроцессорной системы состоит из функциональных схем его основных устройств:

- центрального процессора К1810ВМ86А (рисунок 7);

- запоминающего устройства (рисунок 8);

- модуля управления табло (рисунок 9).



Рисунок 7. Функциональная схема центрального процессора.

Любые микропроцессоры обработки информации должны быть тактируемы во времени и синхронизируемы импульсами тактового генератора. Для нормальной работы МП К1810ВМ86 создана специальная БИС генератора - К1810ГФ84, которая генерирует все необходимые частоты в соответствии с требованиями, необходимыми для работы МП. Прочие узлы МПС не требуют временной синхронизации импульсами тактового генератора, поскольку их работа синхронизируется с помощью управляющих сигналов ЦП.

Для нормального функционирования МПС требуется начальная установка узлов, приведения их в начальное, исходное состояние. Это состояние достигается подачей импульса СБРОС на соответствующий вход ИС тактового генератора системы.

Тактовый генератор задает все необходимые временные интервалы для обмена информацией с другими узлами МПС. Обмен осуществляется с использованием шин адреса (ША), данных (ШД) и управления (ШУ).

Протоколом обмена информацией между ЦП и модулем управления табло является синхронный (тактируемый) обмен, при котором передача информации по шинам осуществляется за один строго заданный промежуток времени, называемый тактом.

Функциональная схема запоминающего устройства приведена на рисунке 8.

Рисунок 8. Функциональная схема ЗУ.

Основными операциями в процессе выполнения заданной программы являются чтение/запись данных в памяти, а также выполнение арифметических и логических операций над числами в регистрах микропроцессора.

Выполнение программы осуществляется путем последовательного считывания команд из адресного пространства ПЗУ, начиная с адреса 0100h. Получив из очередной адресной ячейки команду и выполнив ее, программа переходит к следующему адресу, содержащего следующую команду, при этом адреса, в которых находятся данные, относящиеся к предыдущей команде, пропускаются.

Система команд микропроцессора предусматривает возможность прерывания последовательного цикла выполнения команд путем принудительного передачи управления по адресу, указанного в команде условного или безусловного перехода. Более сложные команды в рассматриваемой в данной курсовой работе программе не задействованы.

Модуль ПЗУ состоит из БИС ПЗУ и шинного формирователя. Количество задействованных адресных линий ПЗУ - 9, количество разрядов - 8 бит, таким образом ПЗУ имеет емкость 29•8=512 байт. Шинный формирователь предназначен для сопряжения ПЗУ с основной шиной данных МПС, т.е. для увеличения нагрузочной способности микросхемы ПЗУ.

Выдача на шину данных содержимого ячейки памяти с адресом, выставленным на шине адреса, осуществляется подачей управляющего сигнала "Чтение" на шине управления МПС.

Функциональная схема модуля управления табло приведена на рисунке 9.

Рисунок 9. Модуль управления табло.

Модуль управления табло состоит из четырехразрядного дешифратора и шестнадцати буферных регистров. Адресные входы дешифратора подключены к четырем младшим разрядам шины адреса МПС. В зависимости от двоичного кода на этих линиях при наличии сигнала "Запись" на шине управления МПС, осуществляется запись 8-битного слова данных, находящегося в этот момент на шине данных, в соответствующий регистр.

Буферные регистры одновременно выполняют две функции: формирование управляющих сигналов на светодиодной матрице и хранение информации о текущей комбинации зажженных светодиодах в ней. При наличии на управляющем входе регистра сигнала "Запись" происходит запись информации в регистр, а при отсутствии этого сигнала - ее хранение.

Рассмотрим основные операции чтения и записи данных в память, при работе МПС.

При подаче напряжения питания микропроцессор устанавливается в исходное состояние, все его регистры обнуляются, счетчик команд устанавливается в значение 0116h. Сразу же после окончания действия сигнала "Сброс" происходит обращение к ячейке памяти по адресу 0116h (адрес системного контроллера). При этом на шину адреса выставляется код ячейки памяти, а на шине данных формируется слово состояния процессора. Оно записывается в системный контроллер по управляющему выходу синхронизации микропроцессора. В соответствии с полученным словом состояния на шине управления формируется соответствующий сигнал, в данном случае - "Чтение памяти". В результате происходит обращение к ячейке памяти в адресном пространстве ПЗУ. В следующем машинном такте анализируется состояние выходных управляющих сигналов, поэтому при проектировании принципиальной электрической схемы МПС необходимо уделить внимание правильности подключения управляющих входов МП. В третьем машинном такте в момент отрицательного фронта Х1 производится запись данных во внутренний регистр кода команды. На этом взаимодействие МП с памятью в данном машинном цикле заканчивается.

При записи данных в память действия процессора в первом машинном цикле аналогичны вышеописанным, однако сигнал "Запись" на шине управления формируется в начале третьего машинного такта. При этом дешифратор модуля управления табло воспринимает кодовую комбинацию на информационных выходах и производит выбор буферных регистров в момент, когда на шине уже имеются выходные данные, которые требуется записать.

2.3 Схема электрическая принципиальная

Принципиальная электрическая схема микропроцессорной системы составляется исходя из назначения выводов применяемых в МПС БИС и их электрического сопряжения.

В состав модуля центрального процессора входят собственно ЦП и микросхемы буферов шин адреса и данных. К выводам 19, 21, 22 К1810ВМ86А подсоединена микросхема тактового генератора К1810ГФ84. Тактовая частота микропроцессора (4,77 МГц) образуется путем деления на 3 частоты импульсов, вырабатываемых этим генератором.

Цепь R1R2C1VD1 осуществляет сброс МП системы в начальное состояние при включении напряжения питания.

Младшие (А0-А7) разряды шины адреса фиксируются регистром D3 соответственно по стробирующему сигналу ALE. Буфер шины данных выполнен на микросхеме DD4 КР580ВА86, направление передачи данных в которой изменяется в зависимости от значения сигнала на выходе DT/R микропроцессора.

Управление устройствами памяти и ввода/вывода в МПС производится с помощью трех сигналов: M/IO (память/ввод-вывод), WR - запись, RD - чтение.

Система прерываний МП в описанной в данной работе микропроцессорной системе не используется, поэтому на входы INTR, HOLD, NMI, подан сигнал логического «0».

В зависимости от сочетания управляющих сигналов и слова состояния в конкретном цикле для проектируемой МПС можно выделить три основных типа циклов:

прием первого байта команды в регистр команд;

чтение памяти по адресу, содержащемуся в одном из сдвоенных регистров;

запись в память по адресу, содержащемуся в одном из сдвоенных регистров.

Шина управление системы состоит из трех линий: MRDC (чтение из памяти), MWTC (запись в память), INIT (сброс). Линия INIT образована путем подключения сигнала RESET процессора D2 к элементам DD11-DD26, обеспечивающему инверсию и устойчивость сигнала. Сигнальные линии D0-D7, MRDC и MWTC подключаются к источнику питающего напряжения +5В через резисторы для обеспечения уровней лог. 1 при переходе выходов всех подключенных к этим линиям микросхем в третье состояние.

Принципиальная электрическая схема модуля управления табло включает в себя ПЗУ и выходные регистры.

В качестве микросхемы ПЗУ в проектируемой МПС использована КР556РТ5 емкостью 256 байт. ИС этой серии выполнены по ТТЛШ технологии, время выборки данных по адресу для них не превышает 70 нс, время выборки ИС по сигналу лог. 1 - 40 нс. На входы CS1, CS2 постоянно подан сигнал выборки, а собственно выборка ИС происходит в момент подачи на объединенные входы CS3, CS4 сигнала лог. 0, который формируется сигналом MRDC (чтение из памяти) шины управления.

Шинный формирователь КР580ВА86 имеет управляющий вход T, определяющий направление передачи информации. При Т=1 направление передачи данных АВ. Сигнал выборки (разрешения) ОЕ поступает с линии MRDC (чтение из памяти). При подаче логической «1» на вход ОЕ шинный формирователь находится в режиме, при котором все входы/выходы переходят в высокоуровневое состояние.

В качестве дешифратора на 4 разряда в модуле управления табло используется микросхема К155ИД3. Дешифратор управляется сигналом на входах E0 и E1. При наличии логической «1» на одном из этих входов на всех выходах дешифратора устанавливается уровень логической «1» независимо от состояния информационных входов A0-A3. Если выполняется условие выборки дешифратора Е0+Е1=0, то, в зависимости от двоичного кода на входах А0-А3 сигнал логический «0» появится на одном из выходов Q0-Q15 в соответствии с таблицей истинности ИС К155ИД3.

Микросхемы КР580ИР82 - восьмиразрядные адресные регистры, предназначенные для связи МП с системной шиной. В зависимости от стробирующего сигнала STB они могут работать в двух режимах: в режиме шинного формирования и в режиме хранения. При высоком уровне сигнала STB и низком уровне сигнала ОE (режим шинного формирователя), информация на выходах Q0 - Q7 повторяет - инвертируется по отношению к входной информации D0 - D7. При переходе сигнала STB в состоянии низкого уровня происходит «защелкивание» информации во внутреннем триггере, и она сохраняется до тех пор, пока на входе STB присутствует сигнал низкого уровня. В течении этого времени информация на входах D не влияет на состояние выходов Q. При переходе STB вновь в состояние высокого уровня выходов приводится в соответствии с информационными входами D. Таким образом, микросхема содержит D триггер «защелку» и выходной вентиль с инверсией или без неё.

Блок индикатора организуется из 16 регистров «защелок» КР580ИР82 которые входами подключены к шине данных блока процессора
DAT0- DAT7. На выходе ИС к каждому разряду подключены светодиодные индикаторы, осуществляющие индикацию текущего состояния регистра. Путем включения 16 ИС создается блок индикации размерами 8х16. Выбор интегральной схемы для передачи данных с шины данных блока процессора осуществляется с помощью дешифратора ТТЛ К155ИД3 который своими

выходами соединен с управляющими входами ИС КР580ИР82 по входу ОЕ (управление производится по низкому уровню - логический «0»).

Перечень элементов принципиальной электрической схемы спроектированной МПС приведен в таблице 5.

Таблица 5.

Позиционное обозначение	Наименование	Количество
Микросхемы
D1	Микросхема КР1810ГФ84	1
D2	Микросхема КР1810ВМ86А	1
D3, D11-D26	Микросхема КР580ИР82	17
D4, D7	Микросхема КР580ВА86	2
D5	Микросхема КР556РТ5	1
D6	Микросхема К155ИД3	1
D8-D10	Микросхема К155ЛН5	3
Диоды
VD1	Диод КД522	1
VD2-VD129	Диод АЛ307А	128
Конденсаторы
C1	К73-15 15пФ+20% 25В	1
С2	К50-37 1мкф +20%, 25В	1
Резисторы
R1	МЛТ-0,125 220 кОм +10%	1
R2	МЛТ-0,125 10 кОм +10%	1
R3-R10	МЛТ-0,125 1 кОм +10%	8
R12-R13	МЛТ-0,125 15 кОм +10%	2
R14- R142	МЛТ-0,125 470Ом +10%	128
Кварцевые резонаторы
Z1	4МГц	1

Принципиальная электрическая схема проектируемой МПС представлена на рисунке 10.



Рисунок 10а. Принципиальная схема МПС индикации.



Рисунок 10б. Принципиальная схема МПС индикации.

3. Разработка алгоритма работы программы

Программа работы МПС реализует функции управления системой. Процесс разработки программы решается с учетом рационального использования имеющихся ресурсов МПС.

В соответствии с программой работы МП осуществляет вывод данных в устройство управления матричным цифровым табло. Между двумя выведенными строками программно обеспечивается пауза длительностью в 2с., а после вывода всех 16 строк - пауза длительностью в 46с. Программа работы содержится в ПЗУ, начиная с адреса 0100.

Алгоритм программы состоит из трех основных блоков:

- циклическое обнуление выходных регистров;

- циклического вывода информационных строк с паузой 2 с.;

- подпрограммы временной задержки на 10 с.;

Первый этап программы заключается в записи во все выходные регистры кода для гашения всех светодиодов матричного табло. Процесс обнуления выполняется циклом.

Следующим этапом работы программы является вывод информационных строк последовательно во все выходные регистры.

После вывода каждого информационного слова (в соответствии с условием поставленной задачи) для очередной строки, организуется вызов подпрограммы временной задержки длительностью в 2 сек.

Подпрограмма временной задержки используется в двух случаях:

1) для организации временной задержки после вывода каждой информационной строки длительностью в 2 с. для чего вводим переменную j;

2) для временной задержки длительностью в 10 с. после вывода всех 16 строк. В этом случае подпрограмма задержки вызывается 5 раз, по 2 с. каждый. Длительность подпрограммы после вывода управляющего слова определяется значением величины k (в данном случае k = 5).

По завершении цикла задержки в 10 с. программа снова переходит к циклическому обнулению, т.е. начинает свою работу сначала. Таким образом, программа не имеет точки выхода и окончания работы, т.е. она будет работать до принудительного останова МПС, или сброса, или прекращения подачи напряжения питания.

Микропроцессор К1810ВМ86А имеет восемь 16-разрядных регистров общего назначения. При работе программы РОН распределены следующим образом.

Сдвоенный регистр DE хранит адрес ПЗУ, в котором расположено информационное слово для вывода в текущую строку. В сдвоенный регистр HL заносится собственно адрес текущей строки. Регистр BC используется для хранения числа, определяющего длительность работы подпрограммы временной задержки.

Структура использования адресного пространства микропроцессора показана в таблице 6.

Таблица 6.

Адрес	Комментарий
0010h 0147h	Программа работы МПС
0148h 0157h	Управляющее слово
0157h 0200h	Не используется
0100h 010Fh	Адресное пространство устройства управления табло

Учитывая, что адресное пространство устройства управления табло лежит в области 0100 - 010F, регистр H используется как временная переменная. В цикле вывода информации на табло в H содержится 0100, а в цикле временной задержки длительностью 10 с. содержимое H используется для организации цикла 5-кратного вызова подпрограммы.

Число, определяющее длительность работы циклов временной задержки, рассчитывается, исходя из времени выполнения последовательности команд, содержащихся внутри циклов. Так как быстродействие микропроцессора определяется его тактовой частотой, а она равна 4.77 мГц, то длительность одного такта равна 0.21 мкс. Для обеспечения задержки в 2 сек надо осуществить 9 523 810 тактов.

Цикл включает в себя команды из 18 тактов, т.е. счётчик цикла будет равен 9523810/18 = 529100 (0x812CC). Это слишком большое число (больше 16 бит), поэтому вводим внутренний цикл длительностью 12 тактов. Счётчик внутреннего цикла будет 1024 (0x400), тогда его длительность составит 2580.48 мкс. Команды внешнего цикла выполняются за 18 тактов, т.е. за 3.78 мкс. Следовательно, счётчик внешнего цикла будет равен 774 (2 000 000 мкс/ (2 580.48 + 3.78) мкс = 774 (0x306)).

Размещено на http://www.allbest.ru/

Рисунок 11. Алгоритм работы программы.

4. Написание и отладка текста программы

4.1 Средства используемые для отладки программы

микропроцессорный программный отладка команда

Проблема эффективной отладки программ является одной из важнейших в современном программировании. Именно этим можно объяснить тот факт, что практически все известные типы микропроцессоров поддерживают аппаратные средства отладки программ. Процессор Intel 8086 предоставляет программным отладчикам средства для реализации пошагового выполнения и механизма точек останова.

При разработке программ для микро-ЭВМ часто используются кросс-ассемблеры - ассемблеры, работающие не на тех микро-ЭВМ, для которых предназначены получаемые на их выходе объектные программы, а на некоторых других ЭВМ, называемых в этом случае кросс-ЭВМ. МП или микро-ЭВМ, для которых кросс-ассемблер создает объектные программы, называются целевыми. Объектная программа, полученная в результате работы кросс-ассемблера, может быть непосредственно введена в память целевой микро-ЭВМ или записана в ПЗУ МПС. Объектная программа может быть выполнена и на кросс-ЭВМ, если существует программный интерпретатор, имитирующий необходимые элементы архитектуры и функционирование целевой микро-ЭВМ на кросс-ЭВМ. Такой имитатор получил название программный эмулятор.

Использование кросс-ассемблера и программного эмулятора дает возможность приступить к разработке и отладке программного обеспечения для МП и МПС, как только определилась система команд этого МП, то есть задолго до появления самой МПС. Так же достоинством такого подхода является то, что кросс-ассемблеры и эмуляторы функционируют, на такой ЭВМ, которая обладает развитой операционной системой, позволяющей в сжатые сроки разработать программное обеспечение МП.

Программное обеспечение эмуляторов состоит из дисковой операционной системы, ассемблеров, компиляторов языков высокого уровня. Отладка программ может производиться в пошаговом режиме, то есть команда выполняется после нажатия оператором управляющей клавиши; с использованием точек останова, программа выполняется до той точкам, где заранее задан останов; в режиме трассировки - в котором на экран постоянно выводится на терминал результат выполнения каждой команды программы. Последний ражим применяется для отладки медленных устройств. Символьная отладка позволяет корректировать программу не только машинными кодами, но и символьными операторами языка высокого уровня.

Одним из таких программных эмуляторов для МП ВМ86 является программа "Emu8086". Эмуляция - это моделирование функционирования одной системы средствами другой, в данном случае, средствами персональной ЭВМ типа IBM PC.

Эмулятор Emu8086 имеет встроенный ассемблер МП ВМ86 и обучающую систему. Он позволяет эмулировать реальные аппаратные средства, такие как экран, память, устройства ввода вывода. Эмулятор Emu8086 работает под управлением многих операционных систем, включая Windows XP. Исходный текст программы компилируется ассемблером и затем исполняется в пошаговом режиме, который позволяет отслеживать изменения регистров, флагов и ячеек памяти в процессе работы программы. Арифметико-логическое устройство демонстрирует внутреннюю работу центрального процессора.

4.2 Описание команд используемых в программе

Используемые команды ВМ86А приведены в таблице 7.

Таблица 7.

MOV	Перемещение	CMP	Сравнение
LEA	Загрузка исполнительного адреса	DEC	Уменьшение на 1
INC	Увеличение на 1	NOP	Нет операции
LOOP	Переход	JNZ	Короткий переход если J=0

Блок данных, соответствующий информации для записи в регистры модуля управления табло, приведен в таблице 8.

Таблица 8.

Адрес (HEX)	Информационное слово (BIN)	Код (HEX)
0148	00000000	00
0149	00000000	00
014A	00111111	3F
014B	00111111	3F
014C	00111111	3F
014D	00111111	3F
014E	00111111	3F
014F	00000000	00
0150	00000000	00
0151	11111100	FC
0152	11111100	FC
0153	11111100	FC
0154	11111100	FC
0155	11111100	FC
0156	00000000	00
0157	00000000	00

Двоичные управляющие слова составляются на основании приведенного светодиодного табло с полностью выведенным на него изображением стилизованной цифры «5» (в соответствии с начальным условием задачи).

4.3 Текст программы

Текст программы приведен в таблице 9, каждая строка которой содержит: номер строки, соответствующий этапу выполнения программы, мнемокод команды на языке ассемблер и комментарий к команде и указанный на блок-схеме алгоритма программы.

Строка Мнемокод Комментарий

01 ;программа "BM86"

02 name "BM86"

03

04 ;эмуляция в ПЗУ цифры «5»

05 cifra db 0x00, 0x00, 0x3F, 0x3F, 0x3F, 0x3F, 0x3F, 0x00, 0x00, 0xFC, 0xFC, 0xFC, 0xFC, 0xFC, 0x00, 0x00

06 ; эмуляция светового табло

07 tablo db ?, ?, ?, ?, ?, ?, ?, ?, ?, ?, ?, ?, ?, ?, ?, ?

08 m00: ;метка

09 ;гашение табло

10 mov cx, 0x10 ;загрузка в регистр cx количество строк табло (16 строк в шестнадцатеричном счислении)

11 ea di, tablo ;загрузка адреса табло в регистр di

12 ;гашение табло

13 m10: ;метка

14 mov [di], 0xFF ;гашение текущей строки (0xFF = 11111111)

15 inc di ;увеличение на 1 значения в регистре di

16 loop m10 ;переход на метку m10, если cx не равно нулю

17

18 mov cl, 0x10 ;установка счётчика в регистре cl

19 lea si, cifra ;загрузка адреса цифры «5» в регистр si

20 lea di, tablo ;загрузка адреса табло в регистр di

21

22 ;вывод цифры «5»

23 m20: ;метка

24 mov al, [si] ;считывание текущей строки из цифры «5»

25 inc si ;следующая строка цифры «5»

26 mov [di], al ;индикация текущей строки в табло

27 inc di ;следующая строка табло

28 dec cl ;уменьшение значения счётчика в регистре cl

29

30 ;задержка на 2 секунды после индикации каждой строки

31 ;(при 4.77 мГц и 1 такте = 0.21 мкс, т.е.

32 ; всего приблизительно 9 523 810 тактов)

33 mov dx, cx ;запоминание в регистре dx содержимого регистра cx

34 mov cx, 0x306 ;внешний цикл 774 повтора в регистре cx

35 m30: ;метка

36 dec cx ;уменьшение в регистре cx

37

38 mov bx, 0x400 ;внутренний цикл 1024 повтора в регистре bx

39 m35: ;метка

40 dec bx ;уменьшение в регистре bx

41 nop ;пустая операция 2 такта

42 jnz m35 ;переход на метку m35, если bx не равно нулю

43

44 cmp cx, 0x0 ;сброс нуль-флага (восстановление цикла)

45 jnz m30 ;переход на метку m30, если cx не равно нулю

46 mov cx, dx ;восстановление в регистре cx содержимого регистра dx

47 cmp cx, 0x0 ; сброс нуль-флага (восстановление цикла)

48 jnz m20 ; переход на метку m20, если cx не равно нулю

49 ; задержка на 10 секунд после индикация всей цифры «5»

50 ;((при 4.77 Мгц и 1 такте = 0.21 мкс, т.е.

51 ; всего приблизительно 9 523 810 тактов)

52 mov dx, cx ;запоминание в регистре dx содержимого регистра cx

53 mov cx, 0x306 ; внешний цикл 774 повтора в регистре cx

54 m40: ;метка

55 dec cx ;уменьшение в регистре cx

56

57 mov bx, 0x400 ; внутренний цикл 1024 повтора в регистре bx

58 m45: ;метка

59 dec bx ;уменьшение в регистре bx

60 nop ; пустая операция 2 такта

61 jnz m45 ; переход на метку m45, если bx не равно нулю

62

63 cmp cx, 0x0 ;сброс нуль-флага (восстановление цикла)

64 jnz m40 ;переход на метку m40, если cx не равно нулю

65 mov cx, dx ;восстановле...