Главная Коллекция "Revolution" Программирование, компьютеры и кибернетика Разработка микропроцессорной системы счета осей

Разработка микропроцессорной системы счета осей

Рассмотрение функционирования микропроцессорной системы автоматической переездной сигнализации. Разработка принципиальных схем вычислительных каналов, устройств сравнения и контроля. Описание алгоритмов и программного обеспечения, расчет показателей.

Рубрика Программирование, компьютеры и кибернетика
Вид курсовая работа
Язык русский
Дата добавления 16.12.2013
Размер файла 479,2 K
рефераты на заказ со скидкой

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Страница:

signal NET102 : STD_LOGIC;

signal NET204 : STD_LOGIC;

signal NET230 : STD_LOGIC;

signal NET232 : STD_LOGIC;

signal NET236 : STD_LOGIC;

signal NET239 : STD_LOGIC;

signal NET240 : STD_LOGIC;

signal NET340 : STD_LOGIC;

signal NET343 : STD_LOGIC;

signal NET344 : STD_LOGIC;

signal NET444 : STD_LOGIC;

signal NET447 : STD_LOGIC;

signal NET448 : STD_LOGIC;

signal NET556 : STD_LOGIC;

signal NET568 : STD_LOGIC;

signal NET580 : STD_LOGIC;

signal NET592 : STD_LOGIC;

signal NET67 : STD_LOGIC;

signal NET71 : STD_LOGIC;

signal NET88 : STD_LOGIC;

begin

---- Component instantiations ----

NET204 <= not(NET102 and Reset and T0);

NET239 <= not(NET236);

NET230 <= not(NET240);

NET568 <= not(NET239);

NET232 <= not(NET230);

nQ0 <= NET232 or NET240;

NET340 <= not(NET344 and Set and T1);

NET344 <= not(NET568 and Reset and NET340);

NET343 <= not(NET340);

NET556 <= not(NET343);

NET102 <= not(NET556 and Set and NET204);

NET444 <= not(NET448 and Reset and T1);

NET448 <= not(NET592 and Set and NET444);

NET447 <= not(NET444);

NET580 <= not(NET447);

NET88 <= not(NET204);

NET67 <= not(NET102);

NET592 <= not(NET88);

NET71 <= not(NET67);

Q0 <= NET71 or NET102;

NET236 <= not(NET240 and Set and T0);

NET240 <= not(NET580 and Reset and NET236);

end pt;

---------------------------------------------------------------------------------------------------

--

-- Title : Парафазный генератор

-- Design : First

-- Author : 123

-- Company : 456

--

---------------------------------------------------------------------------------------------------

--

-- Description :

--

---------------------------------------------------------------------------------------------------

-- Design unit header --

library IEEE;

use IEEE.std_logic_1164.all;

Entity PTGen is

Port (

Y : out STD_LOGIC;

nY : out STD_LOGIC);

End PTGen;

Architecture STRUCTURA of PTGen is

constant CLK_PERIOD: TIME := 10 us;

begin

CLK_GEN: process

begin

Y <= '0';

nY <= '1';

wait for CLK_PERIOD/2;

Y <= '1';

nY <= '0';

wait for CLK_PERIOD/2;

end process;

end STRUCTURA;

---------------------------------------------------------------------------------------------------

--

-- Title : Формирователь сигнала восстановления ПТ2

-- Design : First

-- Author : 123

-- Company : 456

--

---------------------------------------------------------------------------------------------------

--

-- Description :

--

---------------------------------------------------------------------------------------------------

-- Design unit header --

library IEEE;

use IEEE.std_logic_1164.all;

Entity Vosstan is

Port (

Y : out STD_LOGIC);

End Vosstan;

Architecture STRUCTURA of PTGen is

begin

CLK_GEN: process

variable i:bit:='0';

begin

if i='0' then

wait for 7us;

i:='1';

end if;

Y <= '1';

wait for 0.3us;

Y <= '0';

wait for 82us;

end process;

end STRUCTURA;

---------------------------------------------------------------------------------------------------

--

-- Title : Формирователь сигнала начального сброса ПТ1

-- Design : First

-- Author : 123

-- Company : 456

--

---------------------------------------------------------------------------------------------------

--

-- Description :

--

---------------------------------------------------------------------------------------------------

-- Design unit header --

library IEEE;

use IEEE.std_logic_1164.all;

Entity sbros is

Port (

Y : out STD_LOGIC );

End sbros;

Architecture STRUCTURA of sbros is

begin

process

begin

Y <= '1';

wait for 6 us;

Y <= '0';

end process;

end STRUCTURA;

Размещено на Allbest.ru

...

Страница:


Подобные документы

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.

© 2000 — 2023, ООО «Олбест» Все права защищены