Автоматизация технологических процессов

В момент компенсации вибрационный гальванометр, включенный последовательно в цепь напряжений L\ и и_ы, покажет отсутствие тока. Величины U_ка и U_hp, имеющие место в момент компенсации схемы, отсчитываются непосредственно по шкалам реохордов А-В и А'-В'.

Модуль измеряемого напряжения будет равен

3. Синтез систем дискретной автоматики

Генератор прямоугольных импульсов

Генератор прямоугольных импульсов (рисунок 1) собран на логических элементах ИЛИ-НЕ.

В данной схеме резистор R1 используется для начального запуска генератора. Напряжение на выходе генератора имеет вид последовательности прямоугольных импульсов, которые в свою очередь воздействуют на другие составляющие части дискретного устройства.

Частота генерации задается с высокой точностью с помощью кварцевого резонатора ZQ.

Для стабилизации взят кварцевый резонатор на 1000 кГц РГ06.

В соответствии с выходной частотой возьмём R1 = 1 кОм.

Т=1/f=1/1000000=1 мкс

Синтез параллельно-последовательного счетчика

Счётчики импульсов - это дискретные устройства с памятью, осуществляющие подсчёт числа поступающих входных импульсов и хранящих подсчитанное число в виде двоичного кода.

По заданию необходимо разработать суммирующий двоично-десятичный счетчик импульсов с коэффициентом счета К=21 и параллельно-последовательный переносом.Внутри каждой декады будет производиться параллельный, а между декадами - последовательный перенос. Информация на выходе счетчика представляется в коде 8421. Для синтеза схемы применяются D-триггеры[стр] и логические элементы базиса «ИЛИ-НЕ». Минимизация функций алгебры логики производится с помощью карт Карнои Квайна-Мак-Класки.

Для данного счетчика используется m = 4триггера для счета от 0 до 9 и n = 2 триггер для второго разряда десятичного числа:

2^m-1102^m, откуда m = 4;

2^n-132ⁿ, откуда n = 2.

Составим отдельно таблицы истинности для младшего и старшего разрядов.

Таблица 1. Таблица истинности младших разрядов счетчика на D-триггерах

Таблица 2. Таблица истинности старших разрядов счетчика

Минимизируем функции воздействий младших разрядов на D-входы триггеров с помощью карт Карно.

Упростим функцию D4 методом Квайна-Мак-Класки.

Суть метода в следующем. Члены СДНФ записываются в виде их двоичных номеров. Все номера разбиваются на группы по числу единиц в них. При этом в i-ю группу входят все номера, которые имеют в своем двоичном коде количество единиц равное i. Затем выполняется попарное сравнение членов соседних по номеру групп (т.е. реализуется закон склеивания по отношению к кодовым комбинациям), так как только члены этих групп отличаются лишь в одном разряде. При образовании членов с рангом (числом единиц) выше нулевого в разряды, соответствующие исключенным переменным, пишется знак тире (прочерк).

1-й этап.Составим таблицу не полностью заданной функции.

Таблица 3. Не полностью заданная ФАЛ четырех переменных

Анализируя данные таблицы, определяем, что в ней имеется 2 разрешенных (9,0) наборов и 8 запрещенных (1,2,3,4,5,6,7,8). Остальные наборы являются неиспользуемыми.

2-й этап. Перепишем данную функцию, дополним её неиспользуемыми состояниями заменив их на разрешённые, подставив вместо ее инверсных аргументов «0», а вместо не инверсных - «1» и получим

D4=Q1Q4Q2Q4Q2Q1Q4Q3Q1Q4Q3Q2Q4Q3Q2Q1Q4Q3

D4=00001001101010111100110111101111

3-й этап.Разобьем номера функции на группы по числу единиц.

После разбиения на группы выполняется сравнение соседних групп. При сравнении отыскиваются те пары кодов, которые отличаются одним разря-дом на соответствующих позициях. Тот разряд, которым кодовые комбинации различаются, заменяется прочерком, а полученная комбинация записывается в ту из сравниваемых групп, которая имела меньший номер (таблица 4.). После первого сравнения полученные члены разложения первого ранга также сравниваются между собой

Таблица 4. Таблица склеивания соседних групп

Далее, строится таблица поглощений в которую входят все исходные и неиспользуемые коды(в столбцах) и все коды после последнего склеивания (в строках).

Таким образом, запишем результат минимизацииD4=Q4Q1.

Запишем функции воздействий старших разрядов на D-входы триггеров, из таблицы видно, что каждому D-входу соответствует тока 1 состояние.

D1=Q2,D2=.

Приведем все состояние D-входов к базису “или-не”:

Младшие разряды

D4=Q4Q3Q2Q1=;

D3=Q3Q3Q2 Q1=;

D2=Q2Q1=;

D1=;

Старшие разряды

D1=Q2=;

D2==;

Синтез преобразователя кодов

Преобразователь кодов комбинационное дискретное устройство, предназначенное для перевода одного двоичного кода в другой двоичный код.Эти дискретные устройства часто применяются в системах автоматики с целью получения из обычных без избыточных кодов более сложных избыточных кодов. Избыточные коды позволяют только обнаруживать или обнаруживать и исправлять ошибки в кодовых словах при передаче сигналов по линиям связи на большие расстояния.

По заданию необходимо построить преобразователь кодов дляперевода чисел типового кода «3а+2» в код «8421» в базисе «ИЛИ-НЕ» для чисел от 13 до 17. Составим таблицу истинности преобразователя кодов:

Таблица 5. Таблица истинности преобразователя из кода «8421» в код «3a+1»

Для каждой выходной функции составляем совершенную дизъюнктивную нормальную форму от одних и тех же входных переменных на основе свойства независимости выходов:

Приведём к базису:

Синтез делителя частоты

Основное назначение делителя частоты - уменьшение частоты следования входных импульсов.

Как следует из предыдущего пункта, счетчики также могут быть использованы для деления частоты. Важное отличие делителя частоты от счетчика заключается в том, что счетчик выдает код числа на своих выходах, которых может быть много и состояния всех триггеров существенны, а делитель частоты имеет в общем случае всего один выход. При этом нас абсолютно не интересует, как изменяют свое состояние все триггеры, за исключением того триггера, на выходе которого появляется поделенная в заданное число раз частота. Это привносит свою специфику в методику синтеза делителей частоты.

Делители с коэффициентом деления кратным 2ⁿ строятся на счетчиках с последовательным переносом (как суммирующих, так и вычитающих, что не имеет значения в данном случае). Наиболее простой делитель с коэффициентом деления равным 2 - это счетный триггер.

При построении делителей частоты с коэффициентом деления не кратным 2ⁿ следует пройти следующие этапы:

1) определить потребное число триггеров делителя по той же формуле, что и для счетчиков;

2) построить временную диаграмму работы делителя частоты (для коррекции скважности выходных импульсов);

3) по временной диаграмме построить таблицу истинности делителя, по которой определить функции возбуждения триггеров делителя и построить его схему.

Пусть требуется построить делитель частоты с коэффициентом деления равным 11 на D-триггерах, управляемых по фронту входного импульса.

Последовательно-параллельный регистр

Последовательно-параллельные регистры используют для преобразования двоичных чисел из последовательной формы представления в параллельную. Вход С1 регистра служит для управления занесения информации в регистр, а вход С2 - для управления считыванием преобразованной информации.

Построим временную диаграмму данного регистра на JK-триггерах, где частота импульсов записи С1 последовательных данных должна быть как минимум в m раз выше, чем частота импульсов считывания С2 параллельных данных. При записи данных При считывании. Также легко заметить, что длительности параллельных импульсов меньше, чем последовательных. Это свойство связано с длительностью импульса считывания. Поскольку выходные сигналы формируются на элементах совпадения, у которых выходной сигнал будет равен единице, если оба входных равны единице, то длительности импульса С2 и определит длительность сигналов

Синтез сумматора

Двоичными сумматорами называют дискретные устройства, выполняющие операцию сложения двух двоичных чисел.

Сложение двух двоичных чисел производится по следующим правилам:

1 слагаемое 0 0 1 1

+ + + +

2 слагаемое 0 1 0 1

______________

сумма 1 0 0 0

В крайнем правом разряде суммы есть переполнение разряда и перенос единицы в следующий разряд и т.д. Результат суммирования двух единиц равен двум, что вдвое превышает вес единицы в данном разряде. Этот вес равен весу единицы в старшем разряде. Поэтому в данном разряде записывается 0, а результат в виде 1 переносится в следующий разряд[1,c.58].

По заданию, требуется построить пятиразрядный сумматор. Синтезируем параллельный пятиразрядный сумматор с последовательным межразрядным переносом.

Параллельные многоразрядные сумматоры предназначены для одновременного суммирования многоразрядных чисел. На входы каждого одноразрядного сумматора поступают два слагаемых и перенос из предыдущего разряда. Сигнал переноса, получившийся в младшем разряде, последовательно распространяется по цепи переноса к старшим разрядам[1,c.58].

Запишем в виде совершенной дизъюнктивной нормальной формы функции суммы и переноса полного одноразрядного сумматора на основе его таблицы истинности.

Таблица 6. Таблица истинности полного одноразрядного сумматора

Упростим функциюс помощью карты Карно:

Преобразуем данныевыражения к базису «ИЛИ-НЕ»

На основании полученных выражений построим одноразрядный полный сумматор

Для построения пятиразрядного сумматора воспользуемся схемой содержащей 2 полных независимых одноразрядных сумматора ИМСК555ИМ5

Синтез регистра

Конструктивно регистры представляют собой наборы триггеров со схемами управления.Используются параллельно-последовательные регистры для хранения данных и преобразования двоичной информации из параллельной формы в последовательную. Ввод и вывод информации для таких регистров осуществляется в параллельной и последовательной форме.

Все разряды двоичного числа подаются одновременно на входы регистра. На вход С1 подается сигнал управления записью информации, а на вход C2 - сигнал управления считыванием информации.

Правила работы регистра для n-го такта работы представлены в таблице 8.

Таблица 7. Таблица истинности параллельного регистра на D-триггерах

Комбинация C1ⁿ = C2ⁿ = 1 является запрещенной, т. е. нельзя одновременно записывать и считывать информацию[1,c.66-67].

Необходимо построить параллельно-последовательный регистр на 6 разрядов.

Синтез ПЛМ

На основе таблицы 9 и с учетом свойства независимости входов и выходов можно найти функции алгебры логики выходов матриц М1 и М2.

Таблица 8. ТИ преобразователя кодов на ПЛМ

Список литературы

1. Автоматика: учебное пособие / В.В.Багнюк, А.Р.Ротт. - Йошкар-Ола: марийский государственный технический университет, 2011. - 108 с.

2. Бородин И.Ф., Судник Ю.А. Автоматизация технологических процессов. - М.: Колос, 2004. - 344 с.

3. Основы автоматики: Учебное пособие для вузов / А.С.Гордеев. - Мичуринск.: МичГАУ, 2006. - 220 с.

4. Спецглавы по автоматике: учкбное пособие / Б.Ф.Лелюх; Юргинский технологический институт. - Томск: Издательство Томского политехнического университета, 2011. - 179 с.

5. Элементы автоматики: учебное пособие РАТК.ГА. / Мищенко В.А. Рыльск 2003 г.

6. Бородин И.Ф. Технические средства автоматики. - М.: Колос, 1982. - 303 с.

7. Бородин И.Ф., Кирилин Н.И. Основы автоматики и автоматизации производственных процессов. - М.: Колос, 1977. - 328 с.

8. Головинский Б.Л., Мартыненко И.И. Автоматика и автоматизация производственных процессов. - М.: Агропромиздат, 1985. - 335 с.

9. Колесов Л.В. Основы автоматики. - М.: Колос, 1978. - 255 с.

10. Колосов С.П., Калмыков И.В. и Нефедова В.И. Элементы автомавтики. - М.: Машиностроение, 1970. - 632 с.

11. Стрыгин В.В. Автоматика и вычислительная техника. М.: Высш. Школа, 1977. - 295 с.

Размещено на Allbest.ru