Разработка системы отображения информации

Размещено на http://www.allbest.ru/

Задание на курсовой проект

Разработка системы отображения информации.

Число входных сигналов: аналоговых 16

Число входных сигналов: релейных

Величина входного аналогового напряжения, Uвх ±0,2 В

Максимальная основная частота входного сигнала 5000 Гц

Уровни релейных сигналов совместимы с ТТЛ уровнями +

Ввод релейных сигналов реализовать через прерывания асинхронно +

Максимальная длина проводников до источника

первичного сигнала - не более 5,0 метров

Вывод информации на цифровое табло, число строк 48

число столбцов 64

Элементы индикации точечные

Время формирования сигнала на выходе - не более 0,02 сек

Точность представления входной информации - не хуже 0,01 %

Точность представления выходной информации - не хуже 0,5 %

Функциональная клавиатура - 10 клавиш

Функции системы:

ввод релейных сигналов,

ввод аналоговых сигналов

Схема ПЗУ- объем 16 Кбайт.

Схема ОЗУ- объем 64 Кбайт.

Оглавление

1. Техническое задние

Введение

1.1 Основание для разработки

1.2 Технические требования

1.3 Принцип работы

1.4 Технические требования

2. Техническое предложение

3. Техническое проектирование

3.1 Выбор элементной базы

3.2 Описание структурной схемы

3.3 Карта адресного пространства

3.4 Описание функциональной схемы устройства

3.5 Описание принципиальной схемы

3.6 Проверочные расчёты

4. Программная часть

Заключение

Литература

1. Техническое задание

Введение

Данное техническое задание распространяется на разработку схемы электрической принципиальной системы ввода релейных и аналоговых сигналов. В системе выполняется цифровая обработка первичных сигналов, их накопление и сравнение результатов с эталонами.

1.1 Основание для разработки

Система отображения информации КНФУ 434017.001 разрабатона на основании задания на курсовое проектирование по дисциплине «ПЦиПУЭВС».

1.2 Технические требования

1.2.1 Состав изделия

Спроектированное изделие должно содержать в своем составе следующие устройства: микропроцессор, оперативное запоминающее устройство (ОЗУ), постоянное запоминающее устройство (ПЗУ), аналогово-цифровой преобразователь (АЦП), интерфейс RS-232, клавиатуру и элемент индикации.

1.2.2. Технические параметры.

Число входных сигналов:
	аналоговых	16
	релейных	4
Величина входного аналогового напряжения Uвх, В	±0,2
Максимальная основная частота входного сигнала, Гц	5000
Уровни релейных сигналов совместимы с уровнями ТТЛ	+
Ввод релейных сигналов реализовать через прерывание, асинхронно	+
Максимальная длина проводников до источника первичного сигнала, не более, м	5,0
Вывод информации на цифровое табло
	Число строк	48
	Число столбцов	64

Элементы индикации	точечные
Время формирования сигнала на выходе- не более, с	0,02
Точность представления входной информации - не хуже , %	0,01
Точность представления выходной информации - не хуже , %	0,5
Интерфейсы	RS-232
Объем ПЗУ, Кбайт	16
Объем ОЗУ, Кбайт	64

1.2.3 Функциональность изделия

Функции системы:

1. ввод релейных сигналов,

2. ввод аналоговых сигналов

1.3 Принцип работы

Принцип работы заключается в сборе аналоговых и релейных сигналов, их обработке и накоплении, а также сравнении результатов с эталонами. Система имеет элементы индикации для отображение результатов, интерфейс RS-232 для передачи информации.

1.4 Технические требования

1.4.1 Требования к надежности

Надежность - это физическое свойство, которое зависит от количества и качества, входящих в изделие элементов, условий, в которых оно эксплуатируется. Надежность - это свойство прибора выполнять заданные функции и при этом сохранять свои параметры в заданных условиях эксплуатации и в течение определенного промежутка времени.

Показатели надежности должны соответствовать ГОСТ 25359-82.

1.4.2 Условия эксплуатации

Разрабатываемый вычислитель на базе процессор Intel 8086-1 предполагается эксплуатировать в условиях УХЛ 4.2 ГОСТ 15150 - 69 при следующих условиях:

температура окружающей среды от +1 до +50°С

относительная влажность воздуха при

температуре +50°С и ниже без конденсации влаги до 90%

циклическое воздействие температур от +1 до +50°С

атмосферное давление от 5.3 до 7.7 кПа от 400 до 790 мм.рт.ст.

Примечание: механические воздействия в данной курсовой работе не рассматриваются.

1.4.3 Требования безопасности

Требования безопасности должны соответствовать ГОСТ 12.2.006-87. Надежная работа вычислителя должна обеспечиваться выбором условий эксплуатации.

При эксплуатации вычислителя необходимо следить за правильностью распайки выводов разъемов и обеспечением их механического крепления, а также надежного заземления всего изделия в целом.

При пайке выводов микропроцессора и других микросхем следует принимать меры исключающие повреждение из-за перегрева, механических усилий, статического напряжения.

2. Техническое предложение

2.1 Автоматизированная система контроля

Применение микропроцессоров (МП) в контрольно- измерительной аппаратуре позволяет в несколько раз повысить точность, скорость и надёжность измерений, автоматизацию измерений и обработку результатов.

В качестве первого примера структурной схемы контроллера была выбрана структурная схема автоматизированной системы контроля (АСК).

Рис. 1 Структурная схема АСК централизованного типа.

В таких системах необходимая информация об объекте контроля, формируется с помощью измерительных датчиков, установленных на нем. В микропроцессорных автоматизированных системах контроля выполняется обработка и промежуточное хранение информации, как в едином измерительном блоке системы, так и в местах, максимально приближенных к источнику информации.

Структурная схема АСК централизованного типа с внутренней магистралью приведена на рисунке 1.

Принцип объединения компонентов микроЭВМ и периферийных устройств с помощью общей магистрали позволяет легко модифицировать систему в соответствии с конкретными задачами. Каждое устройство подключается к магистрали с помощью стандартного интерфейса. Основу схемы АСК составляет процессор, выполняющий функции преобразования поступающей с внешних датчиков (Д1…..ДN) информации и ее распределение по оконечным узлам.

АСК может быть выполнена на основе серийно выпускаемой микроЭВМ с собственной памятью данных, либо специализированная микроЭВМ, которая дополняется блоком ОЗУ, где хранятся информационные массивы, участвующие в обработке. Тип микропроцессорных схем и конкретные характеристики проектируемой системы накладывают особенности на структуру процессора.

Интерфейсные блоки - устройства ввода и устройство вывода ориентируются на стандартную форму обмена информацией по магистрали. В накопителе полученная информация сохраняется длительное время, а на регистраторе документируется. Пульт управления и контроля необходим для задания режима работы АСК, оперативного контроля хода измерений и, при необходимости, вмешательства в процедуру обработки информации.

Таймер синхронизирует работу всей системы, и его сигналы могут служить метками реального времени.

Количество устройств ввода-вывода в вычислителе может быть различным. Их присутствие в микроЭВМ обязательно, так как при их отсутствии отпадает необходимость в самом вычислителе. Для обмена информацией между микроЭВМ и устройствами ввода-вывода также необходимо адресовываться к ним и посылать управляющие коды по шинам.

2.2 Информационно-измерительная вычислительная система

Простые информационно-измерительные системы (ИИС) предназначаются для сбора и регистрации информации без какого либо её сжатия. Их отличает несложная структура, большая избыточность регистрируемой информации и, как следствие, невысокое быстродействие.

Введение вычислительного устройства в состав ИИС качественно изменяет возможности такой системы.

Наряду с элементами предварительной обработки поступающей информации появляется возможность её экстраполяции. Область применения таких ИИВС расширяется до устройств управления технологическими процессами производства. Во многом новые функции ИИВС определяются характеристиками вычислительного устройства ,введённого в состав ИИС. Экономически такие системы целесообразно строить с использованием серийно выпускаемых микро-ЭВМ. Но не во всех случаях применение серийных микро-ЭВМ допустимо, в частности, по диапазону рабочих температур и др. Тогда разработчики вынуждены проектировать специализированные вычислительные устройства на основе однокристальных микропроцессоров.

2.3 Информационно-вычислительная система обработки данных

Рис. 3 Информационно-вычислительной системы обработки данных.

Структурная схема информационно-вычислительной системы обработки данных приведена на рисунке. Устройство содержит микроконтроллер, ПЗУ - предназначено для хранения команд программы, ОЗУ для накопления и хранения информации, 12 функциональную клавиатуру для оперативного управление работой системы, устройство ввода аналогового сигнала, устройства ввода релейного сигнала, устройство ввода/вывода для вывода результатов на печать и индикация для отображения результатов.

Устройство ввода аналогового сигнала имеет восемь входов, как и устройство релейного входа, где аналоговый сигнал преобразуется в цифровой код, в режиме DMA, и выставляется на ШД. Сигналы ША фиксируется в регистре адреса по сигналу АLЕ. Далее эти данные записываются в ячейку памяти ОЗУ для накопления и хранения информации. После обработки информации выводится на цифровое табло собранное на семисегментных индикаторах. Дешифратор адреса дешифрирует адрес, поступающий с регистра адреса и выставляет сигналы выбора для соответствующего блока.

На основании выше рассмотренного и согласно техническому заданию на курсовой проект целесообразно выбрать структурную схему, представленную на рисунке 3. В ней имеется набор устройств для построения данной системы ввода релейных и аналоговых сигналов в соответствии с заданием на проектирование. В предложенной схеме должен быть доработан процессорный модуль и индикация, в плане сходства с данными на курсовой проект.

По рассчитанным данным выбираем микроконтроллер INTEL 8086-1. Обоснование выбора - адресное пространство 1МБ, что вполне достаточно для реализации заданных функций, а также подходит по рассчитанной частоте процессора.

Структурная схема, переработанная в соответствии с заданием, представлена в графической части на формате А2.

3. Техническое проектирование

3.1 Выбор элементов схемы

3.1.1 Расчёт разрядности АЦП

При вводе аналогового сигнала, его представление в дискретную форму, проводится с учётом требуемого интервала дискретизации, определяемого теоремой Котельникова. Величина t определяет временной интервал только для одного сигнала.

Точность представления входной информации системы отображения должна быть не хуже 0,01 %, рассчитаем разрядность АЦП.

где n-число разрядов АЦП.

где N - количество аналоговых сигналов на входе,

fв - верхняя гармоника сигнала, Гц.

fв=10•f

fв=10•5000=50000 Гц,

Так как процессор распределяет свой ресурс между 3 процессами: преобразование в АЦП, запись в процессор, запись в память, то

ДtАЦП = 5/3 = 1,66 мкс (время преобразования АЦП не более 1,66 мкс).

fАЦП = 1/1,66 мкс = 602 КГц

По техническому заданию требуемая точность составляет ±0,01%, откуда следует, что 15 разрядов вполне хватит, чтобы удовлетворить точности преобразования. Выберем АЦП AD976.

3.1.1 Расчёт разрядности ЦАП

Точность представления информации должна быть не хуже 0,5 %, рассчитаем разрядность ЦАП.

где n-число разрядов АЦП.

fЦАП = 1/0,02 с = 50*10 = 500 Гц

По техническому заданию требуемая точность составляет ±0,5%, откуда следует, что 10 разрядов вполне хватит, чтобы удовлетворить точности преобразования. Выберем ЦАП AD5331.

3.1.3Расчёт разрядности и частоты процессора

Основанием для выбора процессора берём разрядность АЦП, равную 15-ти и время ввода в процессор. Выбираем 16-ти разрядный процессор, так как это ближайшее большее из стандартного ряда.

Время ввода в процессор берём равным времени преобразования АЦП (не более 1,66 мкс), а тактовую частоту процессора определяем из условия, что

tcpu =10*tтакт

tтакт = 1,66 мкс/10=0,16 мкс

fтакт.генер. = 1/0,16*10-6 = 6,25 М Гц

Далее выбираем тактовую частоту с запасом, по формуле

fтакт.= fтакт.генер.* Кзап., где

Кзап. - коэффициент запаса, равный 1,3ч2,0.

fтакт.= 6,25*1,6=10 М Гц

Получается, что процессор должен иметь частоту 10 М Гц.

Из разрядности и тактовой частоты выбираем микропроцессор INTEL 8086-1? Который отвечает заданным параметрам.

3.2 Описание структурной схемы

Рис. 4 Структурная схема

Структурная схема устройства ввода релейных и аналоговых сигналов, приведена в графической части курсового проекта. Устройство содержит: микропроцессор, ПЗУ для хранения команд, ОЗУ для накопления и хранения информации, устройства ввода релейных и аналоговых сигналов, интерфейс RS232, и устройства вывода информации на дисплей.

МП система имеет 16 аналоговых входов, которые по средствам мультиплексора перебираются и подаются на АЦП, где формируется сигнал готовности и преобразованные сигналы выставляется на шину данных. Эти данные сохраняются в ОЗУ для дальнейшей обработки. У МП системы имеется 4 входа релейных сигналов, которые формируют прерывание и сохраняются в память. Результаты обработки данных выставляются на дисплее. Система имеет связь с внешними ЭВМ по средствам интерфейса RS-232. Для задания и изменения режима работы системы присутствует клавиатура.

3.3 Карта адресного пространства

Процессорный блок обеспечивает преобразование полученной информации, управление режимами работы периферийных устройств, инициализацию всего устройства после подачи питания. Микропроцессор 8086 имеет 16-и разрядную шину данных и 20-и разрядную шину адреса, что позволяет адресовать до 1М байт памяти. Для сокращения числа выводов 16 разрядов адреса и данных

объединены в мультиплексированную шину адресов/данных. В первой части каждого машинного цикла выводы AD0-AD15 используются для вывода младших 16 разрядов шины адреса, а во второй - служат выводами двунаправленной шины данных. Для фиксации адреса имеется вывод строба адреса ALE.

Для данного МП существует два адресных пространства -- адресное пространство памяти и адресное пространство периферийных устройств. Эти пространства не перекрываются, т. к. при обращении к памяти и периферийным устройствам используются различные сигналы -- MEMR, MEMW, IORD, IOWR соответственно, поэтому могут рассматриваться независимо. Сигналы MEMR, MEMW, IORD, IOWR формируются из сигналов микропроцессора M/I0, RD и WR

Адрес, с которым оперирует процессор и который содержится в одном из регистров общего назначения или регистров указателей называется эффективным адресом или смещением. Адрес, который выводится на шину адреса для обращения к реальной ячейке памяти, называется физическим адресом и имеет разрядность 20 бит, что позволяет адресовать до 1 Мбайт. Физический адрес выводимый на шину адреса при обращении к памяти, образуется сложением эффективного адреса и содержимого сегментного регистра, называемого сегментным адресом, умноженным на 16, т.е. сдвинутым на четыре разряда влево.

Рис. 5 Схема образования физического адреса.

После сброса процессор начинает выполнение программы с адреса FFFF0, т.е. в сегментный регистр кода CS заносится FFFF, а в указатель команд IP значение 0000. Таким образом, стартовое ПЗУ расположено на старших адресах памяти.

Таблица1 Таблица2

Адресное пространство памяти Адресное пространство УВВ

3.4 Описание функциональной схемы устройства

В данной работе разрабатывается микропроцессорная система с минимальной конфигурацией, что предполагает использование управляющих сигналов, формируемых непосредственно на выводах микропроцессора Intel 8086. Структурная схема процессорного блока системы представлена на рисунке 6.

Микропроцессор обеспечивает выполнение программы хранящейся в модуле памяти, формирует адреса и сигналы управления для обращения к определенным ячейкам памяти модуля памяти, и отдельным элементам системы, таким как порты ввода/вывода. Для разделения (демультиплексирования) шины адреса/данных, буферирования шины адреса и шины данных, а так же для усиления сигналов применяются буферные регистры(БР) и шинные формирователи(ШФ). Микропроцессор для управления БР и ШФ формирует сигналы DEN, DT/R и ALE. С помощью сигналов M/I0, WR, RD и дешифратора формируются сигналы управления MEMR, MEMW, IORD и IOWR.

Формируемый процессором адрес A19-0 имеет 20 разрядов, таким образом, объем адресуемой памяти составляет 1 Мбайт.

Генератор тактовых импульсов (ГТИ) обеспечивает формирование тактовых сигналов для модулей микропроцессора и внешних устройств.

Память состоит из ПЗУ и ОЗУ, разделенных на младший и старший банки. Расположение памяти в физическом адресном пространстве задается дешифратором DC, вырабатывающим сигналы выбора ОЗУ или ПЗУ. При обращении к ОЗУ младший или старший банки выбираются сигналами ВНЕ или А0 в соответствии с логикой обращения к памяти процессора. Так как при чтении слова программы процессор всегда считывает слово по четному адресу, то для обращения к

ПЗУ сигналы ВНЕ и А0 не используются. Рис.7 Блок памяти

Блок аналоговых сигналов (рис. 7) состоит из 16-ти канального мультиплексора, усилителя, 16-ти разрядного АЦП и буферных регистров. 16 аналоговых сигналов поступают на мультиплексор, которые в Рис. 8 Блок аналоговых сигналов

зависимости от адреса

перебирают их поочередно. Сигнал после мультиплексоров поступает на усилитель, который усиливает его для подачи на АЦП.

Блок релейных сигналов на рис.8 обеспечивает поступление входных данных на шину данных. В данном устройстве содержится 4 релейных входа. По мере поступления информации на вход, формируется прерывание.

Рис. 9 Блок релейных сигналов

Блок клавиатуры предназначен для ручного ввода данных, задания или изменения режима работы микропроцессора. Клавиатура содержит 10 кнопок.

Рис.10 Клавиатура

Блок индикации (рис. 11) представляет собой

жидкокристаллический модуль. Он включает в себя контроллер управления KS0108 и ЖК панель 64x64 точки. К блоку индикации подключена 8-ми битная шина данных с младшим разрядом и шина управления. Управление блоком индикации осуществляется согласно инструкции контроллера KS0108.

Рис. 11 Индикация.

Вывод цифровой информации производится с помощью интерфейса RS-232 (рис.12), который реализован с по

мощью программируемого приёмо-передатчика, генератора и преобразователя уровня сигналов RS-232. Приёмо-передатчик осуществляет преобразования параллельного кода в последовательный поток символов Рис. 12 RS-232

со служебными битами: старт, стоп, контроль и выдаёт этот поток в канал связи с различной скоростью. Также выполняет обратное преобразование из последовательного потока в параллельный.

Блок выходной информации (рис.13) представляет собой 10-и разрядный ЦАП, источник опорного напряжения и схему смещения. Данные с шины данных поступают на входы ЦАП и преобразуются из двоичного кода пропорционально в однополярное напряжение. Данное напряжение с ЦАП, поступает на схему смещения для получения биполярного напряжения.

Рис. 13 Блок ЦАП

3.5 Описание принципиальной схемы

Принципиальная электрическая схема системы ввода релейных и аналоговых сигналов построена на микропроцессоре INTEL 8086-1 (DD7). Тактовая частота микропроцессора задаётся генератором с кварцевой стабилизацией 30 МГц. Сброс устройства при включении питания осуществляется подачей напряжения низкого уровня на вход RESET. Сигналы шины управления MEMR, MEMW, IORD, IOWR формируются на логических элементах DD11 и DD17 и совокупности сигналов управления с процессора RD, WR и M/I0.

Линии шины адреса/данных (AD0-AD15) подключены к буферным регистрам (DD13, DD14) и к двунаправленным шинным формирователям (DD19, DD20). Линии адреса/состояния (A16-A19) подключены только к буферному регистру (DD15). Буферные регистры (DD13-DD15) и шинные формирователи (DD19, DD20) обладают высокой нагрузочной способностью, что позволяет осуществить связь микропроцессора со схемами памяти и переферийными устройствами ввода/вывода.

К микропроцессору через буферные регистры(DD13-DD15) подключены 2 схемы ОЗУ(DD23,DD24) статического типа, объёмом по 32 КБайта каждая. Расположение памяти в физическом адресном пространстве задается логическими элементами DD16. При обращении к ОЗУ младший или старший банки выбираются сигналами ВНЕ или А0 в соответствии с логикой обращения к памяти процессора.

Запись осуществляется при подаче сигнала MEMW на ножку WE (27) - DD23,DD24, а чтение - при подаче сигнала MEMR на ножку ОЕ (22) - DD23,DD24.

Так же к микропроцессору через буферные регистры(DD13-DD15) подключены 2 микросхемы ПЗУ(DD25,DD26), объёмом по 8 Кбайт каждая. Расположение памяти в физическом адресном пространстве задается логическими элементами DD12, DD21 и DD22. Так как при чтении слова программы процессор всегда считывает слово по четному адресу, то для обращения к ПЗУ, в отличии от обращения к ОЗУ, сигналы ВНЕ и А0 не используются. Чтение происходит путём подачи сигнала MEMR(низкого уровня) на ножку OE (22) - DD25,DD26. Запись в ПЗУ не производиться, поэтому ножка PGM подключена на землю.

Для выбора устройств ввода/вывода, подключённых к ША и ШД, используется дешифратор адреса, собранный на логических элементах DD10, DD12 и DD18. Если на адресных входах A7 - A15 все 0, то на выходе DD12 - 0. В противном случае на выходе DD12 появляется высокий уровень, который переводит выходы DD18 в высокоимпендастное состояние (состояние «выключено»).

В данном устройстве содержится 16 аналоговых входов. Аналоговые сигналы через разъём поступают на мультиплексор (DA1), который в зависимости от разрядов адреса A0-A3 выбирает входной канал и посылают его на выход. Сигнал после мультиплексора поступает на усилитель (DA2), который усиливают его для подачи на АЦП (DA3). В исходном состоянии на выходе BUSE АЦП установлен сигнал низкого уровня. По команде OUT « » на выходе SEL0 дешифратора устройств ввода -- вывода установится лог. 0, а при приходе сигнала записи в устройстве ввода -- вывода IOWR триггер (DD2) переключится и запустит преобразователь. На выходе BUSE установится низкий уровень, что свидетельствует о начале преобразования, при этом триггер (DD2) возвращается в исходное состояние. Готовность преобразования считывается командой IN « », которая устанавливает низкий уровень на SEL1 и на IORD, с вывода BUSE, поступающего на шину данных в разряд D7 через элемент DD1. При установлении D7 в нулевое состояние, микропроцессор считывает данные командой IN « » и помещает их в ОЗУ.

В данном устройстве содержится 4 релейных входа. Релейные сигналы поступает через разъём на преобразователь уровня(DD3) и логические элементы(DD5). По мере поступления информации на вход, с помощью логических элементов (DD5) формируется прерывание, которое поступает на вход внешнего прерывания INTR (18) микропроцессора(DD7) . При появлении прерывания, микропроцессор(DD7) обращается к блоку ввода релейных сигналов, через дешифратор адреса(DD18) выставляет сигнал SEL2, который подается на входы разрешения считывания на буферный регистр(DD6) и производит чтение поступивших данных. Микропроцессор(DD7) выставляет сигнал WR для записи данных в ОЗУ(DD23,DD24)..

Посредством клавиатуры возможен ввод данных, задание или изменение режима работы микропроцессора(DD7). Клавиатура содержит 10 кнопок. Командой IN « » устанавливается SEL3 в низкий логический уровень, который разрешает последовательный опрос состояния клавиатуры. Номер нажатой клавиши заносится в ОЗУ.

Микропроцессор(DD7) производит вывод результатов обработки информации на точечный дисплей по средствам контроллера дисплея (KS0108). Микропроцессор(DD7) управляет работой контроллера(KS0108) с помощью системной шины DB7-DB0, сигналов выборки SEL4, а также сигналов RESET, IOWR и IORD.

Блок индикации имеет два вывода для подключения напряжения питания Vdd (+5В) и Vss (“земля”). Вывод U0 предназначен для управления контрастностью.

Схема вывода аналогового сигнала инициализируется сигналом выборки SEL6. Сигналом IOWR происходит загрузка данных в регистры ЦАП (DA5). Источником опорного напряжения служит микросхема DA4. С ЦАП (DA5) сигнал в виде однополярного напряжения поступает на операционный усилитель (DA2). Операционный усилитель (DA2) вместе с источником опорного напряжения (DA4) служат для получения биполярного сигнала на выходе.

RS-232 производит вывод информации с помощью микросхем - универсального синхро-асинхронного приемопередатчика (DD27), генератора скорости передачи(Bit Rate generator) (DD28), преобразователь сигналов последовательного порта RS- 232 (DD30)и выводится через разъём DIP-6S (XS4). Для передачи используется линия TxD, для приема - RxD. Формат передачи: 1 старт-бит, 8 информационных бит, 1 бит паритета, 1 стоп-бит. Скорость обмена выбирается установкой перемычки между соответствующими контактами.

3.6 Проверочные расчёты

3.6.1 Расчёт на потребляемую мощность

Проводим расчёт мощности при условии, что все элементы включены. Режим работы микропроцессора с ОЗУ и АЦП. Потребляемая мощность включённых микросхем приведена в таблице 3.

Суммарная потребляемая мощность составляет:

Р=9,100 Вт

Таблица 3

Поз. обозначение	Тип микросхемы	Потребляемая мощность одной микросхемы Рi , мВт	Кол-во
DA1	MAX336	1140*	1
DA2	LM358	830*	1
DA3	AD976	250*	1
DD1, DD20, DD22	К155ЛЛ1	20	3
DD2	К155ЛИ1	20	1
DD3	К561ПУ4	20	1
DD4	I8284	600*	1
DD5	К561ЛЕ6	20*	1
DD6, DD9, DD10, DD13, DD14, DD15	I8282	800*	6
DD7	К155ЛН1	20	1
DD8	I8086-1	1800*	1
DD11	К155ЛЕ4	20	1
DD12	К155ЛА1	20	1
DD16	К1533ИД7	125*	1
DD19	К155ЛЕ3	20*	1
DD23	К155ЛА3	20	1
DD28	I8251	500*	1
DD29	MC14411	(7,5мВт/МГц)+2,5*	1
DD31	MAX232	40*	1
DD32	MT-6464B	165*	1
DD17, DD18	I8286	800*	2
DD24, DD25	62C256	250*	2
DD26, DD27	28C64	200*	2

3.6.2 Расчёт нагрузочной способности

По схеме электрической принципиальной выбираем наиболее нагруженную цепь. Это регистр ШA - I8282.

Таблица 4

Позиционное обозначение	Тип микросхемы	Входной ток, мА	Количество
DD23,DD24	62C256	1	2
DD25,DD26	28C64	1	2
DA1	MAX336	1	1
DD10	К155ЛЕ4	1	1
DD12	К155ЛА1	1	1
DD16	К155ЛЕ3	1	1
DD27	8251	1	1

Определяем суммарный ток:

I = 9 мА

3.6.3 Расчёт на задержку формирования

Анализ задержки формирования проводится по критическому пути, определяемому по схеме электрической принципиальной. Выбираем критический путь - запись с АЦП на ШД, в котором задержка будет только лишь на регистре DD9 (DD10).

Таблица 4

Поз. обозначение	Тип микросхемы	Задержка распространения t, нс	Кол-во
DD9 (DD10)	I8282	14	1

Суммарная задержка распространения сигнала t

t=14 нс.

4. Программная часть

Алгоритм программы представлен в графической части на формате А2.

Текст программы: система отображение информация

; Подпрограмма работы АЦП

ADC0 EQU 000Fh

MOV CX,ADC0 ; загружаем в регистр CX адрес АЦП -1

ADCON0:

INC CX ; инкрементируем CX (+1)

MOV DX,CX ; устанавливаем адрес АЦП в DX

MOV AX,FFFFh ; загружаем данные в аккумулятор (AX)

OUT DX,AX ; запускаем преобразование АЦП

ADCON1:

MOV DX,0000h ; ожидание бита

IN AL,DX ; готовности АЦП

TEST AL,80h ; если не готов,

JNE ADCON1 ; то ждём

MOV BX,DX ; если данные готовы

IN AX,DX ; пересылаем в

MOV [BX],AX ; ОЗУ

MOV AX,001Fh

XOR AX,CX ; 16 каналов преобразовали ?

JNZ ADCON0 ; если нет, то проверяем следующие

RET ; возврат ; Подпрограмма опроса клавиатуры

KEY0 EQU 0030h

MOV AX,KEY0 ; устанавливаем адрес

MOV DX,AX ; клавиатуры и

IN AX,DX ;запускаем опрос

MOV CL,00h ;обнуляем счётчик

KEY:

INC CL ; счетчик +1

MOV AL,0Ah ; в регистр AL -> 10

XOR AL,CL ; сравниваем AL с CL

JZ KEYNO ;если результат =0, переходим на метку KEYNO

RCR AX ; сдвигаем регистрAX вправо

JC KEY ; проверяем флаг С, если =1, сканируем клавиатуру

; (переход на KEY),если =0

MOV DX,AX ; сохраняем в ОЗУ

MOV AX,KEY0 ; в ячейке памяти по адресу KEY0

MOV BX,AX

MOV [BX],DX

RET ; выход из подпрограммы

KEYNO:

RET

; Подпрограмма последовательного порта запись/чтение

RS232 EQU 0050h

RS232x EQU 0051h

WRITE: MOV DX,RS232x

IN AX,DX

AND AX,01h

JZ WRITE

MOV DX,RS232

MOV BX,ADC0

INC BX

OUT DX,[BX]

RET

READ: MOV DX,RS232x

IN AX,DX

AND AX,02h

JZ READ

MOV DX,RS232

IN AX,DX

MOV BX,DX

MOV [BX],AX

RET

Заключение

В ходе работы спроектирована система отображения информации, к которой составлены следующие схемы - структурная на формате А2, электрическая принципиальная на формате А1. В проекте описывается функционирование системы и приводится подробное описание принципа работы. Проект содержит программную часть, в которой составляется алгоритм программы (в графической части на формате А2) и записывается её текст.

Спроектированное система построена на базе микропроцессора INTEL 8086-1, содержит 4 релейных и 16 аналоговых входных канала, элементы индикации для отображение результатов, интерфейс RS-232 для передачи информации.

Размещено на Allbest.ru

...