Контроллер арифметико-логического устройства

Размещено на http://www.allbest.ru/

Содержание

Введение

1. Разработка структурной схемы операционного устройства

2. Разработка микропрограммы работы операционного устройства

3. Интерпретация микропрограммы в графы автоматов Мили и Мура

4. Выбор автомата по заданному критерию

5. Синтез устройства управления по графу

6. Разработка функциональной схемы УУ

7. Построение временной диаграммы работы УУ

Заключение

Список использованной литературы

Введение

В разрабатываемой курсовой работе будет разработан контроллер АЛУ, отвечающий следующим требованиям: шестнадцатибитный формат данных с фиксированной точкой, выполнение операции сложения чисел в прямом коде в коде (8-4-2-1). Разрабатываемый контроллер АЛУ должен быть построен с минимумом аппаратных затрат. Тип устройства управления, используемый автомат и элементы памяти будут выбраны самостоятельно в ходе выполнения работы.

Для разрабатываемого контроллера АЛУ должны быть разработаны его структурная схема и микропрограмма работы операционного устройства. Разработанная микропрограмма должна быть интерпретирована в графы автоматов Мили и Мура. На основании разработанных графов производится выбор автомата в соответствии с заданным критерием - минимум аппаратных затрат. На основании выбранного графа будет синтезировано устройство управления.

На основании синтезированного устройства управления должна быть разработана функциональная схема УУ и построена временная диаграмма работы.

1. Разработка структурной схемы операционного устройства

микропрограмма устроуство синтез диаграмма

При использовании кода (8-4-2-1) число может быть знаковым и беззнаковым. Под знак отводится весь старший байт числа. При шестнадцатиразрядной организации нецелесообразно один байт из двух отдавать под знак, так как это сокращает диапазон представляемых чисел до двухразрядных десятичных чисел.

Операционное устройство для выполнения операции сложения чисел в коде (8-4-2-1), имеющих шестнадцатиразрядную организацию с фиксированной точкой, состоит из следующих блоков:

Рг1 вх - входной регистр первого слагаемого;

Рг2 вх - входной регистр второго слагаемого;

ДСм - двоично-десятичный сумматор;

РгДСм - выходной регистр двоично-десятичного сумматора;

Тр р' - триггер межбайтного переноса;

Тр р” - триггер межтетрадного переноса;

Рг Корр1, Рг Корр2 - регистры, используемые при проведении коррекции;

Рг А, Рг В - вторые входные регистры сумматоров коррекции;

См 1, См 2 - сумматоры коррекции младшей и старшей тетрад соответственно;

СчЦ - счетчик цикла обработанных байтов;

Рг См - принимает результат сложения значащих разрядов - выходной регистр АЛУ.

2. Разработка микропрограммы работы операционного устройства

Сложение в коде (8-4-2-1) относится к группе арифметических операций с числами, представленными в двоично-десятичном коде. Основой реализации этих алгоритмов является использование десятичного сумматора, автоматически генерирующего межтетрадный и межбайтный переносы.

В качестве исходных данных используются целые числа без знака, представленные в коде 8-4-2-1.

Блок-схема микропрограммы представлена в приложении А.

Микропрограмма начинает свою работу с приема первого слагаемого, сброса состояний триггеров межбайтного и межтетрадного переносов (блок 1). Затем производится прием второго слагаемого, сброс выходного регистра АЛУ и инициализация счетчика итераций (блок 2).

Цикл итераций начинается со сложения младших байтов слагаемых и значения, записанного в триггере межбайтного переноса (блок 3). После этого результат сложения записывается в выходной регистр десятичного сумматора (блок 4) и передается во вторые входные регистры сумматоров коррекции по-тетрадно (блок 5). Анализ младшей тетрады включает в себя проверку на наличие запрещенной комбинации (блок 6) и наличие межтетрадного переноса (блок 7). Если возникла запрещенная комбинация или был сформирован межтетрадный перенос, то необходимо провести коррекцию результата путем добавлению к значению в тетраде числа 6. Для этого в первый входной регистр сумматора коррекции младшей тетрады записывается код числа 6 (0110)

(блок 9). Если же ни одно из условий проверки не выполнилось, то регистр коррекция равна нулю (блок 8). После этого производится сложение содержимого входных регистров сумматора коррекции младшей тетрады

Затем производится проверка на наличие запрещенной комбинации (блок 11) или наличие межбайтного переноса (блок 12) для старшей тетрады. Если хотя бы одно из условий выполнилось, то в первый входной регистр сумматора коррекции старшей тетрады записывается цифра 6 (0110) и устанавливается признак межбайтного переноса (блок 14). В противном случае коррекция равна нулю (блок 13). После этого производится коррекция значения старшей тетрады (блок 15). Значения, полученные в сумматорах коррекции младшей и старшей тетрад записываются в старший байт выходного регистра РгСм, а значение счетчика итераций уменьшается на единицу (блок 16). Если счетчик обнулился (блок 17), то операция сложения полностью выполнена и результат сложения из выходного регистра передается в шину выхода (блок 19) и работа алгоритма заканчивается. В противном случае производится сдвиг входных и выходного регистров (блок 18) и повторяется цикл обработки одиночного байта.

3. Интерпретация микропрограммы в графы автоматов Мили и Мура. Выбор автомата по заданному критерию

Для последующей интерпретации микропрограммы в графы автоматов Мили и Мура вначале обозначим выполняемые в ней команды Y_s, а условия переходов Х_ms. Полученное таким образом преобразование микропрограммы приведено в приложении Б.

Микрокоманды обозначены в соответствии с таблицей 3.1.

Таблица 3.1 - Таблица управляющих сигналов

Для преобразования микропрограммы в графы автоматов, для автомата Мура (см. приложение Б), состояния автомата были обозначены за А_m, условия переходов из одного состояния автомата в другое за Х_ms, а микрокоманды за Y_s. Полученный граф, представленный на рисунке 3.1, является граф-схемой автомата Мура (ГСА).

Для автомата Мили (см. приложение Б), состояния автомата обозначены за Q_m. Обозначения условий переходов и микрокоманд совпадают с обозначениями для графа Мура.

В автомате Мура выходной сигнал зависит только от состояния. Полностью автомат Мура определяется ориентированным графом состояний или отмеченной таблицей переходов, в которой к каждому ее столбцу приписан кроме состояния a_i еще и выходной сигнал y_m, соответствующий этому состоянию.

Автомат Мили также, как и автомат Мура, полностью определяется ориентированным графом состояний или отмеченной таблицей переходов, в которой выходной сигнал y_m соответствует переходу между состояниями, потолму что, в отличие от автомата Мура, выходной сигнал которого зависит только от состояния, в автомате Мили, выходной сигнал y_m зависит и от состояния q_i и от входного сигнала x_ms.

4. Синтез устройства управления по графу

Анализирую полученные графы, можно сделать следующие выводы: граф автомата Мили имеет 11 состояний - на четыре состояния меньше, чем граф автомата Мура. Однако, поскольку у обоих автоматов количество состояний не превышает 16, после которого добавится еще один триггер, то для их реализации требуется одинаковое количество триггеров. На этом этапе количество аппаратных затрат одинаковое. А вот зависимость выходных сигналов автомата Мили не только от состояния, но и от входных сигналов приводит к существенному увеличению аппаратных затрат, так как требуется провести логический анализ не только условия перехода в состояние, но и вырабатываемых выходных сигналов (например, выходные сигналы y₁₀, y₁₁ зависят от входных сигналов х₀, х₁ и т.д., соответственно при формировании этих выходных сигналов необходимы дополнительные логические элементы). Значит на этапе формирования выходных сигналов автомат Мили требует больше аппаратных затрат, нежели автомат Мура. Поэтому, исходя из критерия минимума аппаратных затрат для синтеза устройства управления будет использован автомат Мура.

Для построения устройства управления необходимо учесть количество состояний схемы и условия переходов. Причем, для хранения текущего состояния устройства использовалась комбинация из элементов памяти, в качестве которого был взят синхронный D-триггер. Принцип работы этого триггера подразумевает хранение одного разряда информации поступившего со входа D, при чем изменение состояния триггера возможно лишь с поступлением фронта синхросигнала. Таблица истинности работы триггера представлена в таблице 4.1.

Количество триггеров (n) соответствует числу разрядов, необходимых для кодирования всех возможных состояний операционного устройства и определяется как целое число от Log₂N, где N - число состояний.

Для автомата Мура N=15, следовательно

n=]Log₂15[=4 триггера.

Таблица 4.1 - Таблица истинности D-триггера

Интерпретация микропрограммы в автомат Мили

Таблица 4.1 - Таблица переходов автомата Мура

Далее по вышеприведенной таблице переходов (таблица 4.2), составлялись логические выражения для функции выходов y:

Полученные функции возбуждения:

ц₁=;

ц₂=;

ц₃=;

ц₄=.

5. Разработка функциональной схемы УУ

Функциональная схема УУ (см. приложение В) строилась по полученным функциям возбуждения для автомата Мура. Входами схемы явилась совокупность сигналов условий (х₀, х₁, х₂, х₃, х₄) и их инвертированных состояний, объединенных в шину входа (Швх), вход сигнала запуска RESET и вход тактирующих работу устройства сигналов ТИ. В шину выхода (Швых) объединены линии управляющих сигналов для ОУ (y₀ - y₂₃).

Рассчитанное УУ является синхронным, поэтому длительность выполнения микрокоманд одинакова и задается длительностью тактовых импульсов.

Для запуска схемы необходимо подать прямоугольный импульс на вход RESET, который сбросит состояния D-триггеров и переведет схему в нулевое (начальное) состояние. Тактирование работы схемы производится подачей синхросигналов с входа ТИ на синхровходы D-триггеров.

6. Построение временной диаграммы работы УУ

Временная диаграмма отображает изменение состояний операционного устройства во времени, при выполнении сложения. Для упрощения временной диаграммы отображено сложение только одного байта числа, причем в ходе выполнения сложения возник межтетрадный перенос из младшей тетрады и запрещенная комбинация в старшей тетраде.

Переход к новому состоянию осуществляется синхронным УУ с приходом очередного тактового импульса.

На вертикальной оси графика отображаются условия переходов автомата (Х_i), состояния переходов (А_i), сигнал запуска (RESET) и последовательность синхросигналов (ТИ).

Временные диаграммы приведены в приложении Г.

Заключение

В результате курсовой работы было разработан контроллер АЛУ, состоящий из операционного устройства и устройства управления.

Разработка структурной схемы операционного устройства АЛУ производилась по заданному алгоритму сложения в коде (8-4-2-1). ОУ было выполнено для сложения двух шестнадцатиразрядных двоично-десятичных чисел. микропрограмма устроуство синтез диаграмма

Разработка устройства управления (УУ) производилась с использованием автомата Мура, выбранного в соответствии с заданным критерием минимума аппаратных затрат.

В ходе курсовой работы разработана структурная схема, микропрограмма работы операционного устройства, функциональная схема и построены временные диаграммы работы устройства управления.

Список использованной литературы

1. Брехов О.М. Принципы построения процессоров для авиационных комплексов. М.:МАИ, 1984.

2. Каган Б.М. Электронные вычислительные машины и системы: Учеб. Пособие для вузов. -- М.: Энергия, 1979.

3. Михнов Ю.М. Проектирование вычислительных устройств. М.: Минобороны, 1991.

4. Савельев А.Я. Прикладная теория цифровых автоматов. М.: Высшая школа, 1987.

5. Курс лекций по предмету «Архитектура ЭВМ».

Размещено на Allbest.ru