Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Вступ

Сьогодні центральні процесори (ЦП) - невід'ємний елемент сучасної комп'ютерної техніки, але так було не завжди. Перші «сервери» в сучасному розумінні або не мали ЦП або мали їх замінники. Обчислювальні функції у яких виконували неспеціалізовані набори системної логіки (стандартні мікросхеми й інші напівпровідникові компоненти). Однак у міру розвитку комп'ютерних технологій з'явилася можливість створювати дедалі більш складні мікросхеми, зокрема спеціалізовані - процесори.

Друга тема дипломної роботи про генератори синусоїдних сигналів або другими словами мікроелектронна апаратура. На першому етапі створення мікроелектронної апаратури функціональні вузли і блоки компонували в метало-скляні, керамічні і пластмасові корпуси разом з великім числом дискретних елементів. Для монтажу використовувались друковані плати. В даний час конструктивною основою мікроелектронної апаратури є метод компановки без корпусних мікро зборок в об'ємні функціонально закінчені герметичні вузли. Такий метод дозволяє в 3-4 рази знизити масу і габаритні розміри однотипних виробів.

Особливістю мікроелектронної апаратури являється широке використання математичних методів рішення всіх задач. Засобами мікроелектроніки можна змоделювати математичні вирази довільної складності. Якщо раніше математику застосовували для аналізу і синтезу радіотехнічних схем і обладнань, то тепер математика служить вихідною точкою вирішення радіоелектронним обладнанням задачі. Сьогодні математика і електроніка стали тісно пов'язаними дисциплінами.

1. Особливості будови та принцип роботи серверних процесорів

Будь-який ЦП незалежно від його призначення має ряд функціональних пристроїв (ФУ): блоки цілочислових обчислень (Integer Execution Unit, E-box, арифметико - логічний пристрій), обробки адрес (Address Translation Unit, A-box), контролери системної шини (System Bus Controller, B-box), декодери команд (Instruction Decoding Unit, I-box). Для проведення обчислень і збереження проміжних результатів використовується так званий файл регістрів (їх може бути кілька). Практично в усіх сучасних ЦП реалізовані і передбаченні напрями умовних переходів. З початку 1990-х рр. загальноприйнятою стала практика запровадження у ядро ЦП блоку речовинних обчислень (Floating-Point Unit, F-box). Якщо дизайн певної апаратної платформи, передбачав використання кеш-пам'яті з прямим доступом, то ЦП вводився блок взаємодії з кеш-пам'яттю (Cache Memory Interface Unit, C-box). У середовищі сучасних ЦП нерідко також реалізовані контролери пам'яті, периферійні шини тощо.

Залежно від уявлення команд процесори заведено поділяти на RISC (Reduced Instruction Set Computing, обчислення з допомогою обмеженого набору команд) і CISC (Complex Instruction Set Computing, обчислення з допомогою розширеного набору команд). Нині «чистокровних» представників тієї чи іншої групи зустріти дедалі складніше - в багатьох ЦП є риси обох архітектур.

Архітектура RISC з'явилася як спроба позбутися недоліків, властивих CISC-процесорам. У 70-х рр. було проведено дослідження, які показали, що майже 20% всіх команд CISC-процесора займають час, близько 80% всього процесорного часу, інші ж 80% команд - решту 20%, т. з. очевидний дисбаланс - деякі команди залишаються практично незатребуваними. У той самий час кожна додаткова команда у традиційному наборі збільшує вартість ЦП, оскільки її виконання в процесорі повинні бути у відповідних виконавчих блоках. Виникла ідея звести набір команд до мінімуму, зафіксувати їх довжину для зручності декодування, з безпосередній доступом до пам'яті (завантаження даних в регістри ЦП з пам'яті, і копіювання з регістрів) дозволити лише небагатьом. Це й дозволило отримати компактне ядро ЦП, здатне працювати в більш високих частотах при незмінних проектних нормах.

Таблиця 1. Порівняльна характеристика CISC і RISC архітектур

Природно, як і в RISC, і в CISC є свої переваги. RISC забезпечує ефективну суперскалярність (паралельність) обчислень функціональними пристроями ЦП й більшу кількість виконаних команд для одного такту ЦП. CISC має роботу ЦП при невеличкому числі функціональних пристроїв і наявності лише одного конвеєра розрахунку функціонального пристрою (попри збільшення кількості конвеєрів приріст продуктивності виявляється невеликим через обмеження, що накладаються декодером команд).

Процесори архітектури х86 спочатку мали CISC-архітектуру, але тільки згодом стали набувати властивостей RISC. Ядра цих ЦП зазнали кардинальних змін: вони почали проектуватися на засадах RISC, але водночас задля збереження сумісності до існуючого програмного забезпечення зовні в ЦП так само надходили звичайні команди CISC. Щоб така модель ЦП виявилася працездатною, потрібно обов'язкове внутрішнє перетворення CISC-команд до однієї чи кількох RISC-команд, яке безпосередньо виконуються ядром ЦП.

Такий підхід допоміг поліпшити суперскалярність обчислень (коли команди одночасно обробляються різними конвеєрами ФУ), але й не позбавив архітектуру від усіх недоліків, головний у тому числі - незручність паралельного декодування команд CISC, які мають різну довжину: неможливо визначити початок наступної команди до завершення декодування попередньої.

Першим із ЦП архітектури х86, спроектованих з RISC-ядром, став вже забутий Nx586 компанії NexGen, поданий у березні 1994 р. У листопаді 1995 р. з'явився Pentium Pro компанії Intel, а березні 1996-го - AMD К5, побудований з урахуванням модернізованої фірмової архітектури 29К.

CISC-процесори архітектури х86 ще кілька днів випускалися, переважно Intel (Pentium і Pentium MMX) і Cyrix (6x86 і 6х86МХ/6х86МП), але дні їх були полічені. У наступні роки архітектура Intel P6, основою якої був вищезгаданий Pentium Pro, продовжувала екстенсивно розвиватися, та його змінила архітектура NetBurst.

У 1997 р. AMD випустила ЦП, заснований на RISC-ядрі Nx686 (NexGen займалася AMD на початку 1996 р.), і розвивала цей модельний ряд до 2000 р., попри відставання в продуктивності від архітектури Intel P6. У 1999 р. AMD представила новий ЦП К7, який одержав офіційну назву Athlon, й успішно продовжує розвивати його архітектуру і сьогодні - ядро К8 (Athlon 64, Athlon 64 FX, Opteron) є еволюційним розвитком ядра К7. Підбиваючи підсумки вищесказаного, можна дійти невтішного висновку, що ЦП архітектури х86 перестали бути CISC, а й RISC у його розумінні відмовлялися (такий перехід не забезпечить збереження зворотної сумісності до існуючого програмного забезпечення), тому їх можна класифікувати як псевдо-RISC.

1.2 Типи та принцип роботи серверних процесорів

Незалежно кількості ЦП у системі і топології системної шини, їм довелося б розділяти доступ до загального простору оперативної пам'яті, крім випадків, коли використовується сегментування апаратних ресурсів деякого серверу чи суперкомп'ютера для запуску кількох копій ОС. Нині існують три типи доступу до оперативної пам'яті в багатопроцесорних системах:

· Класичний SMP (Symmetrical Multi-Processing, симетрична мультипроцесорна система);

Рис. 1. Класична SMP

· Розподілений SMP(distributedSMP);

· NUMA (Non-UniformMemoryAccess, неоднорідний доступ до пам'яті).

Початкова модель симетричного процесору, тепер звана класичною, передбачала, що ЦП у системі мають доступ до фізично єдиного простору оперативної пам'яті, обслуговуваного спеціальним контролером. Усі ЦП рівнозначні за рівнем прав доступу, будь-які механізми пріоритетності відсутні, системна логіка обробляє запити надходження, і лише з неї покладено всі функції роботи з оперативної пам'яттю. Відповідно затримки при доступі до пам'яті, однакові у всіх ЦП, при зверненні до будь-якої області пам'яті. Це найбільш проста модель організації доступу до пам'яті в багатопроцесорних системах, але і є найпродуктивнішою, що дозволяє підключати дуже багато ЦП.

Принцип розподіленої багато процесорної системи передбачає формування з наявних у системі ЦП логічних груп, кожна з яких має свій (локальний) обсяг оперативної пам'яті. Природно, що для забезпечення цілісності і нормального функціонування всього простору оперативної пам'яті, ці логічні групи мали б бути якось пов'язані між собою. Затримки при доступі до пам'яті будуть відповідно різні залежно від того, відбувається звернення до локальної чи віддаленої області пам'яті.

Мабуть, що, попри деяку подібність, розподілена SMP - не окреме питання комутованої архітектури: у вищій можна реалізувати як SMP, іNUMA. Наприклад, в обчислювальному комплексі IntelProfusionвісім ЦП Intel Xeon розділені на дві групи з чотирьох ЦП і пов'язані комутатором, до якого підключається НМС з контролером оперативної пам'яті. Отже, при зверненні до пам'яті всі процесори рівноправні і IntelProfusionє має класичну SMP-систему.

Принцип неоднорідного доступу (NUMA) полягає у явному поділі на локальну і найвіддаленішу пам'ять кожному з ЦП. Оскільки недолік комутованої архітектури - щодо низька швидкість обміну інформацією між комутаторами, виникла ідея інтегрувати контролер пам'яті в ядро ЦП. Модулі оперативної пам'яті у цьому разі підключаються безпосередньо до ЦП (без НМС). Такому ЦП у багато процесорній системі доведеться вимагати інформацію з оперативної пам'яті інших ЦП і відповідати на їхні запити. Модель пам'яті називається неоднорідною, оскільки швидкість доставки даних із локальної оперативної пам'яті ЦП буде вищою, ніж із оперативної пам'яті, підключеної до іншого ЦП, причому різниця - буде дедалі більш істотною зі збільшенням кількості ЦП у системі.

Моделі з розподіленою багато процесорною системою і неоднорідним доступом дозволяють створювати більш масштабі рішення, ніж класична SMP. Але вони пред'являють деякі специфічні вимоги до ОС, які мають оптимізувати завантаження процесорів в такий спосіб, щоб процес, що здійснюється однією ЦП, якомога менше використовував інформацію, розташовану за локальною оперативною пам'яттю іншого ЦП.

1.3 Характеристика серверних процесорів

Відповідно до назви, всі ЦП у системі підключаються послідовно до спільної системної шини і змушені ділити між собою її смугу пропускання. Цим визначаються як переваги, так і недоліки цієї архітектури. Поруч із економією кількості провідників і загальної вартості розробки виникають проблеми пропускної здатності системної шини, яка така істотна, що з великою кількістю ЦП (починаючи із восьмої) така топологія просто неприйнятна, оскільки затримки при зверненні до пам'яті дуже великі через чергу звернення до шини. Компенсацією недостатньої пропускної здатності системної шини може бути додавання значних локальних обсягів кеш-пам'яті до кожного ЦП. Загальна шина найбільш виконана в системах з цими двома процесорами. В чотирьох-процесорних системах обсяги кеш-пам'яті кожного ЦП доводиться збільшувати в 2-4 рази, що зумовлює значне зростання вартості кінцевої системи.

У зіркоподібної топології кожен ЦП має виділену системну шину, тож відсутня потреба у поділі доступу. Системні шини всіх ЦП підключаються безпосередньо до набору мікросхем. Хоча така архітектура і дозволяє мінімізувати залежність продуктивності ЦП від пропускної здатності системної шини, але накладає дуже високі вимоги на НМС і системну плату загалом, ускладнюючи їх проектування і збільшуючи вартість виробництва. Проте і цей підхід Демшевського не дозволяє підключити дуже багато ЦП - зіркоподібна топологія застосовується, зазвичай, в системах з цими двома чи чотирма процесорами.

Досить цікавий приклад зіркоподібної топології - двох-процесорні сервери Fujitsu RX 200. В основу покладено принцип швидкісного універсального комутатора, працюючого на тактовій частоті 220 МГц, що й виконує всі основні функції набору мікросхем. До нього по виділеним 128-бітним 220-МГц шинам (110 МГц із застосуванням технології DDR) підключаються ЦП SPARC64 V з тактовою частотою 2 ГГц і більше. Далі до нього ж підключаються два контролера оперативної пам'яті (DDR SDRAM 110 МГц), кожен із яких має свій 128-бітний канал даних, і два мости шини PCI - по 110-МГц 64-біт каналу. Ця схема забезпечує швидкісний обмін даними поміж усіма вузлами, але додавання, наприклад, ще чотирьох ЦП і двох контролерів оперативної пам'яті потребує серйозного перепроектування комутатора.

Рис. 2. Двох-процесорний сервер Fujitsu RX 200

У систем з комутаційною топологією проблем немає, властивих переліченим вище шинним архітектурам. У цій архітектурі ЦП немає НМС, а підключаються до комутатора, сполучення відбувається з іншими комутаторами. Механізм підключення може бути як простим (широка загальна шина), і ієрархічним (деревоподібна ієрархічна структура). За такою топологією можна проектувати системи з великою кількістю ЦП (до 1024).

Розглянемо комутаційну топологію з прикладу 16-процесорних серверів HP AlphaServer GS160. У основі архітектури лежить так званий Quad Building Block (QBB), у якому чотири ЦП Alpha 21264B (EV68C) з тактовою частотою до 1,22 ГГц, до 16 Мбайт B-cache за кожен ЦП, чотири модуля реєстрової SDRAM ЕСС загальним обсягом до 32 Гбайт, два модуля стабілізатора живлення, два 64-бітних 33-МГц РСI-інтерфейса, власне комутатор і інтерфейс GlobalPort для зв'язку з іншими комутаторами.

Рис. 3. Сервер HP AlphaServer GS160

Чотири таких QBB об'єднують в дворівневу деревоподібну структуру через головний комутатор, які перебувають на окремому модулі і забезпечують пропускну спроможність між двома окремо узятими QBB по 1,75 Гбайт/с у кожному напрямі.

Окремо стоять системи, у яких є контролер оперативної пам'яті, а вони часто й контролери периферійних шин інтегровані у ядро ЦП, тож потреба у системній шині відпадає. Такі системи будуються по NUMA-архітектурі.

2. Використання генераторів синусоїдального сигналу

Формування синусоїдних сигналів у цифрових генераторах ґрунтується на кусково-східчастій апроксимації. Залежно від того, рівномірно чи нерівномірно розташовані вузли апроксимації в часі і за рівнем, можливі три варіанти формування кусково-східчастого синусоїдного сигналу (на рис. 5 показаний півперіод сигналу): з рівномірним розташуванням вузлів апроксимації в часі (, а ), з рівномірним розташуванням вузлів апроксимації за рівнем (, а ), з оптимальним (нерівномірним) розташуванням вузлів апроксимації і в часі, і за рівнем (, ). В останньому випадку забезпечується мінімальне значення коефіцієнта гармонік і найкраще наближення сформованого сигналу до синусоїди при заданому числі рівнів апроксимації.

Ефективність варіантів методу кусково-східчастої апроксимації визначається двома основними показниками: ступенем наближення кривої сформованого сигналу до синусоїди і складністю апаратурної реалізації.

Ступінь наближення форми сигналу до синусоїди задається його спектральним складом або коефіцієнтом гармонік. Для визначення спектрального складу використовують розклад сигналу в ряд Фур'є, який показує, що кусково-східчастий сигнал містить, крім основної, вищі гармоніки порядку , де p число ділянок апроксимації (сходинок) за період сигналу; . Наприклад, при числі сходинок в сигналі будуть присутніми 99, 101, 199, 201, 299, 301 і т.д. вищі гармоніки, причому їхні амплітуди різко убувають із зростанням номера гармоніки (приблизно обернено пропорційно номеру гармоніки). Таким чином, збільшення числа ділянок апроксимації обумовлює зменшення амплітуд і збільшення номерів вищих гармонік в кусково-східчастому сигналі. При необхідності вищі гармоніки можуть бути відфільтровані і тим самим покращена якість сигналу.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Рис. 4. До пояснення цифро аналогового формування сигналів

Загальновживаною і найбільш розповсюдженою кількісною оцінкою ступеня відтворення синусоїдного сигналу є коефіцієнт гармонік. Для його визначення при великому числі сходинок p () справедлива асимптотична формула

,

де а числовий коефіцієнт, який набирає конкретних значень для кожного з трьох варіантів кусково-східчастої апроксимації: для рівномірної за часом ач; для рівномірної за рівнем ; для оптимальної . При великих значеннях p оптимальна апроксимація зменшує коефіцієнт гармонік у порівнянні з рівномірною апроксимацією за рівнем на 5%, а у порівнянні з рівномірною апроксимацією за часом на 15%. При невеликих p ця відмінність досягає 30…50%. Рівномірна апроксимація за рівнем у порівнянні з рівномірною апроксимацією за часом дає виграш 10%.

Усі цифрові генератори з кусково-східчастою апроксимацією, незалежно від її виду, можна зобразити узагальненою схемою (рис. 2).

Генератор імпульсів є мірою часових інтервалів , при накопиченні яких формуються моменти дискретизації кусково-східчастого сигналу. Цю функцію виконує блок завдання моментів апроксимації , він формує, залежно від виду апроксимації, рівномірну або нерівномірну послідовність імпульсів, які потрапляють на вхід реверсивного лічильника. Код поточного числа імпульсів, записаного в реверсивному лічильнику, подається на кодові входи ЦАП і на його виході виникає кусково-східчаста напруга. Значення рівнів цієї напруги задаються реверсивним лічильником і визначаються законом зміни опорів у ЦАП.

Залежно від виду апроксимації ЦАП виконується або функціональним, або лінійним. Опір резисторів ЦАП підібраний так, що напруга на його виході змінюється за тими самими законами. Функціональний ЦАП використовується при рівномірній апроксимації за часом і оптимальній апроксимації. Лінійний ЦАП використовується при рівномірній апроксимації за рівнем, при цьому опори ЦАП і сходинки напруги на його виходах змінюються рівномірно. Функціональний (нелінійний) ЦАП може бути замінений лінійним, якщо між реверсивним лічильником і ЦАП увімкнути ПЗП, в який записати коди миттєвих значень сигналу, розраховані при проектуванні генератора. Оскільки синусоїдна функція симетрична, то її можна формувати або за чверть періоду або за півперіод з відповідним перемиканням режиму роботи реверсивного лічильника (підсумовування і віднімання) і режиму роботи ЦАП (полярність формованого сигналу). Для покращання якості вихідного сигналу між ЦАП і вихідним підсилювачем може вмикатися ФНЧ (він може входити до складу підсилювача), який заглушує вищі гармонічні складові у вихідному сигналі генератора.

Регулювання амплітуди вихідного сигналу цифрових генераторів здійснюється за допомогою подільника напруги або атенюатора, коефіцієнт передачі яких можна змінювати не тільки вручну, як у аналогових генераторів, але й автоматично за певною програмою.

Більш складним виявляється питання перебудови частоти f вихідного сигналу цифрових генераторів. Найпростіше воно вирішується при рівномірній апроксимації за часом. У таких генераторах функції блока завдання моментів дискретизації ti виконує подільник частоти, коефіцієнт ділення якого установлюється згідно зі співвідношенням . Звідси видно, що є дві технічні можливості перебудови частоти f вихідної напруги генератора. Одна з них полягає в регулюванні частоти генератора імпульсів, яке може здійснюватися плавно або дискретно, із заданим кроком. Саме такий принцип перебудови частоти знаходить застосування в сучасних цифрових генераторах. Його недоліком є невисока стабільність частоти вихідного сигналу, яка ідентична нестабільності генератора імпульсів. Тому в цифрових генераторах, прецизійних за частотою, доцільним є інший принцип її перебудови. Полягає він в одержанні високо стабільних коливань шляхом ділення частоти кварцового генератора подільником частоти зі змінним коефіцієнтом ділення. В цьому разі нестабільність частоти визначається дуже малою нестабільністю частоти кварцового генератора. Проте такий принцип перебудови частоти призводить до нелінійної залежності частоти f від змінного коефіцієнта ділення kд, що не дозволяє проградуювати частотну шкалу генератора безпосередньо в одиницях частоти. Цього недоліку можна позбутися, застосувавши мікропроцесор для лінеаризації шкали генератора.

Для розширення частотного діапазону сучасних цифрових генераторів, наприклад типу Г4-153, використовується кусково-східчастий метод формування сигналів спільно з двома іншими методами. Спрощена структурна схема таких генераторів наведена на рис. 3. В цих генераторах кожному методу формування відповідає свій частотний канал і діапазон частот. У першому, високочастотному каналі синусоїдна напруга u(t) знімається безпосередньо з генератора, керованого напругою, частота якого перестроюється в діапазоні 1,0…11 МГц. У другому частотному каналі, який перекриває діапазон 0,1…1,0 МГц, синусоїдну напругу одержують виділенням основної гармоніки послідовності прямокутних імпульсів типу меандр, що формуються за допомогою подільника частоти 1 з коефіцієнтом ділення kд = 10, та блока фільтрів ФНЧ1.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Рис. 5. Узагальнена структурна схема цифрового генератора.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Рис. 6. Структурна схема цифрового генератора синусоїдної напруги.

Блок ФНЧ1 має п'ять фільтрів з різною смугою пропускання. Цифровий метод формування «синусоїдної» кусково-східчастої напруги реалізований у третьому частотному каналі з діапазоном частот від 10 Гц до 100 кГц. Під діапазони частот у цьому каналі задаються декадним змінюванням коефіцієнта ділення подільника частоти 2, а сигнал формується за допомогою ЦАП і одного з фільтрів блока ФНЧ2 з відповідною смугою пропускання. Частотні канали через керований аналоговий комутатор вмикаються до вихідного пристрою, в якому здійснюється регулювання амплітуди вихідної напруги за допомогою ЦАП. Перебудову частоти і амплітуди вихідної напруги можна виконувати органами керування, розміщеними на передній панелі, або дистанційно

Формування спеціальних сигналів (лінійно змінного, трикутного) і складних не синусоїдних сигналів проводиться за тим же методом перетворювання заданих кодів миттєвих значень цих сигналів у кусково-східчастий сигнал за допомогою ЦАП.

2.1 Генератори сигналів інфранизьких частот

В момент включення генератора перед напругою на колекторі транзистора VT2 передається на засув польового транзистора VT1. Починається процес зарядки конденсатора С1. По мірі його зарядки напруга на колекторі транзистора VТ2 буде зменшуватися. Наступний момент, коли польовий транзистор вийде з насиченості і зменшить базовий ток транзистора VT2.

Рис. 7. а) Схема інфранизьких частот, б) Графік імпульсної температури

Швидкість зарядки конденсатора С1 різко зменшиться. В цьому випадку транзистор VT1 закриється і вслід за ним закриється транзистор VT2. Тепер починається процес розрядки конденсатора С1 через резистор R3. Позитивна напруга на конденсаторі підтримує закритим транзистор VT1 і залишається в цьому стані до повної розрядки конденсатора.

Період слідування імпульсів міняється на 1,5% (для Т=600 с.) при зміні живлення на 11%. Для температури від +20 до +50С період міняється з коефіцієнтом 0,07% / С (рис. 4, б).

2.2 Генератори вимірювання сигналів низьких частот

Цифрові генератори низьких частот у порівнянні з аналоговими генераторами мають більш ефективні метрологічні характеристики. Зокрема, вони мають більш високу точність установки і стабільність частоти, малий коефіцієнт нелінійних перекручувань (строго синусоїдальної форми) і сталість рівня вихідного сигналу.

Цифрові генератори широко застосовуються, тому що в порівнянні з аналоговими вони більш зручні в експлуатації, мають високу швидкодію і наочну індикацію. У них істотно простіше встановлювати необхідну частоту. Крім того, у цифрових генераторах можна автоматично настроювати частоту по заздалегідь заданій програмі і можливо легке сполучення із цифровими засобами обробки інформації.

В основі принципу дії цифрових генераторів лежить формування числового коду з наступним перетворенням його в аналоговий гармонійний сигнал. Останній апроксимується функцією, модельованою за допомогою цифрового аналогового перетворювача (ЦАП).

Принципи апроксимації. Найпростіший вид апроксимації - східчаста (мал. 8, а). Вона полягає в заміні гармонійного коливання напругою східчастої форми, що досить мало відрізняється від синусоїдальної кривої. Пояснимо сутність східчастої апроксимації сигналів. Нехай апроксимуюча гармонійна напруга:

u(t) =Umaxsinwt

дискретизується за часом (при рівномірній дискретизації із кроком Дt) і в інтервалі, що розділяє два сусідніх моменти часу ti і ti+1. Це синусоїдальне коливання заміняють напругою постійного струму, тобто сходинкою, висота якої дорівнює значенню апроксимуючої напруги в момент ti, тобто:

У результаті такої заміни, замість кривої синусоїдальної форми виходить східчаста лінія, зображена на мал. 8, а.

При наявному періоді Т синусоїдального коливання число сходів р, що доводяться на один період, визначається кроком дискретизації

с = Ф/ДЯ.

Якщо ж з технічних міркувань число сходів задане, то зміна кроку дискретизації приводить до зміни періоду формованої напруги, оскільки

Ф = сДЯ.

Якщо tj = iДt, то рівняння східчастої кривої можна представити в наступному виді:

Рис. 8 Цифровий генератор низьких частот:

а - східчаста апроксимація сигналів; б - спрощена структурна схема; 1 - східчаста (апроксимована) крива; 2 - апроксиміруєма крива (синусоїда).

Або, з урахуванням значення с і співвідношення щ=2р/Ф записати як:

Крім того, східчаста крива тим точніше наближається за формою до синусоїди (зменшується погрішність апроксимації), чим більше обране число сходів р.

Коли це число досить велике, сформовану східчасту напругу можна розглядати як низькочастотну синусоїдальну напругу, перекручену в невеликому ступені високочастотною адитивною перешкодою.

Спектральний аналіз напруги, отриманої шляхом східчастої апроксимації, виявляє, що її спектр містить гармоніку основної частоти. Розкладання в ряд Фур'є показує, що найближчою вищою гармонікою буде складова (р -1), наступною гармонікою стане (р + 1), потім - гармоніки (2 р - 1) й (2 р + 1) і т.д. Наприклад, при р-25 і частоті напруги f основної гармоніки найближчими вищими гармоніками будуть 24, 26 й 49 й 51-я гармоніки, тобто напруги частот 24f, 26f, 49 f і 51 f.

Такі співвідношення між основною і вищою гармоніками дозволяють просто здійснити високоякісну фільтрацію, різко послабляючи вищі гармоніки, тобто одержати синусоїдальну напругу, яка характеризується дуже малим коефіцієнтом нелінійних перекручувань (коефіцієнтом гармонік).

Спрощена структурна схема цифрового генератора, що формує східчасту криву, наведена на мал. 8, б. Імпульсний кварцовий генератор виробляє періодичну послідовність коротких імпульсів з періодом проходження Т. На виході дільника частоти з регульованим коефіцієнтом розподілу g виходить послідовність імпульсів з періодом проходження Дt = gT, що задає крок дискретизації.

Імпульси надходять у лічильник ємністю р. Кодова комбінація, обумовлена числом i імпульсів, накопичених у лічильнику, передається в схему ЦАП. Останній виробляє напругу, що відповідає числу і, тобто и(iДt) = Umax sіп (і2р/р). У такий спосіб формуються сходи апроксимуючої кривої рст. Після нагромадження р імпульсів лічильник переповняється й скидається в нуль. Із приходом (р + 1) - го імпульсу починається формування нового періоду східчастої кривої.

Частоту формованого коливання при фіксованому числі сходів рст» регулюють, змінюючи крок дискретизації Дt, що досягається шляхом зміни коефіцієнта розподілу g дільника частоти.

2.3 Генератори синусоїдальних сигналів високих частот

Генератори синусоїдальних коливань для засобів виміру виконуються в двох видах:

- генератори сигналів (ГС);

- генератори стандартних сигналів (ГСС).

Останні мають більш високі показники стабільності частоти і форми коливань, але менші рівні по амплітуді, чим ГС. Генератори сигналів мають маркірування ГЗ, а генератори стандартних сигналів - Г4.

Узагальнені структурні схеми вимірювальних генераторів синусоїдальних сигналів типу ГС і ГСС показані на мал. 5. На мал. 5, а представлена структурна схема генератора сигналів, а на мал. 5, б - генератора стандартних сигналів. Параметр U(f) показує частоту коливань напруги.

У LС-генераторах, для яких виконуються умови балансу амплітуд і фаз, частота в основному визначається резонансом коливального контуру, як це показано, наприклад, на рис. 9. На схемах рис. 10, а і б U(f) - частота коливання напруги; Z1 і Z2 - комплексні опори.

Рис. 9. Узагальнені структурні схеми вимірювальних генераторів синусоїдальних сигналів типу ГС і ГСС.

Частота коливань

До LC генераторів також відносяться генератори із кварцовою стабілізацією частоти. Цей спосіб стабілізації заснований на застосуванні замість LC - контурів кварцового резонатора, що знижує нестабільність частоти до 10 (відхилення частоти нa Дf= 0,1 Гц від генеруємої f= 1 МГц).

Кварцовий резонатор являє собою поміщену у кварцетримач тонку прямокутну пластину, вирізану із кристала кварцу, певного розміру, грані якої належним чином орієнтовані до вісі кристала.

Однак LC - генератори всіх типів знаходять обмежене застосування у вимірювальній техніці, тому що частота їх важко перебудовується в широких межах, а на низьких частотах потрібні занадто більші величини індуктивностей і ємностей.

У вимірювальних генераторах синусоїдальних коливань частіше застосовуються схеми з RC-ланцюгами - звичайно з мостом Віна (див. мал. 6, б), що призначений для зрушення фази сигналу на 180°. Тут схема генератора будується на базі підсилювача, у якого в широкому діапазоні частот коефіцієнт передачі К є речовинною величиною, а фазове зрушення ц = 2р забезпечується за рахунок моста Віна і перетворення сигналу в каскадах посилення.

Рис. 10. Структурні схеми: б - LC-генератора; б - RС-генератора.

Отже, частота синусоїдальних коливань:

У реальних схемах автогенераторів застосовують підсилювач із більшим коефіцієнтом підсилення К, а для стабілізації частоти його охоплюють додатковим ланцюгом негативного зворотного зв'язку.

Висновок

Проробивши свою дипломну роботу я дізнався для себе багато нового про серверні процесори і зробив для себе такий висновок: технологія автоматичного контролю за станом серверної системи (Predictive Self Healing) дозволяє ОС самостійно діагностувати, ізолювати і усувати практично будь-які програмні та апаратні збої. Компонент Solaris Fault Manager - складова частина технології Predictive Self Healing - здійснює моніторинг апаратних і програмних частин системи, заздалегідь виявляючи потенційно збійні ділянки і виводячи їх з робочого середовища. Безпосередню участь адміністратора зведено до мінімуму, і вона відноситься в основному до випадків непереборних збоїв, що вимагають негайного втручання.

Варто особливо відзначити, що для платформ SPARC і х86 дистрибутив Solaris 10 збирається з однієї і тієї ж гілки розробки, так що обидві версії абсолютно ідентичні, зрозуміло, за винятком частин, пов'язаних з апаратними особливостями платформ.

В процесі виконання другої теми дипломної роботи, я ознайомився з будовою і застосуванням генераторів синусоїдних генераторів, інфранизьких, низьких і високих частот. Вони широко використовуються у електроцифровій техніці.

Практично в усіх сферах діяльності людини, в тому чи іншому вигляді, використовуються засоби електроніки. Нині електронні пристрої і системи керують виробничими процесами, космічними кораблями, обробляють результати досліджень, передбачають погоду, перекладають з однієї мови на іншу, ставлять діагнози захворювань і допомагають вибирати спосіб лікування, пишуть музику.

Список використаної літератури

1. Вільям Столлінгс «Структура організація і архітектура комп'ютерних систем», 5-е вид. - М: Видавничий дім «Вільямс», 2012. - 896 с.

2. Таненбаум Э, Архитектура компьютера. 5-е изд. - СПб.: Питер, 2011. - 844 с.

3. Гук М.Ю. Аппаратные средства ІВМ РС. 3-изд. - СПб.: Издательство «Питер», 2013. - 1072 с.

4. Жмакин А.П., Архитектура ЭВМ. - СПб.: БХВ-Петербург, 2010. - 320с

5. Гук М., Юров В. Процессоры Рentium VI, Athlon и DURON.-СПб.: - «Издательство «Питер», 2012. - 480 с.

6. Журнал «Радіо», №3-6, 2011.

7. Горошков Б.И. «Элементы радиоэлектронных устройств», М., 2008 р. - ст. 110-115, 125-128.

8. Справочник по схемотехнике для радиолюбителя, К. «Техніка», 2010 р. - ст. 309-312.

9. Мэндл М. «200 избранных схем электроники», М. «Мир», 2009 р. - ст. 90-93.

10. Гончаренко С.У. «Учням про цифрову електроніку», К. «Радянська школа», 2012 р.

11. Березовський М.А. Краткий справочник радиолюбителя, К. «Техніка», 1975 р. - ст. 116-124

Размещено на Allbest.ru