контроллер микропрограмма граф

Рисунок 1.1 - Структурная схема АЛУ для сложения чисел в коде (8-4-2-1)+3

Описание элементов микропрограммы:

ШинВх - шина входа, по которой данные поступают на входные регистры Рг1 и Рг2;

СчЦ - счетчик цикла, содержит значение количества байт, поступающих на шину входа;

Рг1 иРг2 - входной регистр первого слагаемого и второго слагаемого;

РгЗн1 и РгЗн2- регистр знака, анализирует первый бит соответственно Рг1 и Рг2;

РгА1 и РгА2 - регистры, содержащие число 3 в коде (8-4-2-1)+3, т.е 00110011;

РгВ1 и РгВ2 - регистры, содержащие соответственно байт первого и второго слагаемых в коде (8-4-2-1)+3;

СМ1 и СМ2 - сумматор, прибавляющий число 3 к каждой тетраде 1-го слагаемого;

РгСМ1 - регистр содержащий 1-ое слагаемое в коде (8-4-2-1)+3;

РгСМ2 - регистр содержащий 2-ое слагаемое в коде (8-4-2-1)+3;

РгС1 и РгС2- регистр выполняющий перевод отрицательного значения в положительное;

DСМ - десятичный сумматор, выполняющий сложение соответствующих байтов первого и второго слагаемых;

РгDСМ - регистр десятичного сумматора, содержащий не откорректированный результат сложения тетрайд слагаемых;

ТрP' - триггер, в котором фиксируется необходимость межбайтного переноса;

ТрP'' - триггер, в котором фиксируется необходимость межтетрадного пере носа;

РгВ3 и РгА4 - регистры, содержащие старшую и младшую тетрады байта - не откорректированного результата сложения слагаемых;

РгА3 и РгВ4 - регистры, содержащие число 3 или -3 в зависимости от того, возникают ли при сложении перенос в старшую тетраду или потетрадный перенос;

СМ3 - сумматор, выполняющий коррекцию старшей тетрады результата сложения байтов слагаемых;

СМ4 - сумматор, выполняющий коррекцию младшей тетрады результата сложения байтов слагаемых;

РгСМ - регистр, содержащий в итоге результат сложения в коде (8-4-2-1)+3;

ШинВых - шина выхода.

Ши.вх. имеет разрядность 32 бита. Основу АЛУ составляет десятичный сумматор DCM, разрядность которого равна 1 байту. Счетчик цикла СчЦ определяет количество байт, поступающих на шину входа. По шине входа поочередно поступают: первое слагаемое в Рг1, второе слагаемое в Рг2 в коде (8-4-2-1). Разрядность каждого регистра Рг1 и Рг2 32 бита. Затем в РгВ1 и в РгВ2, разрядностью 8 бит, поступают две младшие тетрады слагаемых, т.е. биты с 24 по 31, из Рг1 и Рг2 соответственно. В РгА1 и в РгА2 заносятся значения 00110011. СМ1 выполняет прибавление тройки к каждой тетраде регистра РгВ1. СМ2 выполняет прибавление тройки к каждой тетраде регистра РгВ2. Таким образом, в регистры РгСМ1 и РгСМ2 поступают тетрады в коде (8-4-2-1)+3. Далее производится побайтное сложение на десятичном сумматоре DCM, который строится на основе двоичных сумматоров. В результате сложения фиксируются два переноса: межбайтный перенос в ТрР' из 0 разряда и межтетрадный перенос в ТрР'' из 4 разряда. Значение из DCM поступает на регистр сумматора РгDСМ. СМ3 и СМ4 используются для выполнения коррекции. Биты с 0 по 3 из РгDCM поступают в РгВ3, биты с 4 по 7 из РгDCM поступают в РгА4. В регистры РгА3 и РгВ4 заносятся значения 3 (0011) или -3 (1101) в зависимости от требуемого типа коррекции. Тетрады после коррекции поступают из СМ3 и СМ4 на регистр РгСМ в разряды с 0 по 3 и с 4 по 7 соответственно. После каждого такта СчЦ уменьшается на 1.

Затем выполняется сдвиг РгСМ на 8 разрядов вправо для освобождения разрядов с 0 по 8, используемых в следующем такте, а регистры Рг1 и Рг2 сдвигаются на 8 разрядов вправо для того, чтобы выполнить выше описанные действия над следующим байтом, содержащимся в битах с 24 по 31. Когда СчЦ станет равен 0 в РгСМ будет содержаться результат сложения двух чисел в коде (8-4-2-1)+3, который выдается на ШинВых.

2. Разработка микропрограммы работы операционного устройства

Блок-схема микропрограммы функционирования контролера АЛУ представлена на рис. 2.1

Блок-схема микропрограммы функционирования контролера АЛУ

Блок-схема микропрограммы функционирования контролера АЛУ (продолжение)

Блок-схема микропрограммы функционирования контролера АЛУ (окончание)

3. Интерпретация микропрограммы в графы автоматов

Микропрограмма работы ОУ представляет собой последовательность управляющих сигналов, выдаваемых блоком УУ (устройства управления). Управляющий автомат типа Мура или Мили строится по этой микропрограмме в два этапа: получение граф - схемы алгоритма и построение графа автомата.

Схема алгоритма для автомата Мура

Схема алгоритма для автомата Мура (окончание)

При использовании автомата Мура для построения схемы УУ микропрограмма работы ОУ представляется в виде граф - схемы алгоритма в соответствии с рисунком 3.1

При построении автомата Мура приняты следующие обозначения:

· Q1 - Q21 - микрокоманды (состояния автомата);

· V1 - V38 - управляющие сигналы, которые должны быть выданы блоком УУ;

· U1 - U9, U1 - U9 - переменные, обозначающие выполнение или не выполнение условий переходов из одного состояния в другое;

· S1 - S9 - переменные значения, обозначающие условия, которые характеризуют состояния ОУ (входные сигналы).

· Q0 - начало и конец микропрограммы.

При использовании автомата Мили для построения схемы УУ микропрограмма работы ОУ представляется в виде граф - схемы алгоритма в соответствии с рисунком 3. 2

Схема алгоритма для автомата Мили (начало)

Схема алгоритма для автомата Мили (продолжение)

Схема алгоритма для автомата Мили (окончание)

При построении автомата Мили приняты следующие обозначения:

· Y1 - Y16 - микрокоманды (состояния автомата);

· V1 - V38 - управляющие сигналы, которые должны быть выданы блоком УУ;

· U1 - U9, U1 - U9 - переменные, обозначающие выполнение или не выполнение условий переходов из одного состояния в другое;

· S1 - S9 - переменные значения, обозначающие условия, которые характеризуют состояния ОУ (входные сигналы).

· Y0-Начало и конец микропрограммы.

Построение графа автомата Мура осуществляется в соответствии с рисунком 3.3

Граф автомата Мура

При построении графа автомата Мура были приняты следующие обозначения :

· Qn - состояния автомата

· Un или Un ,1- условиями переходов из одного состояния в другое.

Функции выходов для автомата Мура имеют вид:

Построение графа автомата Мили осуществляется в соответствии с рисунком 3.4

Граф автомата Мили

При построении графа автомата Мили были приняты следующие обозначения :

· Yn - состояния автомата

· Un или Un ,1- условиями переходов из одного состояния в другое.

Функции выходов для автомата Мили имеют вид:

4 Синтез устройства управления по графам

Устройство управления можно рассматривать как управляющий автомат типа Мура или Мили. Число состояний автомата определяет число элементарных автоматов (триггеров), требуемых для представления состояний автомата.

В данном случае требуется пять D-триггеров для автомата Мура, поскольку автомат Мура имеет двадцать два состояния от Q0 до Q21. Для автомата Мили, также требуется пять D-триггеров, так как у него семнадцать состояний от А0 до А16.

D-триггер - это элемент задержки. Он имеет один информационный вход D, один информационный выход S (S - выход, инверсный выходу S) и вход синхронизации C. D-триггер осуществляет задержку сигнала, поступившего на его вход, на один такт. Условное графическое обозначение D-триггера представлено на рисунке 4.1.

Размещено на http://www.allbest.ru/

D-триггер

Работа D-триггера полностью определяется его таблицей истинности, то есть таблицей переходов.

Таблица 4.1 - Таблица переходов D-триггера

В автомате Мура выходной сигнал зависит только от состояния.

Таблица 4.2 - Состояния автомата Мура

Функционирование управляющего автомата типа Мура представляется в виде таблицы переходов на основании графа, представленного на рисунке 3.3 и таблицы 1 состояний автомата Мура. В таблице переходов указываются всевозможные переходы и соответствующие им условия. По этой таблице устанавливаются значения сигналов на входах триггеров, при которых осуществляются переходы, то есть определяются функции возбуждения триггеров.

Таблица 4.3 - Таблица переходов автомата Мура

Функции возбуждения:

В отличие от автомата Мура, выходной сигнал которого зависит только от состояния, выходной сигнал автомата Мили зависит от состояния и от входного сигнала.

Состояния автомата Мили кодируются в соответствии с таблицей 4.4.

Таблица 4.4 - Состояния автомата Мили

Функционирование управляющего автомата типа Мили представляется в виде таблицы переходов на основании графа, представленного на рисунке 3.4 и таблицы 4.4 состояний автомата Мили.

Таблица 4.5 - Таблица переходов автомата Мили

Функции возбуждения:

Выбор управляющего автомата. Для проектирования схемы УУ используется автомат Мура. Это следует из того, что критерием при выборе автомата является минимум аппаратных затрат.

Теоретически нужно взять автомат Мили, так как этот автомат имеет меньшее число состояний, чем автомат Мура. В данном случае автомат Мили имеет 16 состояний, а автомат Мура 21. Но, при проектировании УУ с помощью автомата Мили в схеме УУ выходной сигнал зависит как от входного сигнала в данный момент времени, так и от выходного сигнала в предшествующий момент времени. Вследствие чего, при работе контроллера АЛУ могут возникнуть такие ситуации, когда автомат ещё не успел перейти в новое состояние, а на его вход пришёл новый сигнал. Для предотвращения таких ситуаций в схему следует ввести элемент задержки D-триггер. А это приводит к следующему недостатку. Так как элементов задержки в схеме получается столько же, сколько переходов в автомате Мили, то аппаратные затраты схемы УУ при использовании автомата Мили велики по сравнению с аппаратными затратами схемы УУ при использовании автомата Мура. Поэтому лучше использовать автомат Мура.

Но так как основным критерием при разработке контроллера БЗУ является максимальное быстродействие, то, несмотря на большее количество состояний, логично использовать автомат Мура, в котором выходной сигнал зависит только от внутреннего состояния, следовательно, элемент задержки не нужен. Отсюда время переключения из одного режима в другой при работе устройства естественно уменьшится, что приведет к максимальному быстродействию.

5. Разработка функциональной схемы УУ

В качестве автомата функциональной схемы УУ, был использован автомат Мура, в соответствии с критерием максимального быстродействия. Модель этого автомата работает быстрее по сравнению с автоматом Мили, так как выходной сигнал зависит только от внутреннего состояния, следовательно, элемент задержки не нужен. Отсюда время переключения из одного режима в другой при работе устройства естественно уменьшится, что приведет к максимальному быстродействию.

Функциональная схема УУ, расположенная в приложении А, строилась по полученным функциям возбуждения для автомата Мура. Функциональная схема содержит: сигналы условий (U1, U2, U3, U4, U5, U6), объединенные в шину входа (Швх), вход сигнала синхронизации С, шину состояний (Qs), блок триггеров, количество которых определяется количеством разрядов (i), которыми можно закодировать все возможные состояния системы; неполный дешифратор (5Ч22) и логические элементы ИЛИ.

Синхронизация в схеме осуществляется путем параллельной подачи синхросигнала на все триггеры, которые выполняют роль элементов памяти в схеме.

6. Построение временных диаграмм

Временные диаграммы построены с помощью таблиц перехода, отражающих работу контролера АЛУ, так как устройство управления построено по схеме автомата Мура, то задержка сигнала не нужна. Переключение из одного состояния в другое при переключении управляющего сигнала происходит одновременно.

Временные диаграммы приведены на рисунке 6.1.

Рисунок 6.1 - Временная диаграмма работы УУ.

Заключение

В процессе выполнения данной курсовой работы был разработан контроллер АЛУ для сложения чисел в коде (8-4-2-1)+3.

Разработка устройства управления (УУ) производилась с использованием автоматов Мура и Мили. Исходя из критерия минимум аппаратных затрат, УУ было синтезировано на основе автомата Мура, являющегося более производительным относительно своего предшественника.

В ходе курсовой работы разработана структурная схема, микропрограмма работы операционного устройства, функциональная схема и построены временные диаграммы работы устройства управления.

Список литературы

1. Каган Б.М. Электронные вычислительные машины и системы: Учеб. Пособие для вузов. -- М.: Энергия, 1979.

2. Майоров С. А. Структура электронных вычислительных машин. - Л. Машиностроение. Ленинградское отделение, 1979.

Размещено на Allbest.ru