Основные модели автоматического вычислителя

Размещено на http://www.allbest.ru/

Курсовая работа

по дисциплине

«Вычислительная техника и информационные технологии»

Модели автоматического вычислителя



Содержание

Введение

1. Присвоение данным операндам РОН

2. Блок - схема алгоритма вычисления

3. Таблица команд программы (хранящейся в памяти команд)

4. Создание (синтез) УУ - устройства, выполняющего команды

Заключение

Литература



Введение

В состав вычислителя входят: арифметико-логическое устройство АЛУ (ALU), регистр RgQ, память команд ПК, память данных ПД, устройство управления УУ (конечный автомат КА), мультиплексор MS, элементы управляющей логики И1, И2.

В ПК записываются команды, в ПД - операнды (данные).

Управление ПК и ПД осуществляется с помощью УУ сигналами V1-V7, которые подаются в виде 0 и 1 на указанные устройства.

Сначала выполняется первая (верхняя) команда (она записана в регистрах (строчках) ПК) и по указанным в ней адресам выбирает из ПД нужные данные (числа) для операндов X и Y (аргументов, над которыми выполняются заданные операции).

Для выполнения необходимой операции над X и Y в АЛУ подается КОП (код операции). Полученный результат из АЛУ выдается в регистр результата RgQ. Если этот результат промежуточный, то он записывается в ПД в ячейку (РОН) с адресом, который указан в команде. Если результат конечный, то он из RgQ подается на выход (например, на дисплей).

Устройство управления (УУ) главным образом определяет очередность выбора команд. В данном случае это последовательный переход по счету от одной команды к другой (от одного адреса к другому). Поэтому УУ представляет собой счетчик, на выходе Q которого появляется двоичная комбинация, определяющая число сосчитанных входных импульсов. Управление заключается в подаче импульса запуска и выключении УУ после выполнения всех операций по заданной функции.



Курсовая работа предусматривает:

· Изучение принципа действия упрощенной модели автоматического вычислителя типа программируемого микрокалькулятора, структурная схема которого изображена на Рис. 1.

Рис.1 - структурная схема вычислителя.

· Программирование в двоичных кодах алгоритма вычислений, предписываемых функцией из таблицы 10 методических указаний, где индекс задает номер варианта и определяется предпоследней и последней цифрами моего варианта.

При этом программу следует разместить в память команд (ПК), начиная с ячейки ,

а операнды - в память данных (ПД), начиная с ячейки .

· Синтез конечного автомата (КА), реализующего функции устройства управления (УУ) на Рис.1.

· Выполнение вручную всех расчетов согласно в двоичной системе счисления с выдачей всех промежуточных и окончательного результатов.



1. Присвоение данным операндам РОН

АЛУ выполняет следующие операции:

2. Блок - схема алгоритма вычисления

Таб.1 - блок - схема алгоритма вычисления.

К1		Вычисление и размещение результата в
К2		Перезапись из в
К3		Вычисление и размещение результата в
К4		Перезапись из в
К5		Вычисление и размещение результата в
К6		Перезапись из в
К7		Вычисление и размещение результата в

3. Таблица команд программы (хранящейся в памяти команд)

Таб. 2 - таблица команд программы.

Команда	Адрес в ПК	Тип перехода от одной команды к другой	КОП ALU	Адрес (в ПД) (РОН)	Адрес (в ПД) (РОН)	Доп. уровни в УУ
	V5	V4	V3	V2	V1	P2	P1	P0	K2	K1	K0	Ay	Ax	V6	V7
К1	0	0	0	0	0	1	1	1	1	1	0	0	0	1	0	0	0	0	0	1	1	0	1
К2	0	0	0	0	1	1	1	1	х	x	x	x	x	х	x	х	0	0	1	1	1	1	0
К3	0	0	0	1	0	1	1	1	1	1	0	0	0	1	0	0	0	0	1	1	1	0	1
К4	0	0	0	1	1	1	1	1	х	x	x	x	x	x	х	х	0	1	0	0	0	1	0
К5	0	0	1	0	0	1	1	1	1	1	0	0	0	1	0	1	0	1	0	0	0	0	1
К6	0	0	1	0	1	1	1	1	x	х	x	х	x	x	х	х	0	1	0	0	1	1	0
К7	0	0	1	1	0	Стоп	1	1	1	0	0	1	1	0	0	1	0	0	1	0	1

4. Создание (синтез) УУ - устройства, выполняющего команды

Управляющее устройство содержит комбинационные устройства КУ1 и КУ2, память и схему запуска.

Комбинационное устройство КУ1 формирует сигналы q1, q2, q3 управляющие триггерами T1, T2, T3 памяти УУ, что обеспечивает переход УУ из состояния a0 в состояние a1, из a1 в a2 и т.д.

Рис. 2 - структурная схема УУ.

Считаем, что переключающее устройство строится на триггерах с выходами Q. Определю необходимое количество триггеров для выполнения всех команд: ,

где М - количество рабочих состояний (тактов). Также учитывается 1 состояние покоя. ячейка алгоритм устройство команда

, т.е. .

После подачи импульса запуска КА должен отработать полный рабочий цикл, выдавая на каждом из тактов требуемые уровни выходных сигналов V1 - V7. В конце 7 такта КА должен сформировать сигнал W=1 сброса, которым он будет переведен в состояние покоя.

Составляю таблицу функционирования УУ.

Таб. 3 - таблица функционирования УУ.

Такт (состояние)	Текущее состояние КА	Выходные сигналы
0	0	0	0	X	X	X	X	X	X	X	Х
1	0	0	1	0	0	0	0	0	0	1	0
2	0	1	0	0	0	0	0	1	1	0	0
3	0	1	1	0	0	0	1	0	0	1	0
4	1	0	0	0	0	0	1	1	1	0	0
5	1	0	1	0	0	1	0	0	0	1	0
6	1	1	0	0	0	1	0	0	1	0	0
7	1	1	1	0	0	1	1	0	0	1	1

Алгоритм работы КА можно представить и в виде графа, изображенного на Рис.3:

Рис. 3 - алгоритм работы КА.

На Рис.3 - рабочие состояния КА, - состояние покоя.

Построю комбинационное устройство КУ, которое вырабатывает сигналы V1-V7 и W, имея на входах сигналы . Т.е. синтезирую счетчик на основе JK-триггеров.



Таб.4

Такт J	Предшествующие состояния триггеров (входные сигналы КУ1) на j-такте	Последующие состояния триггеров на (j+1)-такте	Выходные сигналы КУ1 (управляющие триггерами) на j-такте
		Q3(tj)	Q2(tj)	Q1(tj)		Q3(tj+1)	Q2(tj+1)	Q1(tj+1)		q3	q2	q1
0		0	0	0		0	0	1		0	0	1
1		0	0	1		0	1	0		0	1	1
2		0	1	0		0	1	1		0	0	1
3		0	1	1		1	0	0		1	1	1
4		1	0	0		1	0	1		0	0	1
5		1	0	1		1	1	0		0	1	1
6		1	1	0		1	1	1		0	0	1
7		1	1	1		х	х	х		х	х	х

По Таб. 4 составляю комбинационную схему в СДНФ. Видно, что q1=1. Выпишу СДНФ для q2,q3 и минимизирую их с помощью карт Карно-Вейча.

, (1)

, (2)

Для минимизации выражений также использую безразличные состояния Х.

, (3)

, (4)



Для формирования сигналов q1, q2 ,q3 использую встроенную логику ЗИ JK- триггеров. В результате память КА, вместе с КУ1 превратится в счетчик с параллельным переносом. Комбинационное устройство КУ2, имея на своих входах сигналы Q1, Q2, Q3 должно формировать выходные сигналы V1, V2,…V7, W согласно таблице 3. Формулы для МДНФ выходных переменных V1, V2,…V7, W позволяют построить принципиальную схему КУ2, чем и завершается синтез УУ.

Рис.4 - схема синтезированного устройства КУ1 - счетчика с параллельным переносом.

Аналогично составляю функции для V1-W в СДНФ и синтезирую КУ2, используя таблицу 3.

, (5)

, (6)

, (7)

, (8)

, (9)

, (10)

, (11)

, (12)

Минимизирую выражения с помощью карт Карно-Вейча:



, (13)

, (14)

, (15)

, (16)

, (17)



Рис. 5 - схема КУ-2.

Строю схему запуска и сброса.

Рис. 6 - схема запуска и сброса.

КА работает в том случае, если на его вход подаются тактовые импульсы ТИ, которые считаются счетчиком и заставляют его срабатывать. Таким образом, должна присутствовать схема запуска, которая подает ТИ от генератора на УУ. Еe выключение прекращает подачу ТИ.

Схема запуска и сброса может быть организована на ЛЭ «И» и RS-триггере (рис.6). Если на вход S триггера подать запускающий импульс, то на выходе Q появляется 1 и открывает схему «И». Когда вырабатывается команда СТОП, на вход R триггера подается сигнал W=1, на выходе Q появляется 0, и схема «И» перестает пропускать ТИ. Одновременно сигнал W подается на R-асинхронные входы триггеров, осуществляя их сброс (обнуление).

Рис. 7 - общая блок - схема УУ.

Проведу контрольные расчеты в двоичной системе счисления по заданной функции вычислителя.

а = 18(10) = 10010(2) b = 16(10) = 10000(2) с = 8(10) = 01000(2) d=3(10) = 00011(2)

Вычисление

Вычисление

Вычисление

Вычисление

Вывод: при выполнении данной курсовой работы я научился синтезировать УУ, составлять алгоритм вычислений, построил и изучил принцип работы упрощенной модели автоматического вычислителя.



Заключение

Управление ПК и ПД осуществляется с помощью УУ сигналами V1-V7, которые подаются в виде

0 и 1 на указанные устройства.

Сначала выполняется первая (верхняя) команда (она записана в регистрах (строчках) ПК) и по указанным в ней адресам выбирает из ПД нужные данные (числа) для операндов X и Y (аргументов, над которыми выполняются заданные операции).

Для выполнения необходимой операции над X и Y в АЛУ подается КОП (код операции). Полученный результат из АЛУ выдается в регистр результата RgQ. Если этот результат промежуточный, то он записывается в ПД в ячейку (РОН) с адресом, который указан в команде. Если результат конечный, то он из RgQ подается на выход (например, на дисплей).

Устройство управления (УУ) главным образом определяет очередность выбора команд. В данном случае это последовательный переход по счету от одной команды к другой (от одного адреса к другому). Поэтому УУ представляет собой счетчик, на выходе Q которого появляется двоичная комбинация, определяющая число сосчитанных входных импульсов. Управление заключается в подаче импульса запуска и выключении УУ после выполнения всех операций по заданной функции.



Литература

1. Цифровая и вычислительная техника/Под ред. Э.В. Евреинова. - М.: Радио и связь, 2010. - 464 с.

2. Каган Б.М. Электронные вычислительные машины и системы. - М.: Энернгоатомиздат, 2009. - 592 с.

3. Скворцов Г.И. Вычислительная техника и информационные технологии -МТУСИ М. 2007 - 40 с.

4. Конспект лекций по ВТиИТ.

Размещено на Allbest.ru

...