Физические и цифровые основы компьютера

Логический элемент «И» - логическое умножение или конъюнкция.

Y=АВ (А и В)

Y = 1, когда все переменные (две или более) равны единице

Таблица истинности Обозначение

Размещено на http://www.allbest.ru/

Рис. 19. Логический элемент «И». Таблица истинности, обозначение, временная диаграмма и физическая реализация на диодах.

Пример: «Лампочка горит, когда кнопка нажата и есть электричество».

Напряжение U_вых = Е (Y = 1) только тогда, когда на всех входах есть Е. Если хотя бы на один вход Е не подается, он открывается и шунтирует нагрузку (т.к. включен параллельно к ней). Тогда U_вых ? 0.

Используя логические элементы «И» и «НЕ» (или элементы «ИЛИ» и «НЕ»), можно построить любые сложные комбинационные схемы, т.к. они образуют так называемый функционально полный набор.

На практике в качестве основных чаще всего используются элементы «ИЛИ-НЕ» или «И-НЕ». Каждый из этих видов также образует функционально полный набор и позволяет реализовать любые комбинационные устройства.



Рис. 20. Логические элементы «И-НЕ» и «ИЛИ-НЕ».

Таблицы истинности аналогичны таблицам истинности элементов ИЛИ и И за исключением того, что значения Y инвертированы.

4.3 Цифровые автоматы

Триггер - элементарный цифровой автомат, который может находиться в одном из двух устойчивых состояний до тех пор, пока соответствующий входной сигнал не переведет его в противоположное. Для установки триггера в состояние 0 используется вход R (Reset), а для установки в состояние 1 - вход S (Set). Обычно в триггерах имеются два выхода: прямой Q и инверсный . Выходные сигналы триггера зависят как от комбинации входных сигналов, так и от внутреннего состояния триггера на момент поступления входных сигналов. Поэтому для составления таблиц истинности триггеров вводят следующие обозначения: Q_n - исходное состояние на выходе триггера (до поступления сигналов на вход) и Q_n+1 - состояние триггера после поступления сигналов на вход.

Асинхронный RS-триггер.

Размещено на http://www.allbest.ru/

Рис. 21. Асинхронный RS-триггер.

Таблица истинности RS-триггера

S	R	Qn+1
0	0	Qn
0	1	0
1	0	1
1	1	запр.

Из таблицы истинности следует, что при R = S = 0 состояние триггера не изменяется, т.е. он сохраняет информацию о последней поступившей команде. Сочетание R = S = 1 приводит к неопределенности состояния триггера (включить и выключить одновременно), поэтому называется запрещённым и не используется.

В рассматриваемом триггере информация на выходе появляется сразу после подачи информации на вход - такой триггер называется асинхронным. На практике чаще применяются синхронные триггеры. Они имеют дополнительный вход С (вход синхронизации), состояние которого либо запрещает, либо разрешает запись информации в триггер.

Универсальный JK-триггер

Характерным примером синхронного триггера может служить JK-триггер, универсальность которого заключается в том, что на его основе можно построить ряд других триггеров.

Обозначение Таблица истинности

Рис. 22. JK-триггер.

В этом случае входы S и R (установочные входы) остаются асинхронными и служат для предварительной установки триггера в любой момент времени в одно из следующих состояний: при R=0, S=1 - Q_n+1=1; при R=1, S=0 - Q_n+1=0. Сигнал на входе J включает триггер (Q_n+1=1), сигнал на входе К выключает триггер (Q_n+1=0). Комбинация сигналов J=K=1 изменяет состояние триггера на противоположное, причем изменение состояния триггера происходит только при наличии тактового импульса С на момент его среза (спадания импульса).

Синхронный RS-триггер

Для реализации на базе JK-триггера синхронного варианта RS-триггера достаточно наложить следующие условия: J=S, K=R, а состояние J=1, K=1 - запретить.

D-триггер

Если на триггер наложить это условие J==D, то из таблицы истинности JK-триггера (вторая и третья строка) следует, что Q_n+1=D, т.е. триггер запоминает сигнал на входе D в момент тактового импульса и хранит его до следующего тактового импульса, т.е. D-триггер является элементом памяти. В отличие от других триггеров переключение D-триггера происходит на переднем фронте тактового импульса С, т.е. при нарастании С от 0 до 1.

Обозначение Временные диаграммы

Размещено на http://www.allbest.ru/

Рис. 23. D-триггер.

Практически D-триггер может быть реализован на основе JK-триггера, если на вход последнего поставить элемент НЕ, однако обычно все виды триггеров выпускаются в виде ИМС.

4.4 Функциональные узлы и устройства ЭВМ

Регистры - функциональные узлы ЭВМ для запоминания многоразрядных кодов и выполнения над ними некоторых логических преобразований.

Регистр состоит из триггеров, количество которых соответствует числу разрядов двоичного кода, и ряда вспомогательных схем. Регистры бывают параллельными и последовательными.

В параллельных регистрах информация подается одновременно на все входы и записывается по таксовому импульсу. Количество разрядов информации равно числу триггеров и называется разрядностью регистра.

В последовательных регистрах информация передается от триггера к триггеру последовательно по тактовым импульсам.



Рис. 24. Схема параллельного регистра на D-триггерах

Максимальный номер входа-выхода соответствует старшему разряду.

Для получения схемы последовательного регистра достаточно соединить выход первого триггера со входом второго и т.д..

Применение параллельных регистров

- преобразование или задержка сигналов.

- временное хранение информации;

Применение последовательных регистров

- организация временной задержки цифрового сигнала;

- хранение информации в стековой форме, т.е. при поступлении нового сигнала происходит сдвиг всей информации на одну позицию, информация в последнем триггере подается на выход;

- преобразование последовательного кода в параллельный.

Счетчики - функциональные узлы, предназначенные для подсчета числа входных сигналов и запоминания кода этого числа.

Число разрядов n счетчика определяет количество его устойчивых состояний. Каждый разряд счетчика включает в себя триггер. Максимальное записываемое число равно N=2ⁿ-1 (бинарный счетчик).

Рассмотрим работу простого двухразрядного счетчика на D-триггерах, который может вести счет от 0 до 3 (в дальнейшем счет повторяется с 0).



Рис. 25. Двухразрядный счетчик, схема на D-триггерах (вверху), временная диаграмма и таблица значений (внизу).

Счетчик предварительно сброшен на 0, т.е.

; ; D₁ = = 1; D₂ = = 1.

Принцип работы: сигнал на является "тактовым" для второго триггера. Каждый последующий импульс увеличивает содержимое счетчика на 1.

В системе обозначений ИМС счетчикам соответствует буквенное обозначение ИЕ (К155ИЕ). По назначению счетчики делятся на суммирующие (рассмотрен выше), вычитающие и реверсивные.

В вычитающих счетчиках исходное состояние , а каждый поступающий на вход сигнал уменьшает содержимое счетчика на 1.

Реверсивные счетчики могут осуществлять и сложение и вычитание поступающих импульсов, для чего существует 2 счетных кода (+1) и (-1).

Дешифратор - комбинационная логическая схема, преобразующая сигнал из двоичной системы в десятичную. Примером дешифратора является устройство, в котором для каждой комбинации сигналов на входе формируется единичный сигнал только на одном из выходов. Если количество двоичных разрядов дешифруемого кода равно n, то число выходов дешифратора обычно равно 2ⁿ. Используется для преобразования двоичного кода в десятичный, расшифровки кодов операций с выдачей соответствующего управляющего сигнала и т.д. Для дешифровки многоразрядных кодов используют многоступенчатые (каскадные) дешифраторы на основе более простых логических элементов.

Рис. 26. Обозначение однокаскадного дешифратора на 3 входа.

Рис. 27. Мультиплексор.

Мультиплексор - комбинационное устройство, в котором выход соединяется с одним из входов (А, В, С, D и т.д.) в соответствии с кодом адреса.

Из рисунка следует, что при коде адреса x=0, y=0 выход F соединяется со входом A и т.д.. Таким образом, код адреса определяет, какой из входных сигналов будет передан на выход устройства. Используется в устройствах управления и отображения информации.

Цифро-аналоговый и аналого-цифровой преобразователи (ЦАП и АЦП) служат для преобразования цифрового сигнала в аналоговый и наоборот. ЦАП и АЦП подробно рассмотрены в §1 главы 5 настоящего издания.

Арифметико-логическое устройство (АЛУ) - комбинационное устройство, которое выполняется в виде самостоятельных БИС или входит в состав других ИМС и позволяет производить арифметические и логические операции над n-разрядными входными кодами.

Четырехразрядное АЛУ (n= 4)

Рис. 28. Четырехразрядное АЛУ (n= 4).

На вход P₀ может быть подан сигнал переноса в младший разряд (P₀ = 1), который приводит к увеличению результата (числа F) на единицу. На входы А_i ; B_i подаются входные коды (операнды). Входы M и Si называются управляющими, т.к. на них подается комбинация сигналов, определяющих выполняемую операцию. При M = 0 АЛУ выполняет арифметические операции над входными кодами, а при M = 1 - логические. Набор сигналов Si определяет, какая именно операция выполняется. Операции выполняются во всех разрядах одновременно. Совокупность входных сигналов АЛУ однозначно определяет совокупность выходных сигналов. C выходов F_i снимаются результаты операций в каждом разряде. На выходе Р₄ может быть сформирован сигнал переноса из старшего разряда (сигнал переполнения).

АЛУ выполняет следующие операции:

1) арифметические: сложение, вычитание, увеличение или уменьшение на 1, сдвиг на один разряд влево (эквивалентно 2) или вправо (эквивалентно2) и др.

2) логические: И, ИЛИ, НЕ и их комбинации.

Недостатки АЛУ: работа только с двумя слагаемыми, нет операций умножения, деления и т.д. Поэтому все более сложные операции реализуются программно, при помощи процессора, который управляет работой входящего в его состав АЛУ.

4.5 Сумматор

Сумматор - это функциональный узел ЭВМ, выполняющий арифметическое суммирование кодов чисел. Операция суммирования осуществляется сумматором поразрядно с использованием одноразрядных суммирующих устройств.

Рассмотрим этот процесс подробнее. Очевидно, что в каждом разряде требуется сложить три двоичных цифры:

1) цифру данного разряда первого слагаемого А;

2) цифру данного разряда второго слагаемого В;

3) цифру переноса из соседнего младшего разряда Р;

т.е., реализовать сложение в двоичной системе по следующим правилам:

0+0=0; 0+1=1; 1+0=1; 1+1=0+ единица переноса в следующий разряд.

Основой сумматора является логический элемент «Исключающее ИЛИ» рис. 29.

Размещено на http://www.allbest.ru/

Рис. 29. Обозначение логического элемента "Исключающее ИЛИ".

Используя элемент "Исключающее ИЛИ", операцию арифметического сложения пары чисел можно реализовать по схеме на рис. 29.

Рис. 30. Схема, обозначение и таблица истинности полусумматора.

Такое устройство называется полусумматором и может быть использовано в младшем разряде многоразрядного сумматора, т.к. не предусматривает учет переноса из предыдущего разряда.

Для получения полного сумматора необходимо учитывать значения Р предыдущего разряда. Таблица истинности полного сумматора (далее - сумматор) представлена на рис. 31:

A	B	Pпред	P	S
0 0 1 1	0 1 0 1	0 0 0 0	0 0 0 1	0 1 1 0
0 0 1 1	0 1 0 1	1 1 1 1	0 1 1 1	1 0 0 1

Размещено на http://www.allbest.ru/

Рис. 31. Схема и таблица истинности сумматора.

Обозначение одноразрядного сумматора

Размещено на http://www.allbest.ru/

Рис. 32. Обозначение сумматора.

Параллельный многоразрядный сумматор состоит из множества одноразрядных сумматоров, суммируемые коды поступают на входы сумматора по всем разрядам одновременно. Максимальное время суммирования равно времени распространения переноса.

Рис. 33. Схема многоразрядного параллельного сумматора.

5. Устройство IBM PC

5.1 Архитектура компьютеров IBM PC

Архитектура определяет принципы действия, информационные связи и взаимное соединение основных логических узлов компьютера: процессора, оперативного памяти, внешних запоминающих устройств и периферийных устройств.

Классическая архитектура однопроцессорного компьютера - одно арифметико-логическое устройство (АЛУ), через которое проходит поток данных, и одно устройство управления (УУ), через которое проходит поток команд - программа.

Рис. 34. Общая схема компьютера.

К этому типу архитектуры относится архитектура персонального компьютера с общей шиной. Все функциональные блоки здесь связаны между собой общей шиной, называемой также системной магистралью. Физически магистраль представляет собой многопроводную линию с гнездами для подключения электронных схем. Совокупность проводов магистрали разделяется на отдельные группы: шину адреса, шину данных и шину управления.

Периферийные устройства (принтер и др.) подключаются к аппаратуре компьютера через специальные контроллеры - устройства управления периферийными устройствами. Контроллер - устройство, которое связывает периферийное оборудование или каналы связи с центральным процессором, освобождая процессор от непосредственного управления функционированием данного оборудования.

Функции основных узлов компьютера следующие:

Центральный процессор - это микропроцессор со всеми необходимыми вспомогательными микросхемами, включая внешнюю кэш-память и контроллер системной шины. В большинстве случаев именно центральный процессор осуществляет обмен по системной шине.

Оперативная память может занимать почти все адресуемое пространство памяти процессора. Однако чаще всего ее объем гораздо меньше. В современных персональных компьютерах стандартный объем системной памяти составляет, как правило, от 64 Mбайт до 2 Гбайт. Оперативная память компьютера выполняется на микросхемах динамической памяти и поэтому требует регенерации.

Постоянная память (ROM BIOS - Base Input/Output System) имеет небольшой объем (до 64 Кбайт), содержит программу начального запуска, тестирование конфигурации системы, а также драйверы (программы нижнего уровня) для взаимодействия с системными устройствами.

Контроллер прерываний преобразует аппаратные прерывания системной магистрали в аппаратные прерывания процессора и задает адреса векторов прерывания. Все режимы функционирования контроллера прерываний задаются программно процессором перед началом работы.

Контроллер прямого доступа к памяти принимает запрос на ПДП из системной магистрали, передает его процессору, а после предоставления процессором магистрали производит пересылку данных между памятью и устройством ввода/вывода. Все режимы функционирования контроллера ПДП задаются программно процессором перед началом работы. Использование встроенных в компьютер контроллеров прерываний и ПДП позволяет существенно упростить аппаратуру применяемых плат расширения.

Контроллер регенерации осуществляет периодическое обновление информации в динамической оперативной памяти путем проведения по шине специальных циклов регенерации. На время циклов регенерации он становится хозяином (задатчиком) шины.

Перестановщик байтов данных помогает производить обмен данными между 16-разрядным и 8-разрядным устройствами, пересылать целые слова или отдельные байты.

Часы реального времени и таймер-счетчик - это устройства для внутреннего контроля времени и даты, а также для программной выдержки временных интервалов, программного задания частоты и т.д.

Системные устройства ввода/вывода - это те устройства, которые необходимы для работы компьютера и взаимодействия со стандартными внешними устройствами по параллельному и последовательному интерфейсам. Они могут быть выполнены на материнской плате, а могут располагаться на платах расширения.

Платы расширения устанавливаются в слоты (разъемы) системной магистрали и могут содержать оперативную память и устройства ввода/вывода. Они могут обмениваться данными с другими устройствами на шине в режиме программного обмена, в режиме прерываний и в режиме ПДП. Предусмотрена также возможность захвата шины, то есть полного отключения от шины всех системных устройств на некоторое время.

Важная особенность подобной архитектуры - ее открытость, то есть возможность включения в компьютер дополнительных устройств, причем как системных устройств, так и разнообразных плат расширения. Открытость предполагает также возможность простого встраивания программ пользователя на любом уровне программного обеспечения компьютера.

5.2 Процессор

Процессор компьютера предназначен для обработки информации. Микросхема, реализующая функции центрального процессора персонального компьютера, называется микропроцессором. Обязательными компонентами микропроцессора является арифметико - логическое устройство и блок управления. Арифметико - логическое устройство отвечает за выполнение арифметических и логических операций, а устройство управления координирует работу всех компонентов и выполнение процессов, происходящих в компьютере. Технически процессор реализуется на большой интегральной схеме, структура которой постоянно усложняется, и количество функциональных элементов (типа диод или транзистор) на ней постоянно возрастает (от 30 тысяч в процессоре 8086 до 1 миллиарда в современных процессорах).

Важнейшими характеристиками процессора являются:

1. Тактовая частота - параметр, показывающий реальную частоту работы ядра процессора. При маркировке современных процессоров может указываться числовой рейтинг производительности, а не реальная тактовая частота. Чем выше тактовая частота, тем меньше длительность выполнения одной операции и тем выше производительность компьютера. Тактовую частоту можно измерить и определить ее значение. Единица измерения частоты - Гц, 1 Гц соответствует одному такту в секунду. В настоящее время используются произвольные единицы МГц (ГГц) - миллион (миллиард) тактов в секунду.

2. Разрядность - количество бит обрабатываемое одновременно процессором. В общем случае производительность процессора тем выше, чем больше его разрядность. В настоящее время используются 16-, 32- и 64-разрядные процессоры, причем практически все современные программы рассчитаны на 32- и 64-разрядные процессоры.

Часто уточняют разрядность процессора и пишут, например, 16/20, что означает, что процессор имеет 16-разрядную шину данных и 20-разрядную шину адреса. Разрядность адресной шины определяет адресное пространство процессора, т.е. максимальный объем оперативной памяти, который может быть установлен в компьютере. Процессоры Pentium, являются 32-разрядными внутри, но имеют 64-разрядную внешнюю шину данных

3. Объем кэш-памяти. Процессор работает значительно быстрее, чем оперативная память, и при обращении к ней ему приходится некоторое время простаивать в ожидании результата. Чтобы снизить простои, непосредственно на кристалле процессора устанавливается небольшой объем очень быстрой памяти, называемой кэш-памятью (cash в переводе - тайник). Современные процессоры имеют двухуровневую или трехуровневую организацию интегрированной кэш-памяти. У кэш-памяти первого уровня (L1) наивысшая скорость и небольшой объем (обычно 16-32 Кбайт). Кэш-память второго уровня (L2) обладает несколько меньшим быстродействием, но объем может составлять от 128 Кбайт до 1 Мбайт. В некоторых новых процессорах также встречается кэш-память третьего уровня (L3) объемом от 1 Мбайт.

Производительность процессора является интегральной характеристикой, которая зависит от частоты процессора, его разрядности, а так же особенностей архитектуры (наличие кэш-памяти и др.). Производительность процессора нельзя вычислить, она определяется в процессе тестирования, т.е. определения скорости выполнения процессором определенных операций в какой-либо программной среде.

Первоначально процессоры строились на архетектуре CISC (англ. Complex Instruction Set Computing - вычисления с полный набор команд). Для них характерно нефиксированное значения длины команды и исполнение сложных операций, таких как загрузка в память, арифметические действия и т.п. в одной инструкции. Типичными представителями CISC-процессоров являются процессоры x86 (исключая современные Intel Pentium 4, и AMD Athlon, которые являются гибридными).

В 1970-х годах ученые из IBM обнаружили, что в компиляторах использовался лишь небольшой набор команд процессора. Ими было также показано, что сложные операции, используемые редко, были как правило были медленнее, чем те же действия, выполняемые набором простых команд.

Первые RISС-процессоры RISC (англ. Reduced Instruction Set Computing) - вычисления с сокращённым набором) команд были разработаны в начале 1980-х годов в Стэнфордском и Калифорнийском университетах США. Они выполняли небольшой (50 ? 100) набор команд, тогда как обычные CISC-процессоры выполняли 100-200 команд.

Характерные особенности RISC-процессоров: 1) Фиксированная длина машинных инструкций (например, 32 бита) и простой формат команды. 2) Одна инструкция выполняет только одну операцию с памятью - чтение или запись. Операции вида «прочитать-изменить-записать» отсутствуют. 3) Большое количество регистров общего назначения (32 и более). Благодаря этому RISС-процессоры работали на частоте в 2 - 3 раза большей, чем CISC.

В настоящее время многие архитектуры процессоров являются RISC-подобными, к примеру, DEC Alpha, SPARC, MIPS, POWER и PowerPC. Наиболее широко используемые в настольных компьютерах процессоры архитектуры x86 ранее являлись CISC-процессорами, однако новые процессоры являются CISC-процессорами с RISC-ядром. Они непосредственно перед исполнением преобразуют CISC-инструкции процессоров x86 в более простой набор внутренних инструкций RISC.

5.3 Принципы программного управления

Принцип управления. Программа состоит из набора команд, выполняющихся процессором автоматически в определенной последовательности. Выборка программы из памяти осуществляется с помощью счетчика команд. Этот регистр «IP» смещение на команду, которая должна быть выполнена. Процессор последовательно увеличивает хранимый в нем адрес очередной команды на длину команды. А так как команды программы расположены в памяти друг за другом, то тем самым организуется выборка цепочки команд из последовательно расположенных ячеек памяти. Если же нужно после выполнения команды перейти не к следующей, а к какой-то другой, используются команды условного или безусловного перехода, которые заносят в счетчик команд номер ячейки памяти, содержащей следующую команду. Выборка команд из памяти прекращается после достижения и выполнения команды «стоп» (End). Таким образом, процессор исполняет программу автоматически, без вмешательства человека.

Принцип однородности памяти. Программы и данные хранятся в одной и той же памяти, поэтому компьютер не различает, что хранится в данной ячейке памяти - число, текст или команда. Над командами можно выполнять такие же действия, как и над данными. Это открывает целый ряд возможностей. Например, программа в процессе своего выполнения также может подвергаться переработке, что позволяет задавать в самой программе правила получения некоторых ее частей (так в программе организуется выполнение циклов и подпрограмм). Более того, команды одной программы могут быть получены как результаты исполнения другой программы. На этом принципе основаны методы трансляции - перевода текста программы с языка программирования высокого уровня на язык конкретной машины.

Принцип адресности. Структурно основная память состоит из пронумерованных ячеек. Процессору в произвольный момент времени доступна любая ячейка.

Отсюда следует возможность давать имена областям памяти так, чтобы к запомненным в них значениям можно было впоследствии обращаться или менять их в процессе выполнения программ с использованием присвоенных имен.

Компьютеры, построенные на перечисленных принципах, относятся к типу фон-неймановских. Но существуют компьютеры, принципиально отличающиеся от фон-неймановских. Для них, например, может не выполняться принцип программного управления, т. е. они могут работать без счетчика команд, указывающего текущую выполняемую команду программы. Для обращения к какой-либо переменной, хранящейся в памяти, этим компьютерам необязательно давать ей имя.

5.4 Интерфейс

Интерфейс - это аппаратное и программное обеспечение (элементы соединения и вспомогательные схемы управления, их физические, электрические и логические параметры), предназначенное для сопряжения систем или частей системы (программ или устройств). В связи с понятием интерфейса рассматривают также понятие шина (магистраль) - это среда передачи сигналов, к которой может параллельно подключаться несколько компонентов вычислительной системы и через которую осуществляется обмен данными.

Первым стандартным системным интерфейсом для ПК следует считать ISA (Industry Standard Architecture - Архитектура промышленного стандарта). ISA представляет собой шину, используемую в IBM PC-совместимых ПК для обеспечения питания и взаимодействия плат расширения с системной платой, в которую они вставляются. Первый вариант этой архитектуры для ЦП 8086/8088 с тактовой частотой 4,77 МГц представлял собой 62-контактную шину с 8 линиями данных, 20 линиями адреса, сигналами для прерываний и запросов, а также линиями питания и сигналами синхронизации.

Интерфейс PCI

Сейчас доминирующее положение на рынке ПК занимают системы на основе шины PCI (Peripheral Component Interconnect - Взаимодействие периферийных компонентов). Этот интерфейс был предложен фирмой Intel в 1992 году (стандарт PCI 2.0 - в 1993). Следует отметить, что разработчики этого интерфейса позиционируют PCI не как локальную, а как промежуточную шину, т.к. она не является шиной процессора.

Шины ISA, EISA или MCA могут управляться шиной PCI с помощью моста сопряжения (на рис 1.2 он обозначен PIIX), что позволяет устанавливать в ПК платы устройств ввода-вывода с различными системными интерфейсами.

Рис. 35. Система на основе PCI.

В таких системах чипсет разделен на два моста (рис. 35): "северный" (North Bridge) и "южный" (South Bridge). Северный мост связывает центральный процессор (ЦП), память и видеокарту - три устройства в системе, между которыми курсируют наибольшие потоки данных. Таким образом, на северный мост возлагаются функции контроллера основной памяти, моста AGP и устройства сопряжения с шиной процессора. Собственно мост PCI, обслуживающий остальные устройства ввода-вывода в системе реализован на основе южного моста.

Существует 32-разрядная и 64-разрядная реализация шины PCI. В 64-разрядной реализации используется разъем с дополнительной секцией. 32-разрядные и 64-разрядные платы можно устанавливать в 64-разрядные и 32-разрядные разъемы и наоборот. Платы и шина определяют тип разъема и работают должным образом. При установке 64-разрядной платы в 32-разрядный разъем остальные выводы не задействуются и просто выступают за пределы разъема. На шине PCI сигналы адреса и данных мультиплексированы, поэтому для передачи каждых 32 или 64 разрядов требуется два шинных цикла: один - для пересылки адреса, а второй - для пересылки данных. Шина PCI-32 с тактовой частотой 33 МГц имеет пиковую скорость обычной передачи около 66 Мбайт/с (два шинных цикла для передачи 4 байт) и пиковую скорость пакетной передачи около 105 Мбайт/с.

PCI поддерживает процедуру прямого доступа к памяти ведущего устройства на шине (bus mastering DMA). Процессор может функционировать параллельно с периферийными устройствами, являющимися ведущими на шине.

Кроме того, платы PCI поддерживают:

автоматическую конфигурацию Plug&Play (не требуют назначения адресов расширений BIOS вручную);

совместное использование прерываний (когда один и тот же номер прерывания может использоваться разными устройствами);

контроль четности сигналов шины данных и адресной шины;

конфигурационную память от 64 до 256 байт (код производителя, код устройства, код класса (функции) устройства и др.).

Порт AGP

С повсеместным внедрением технологий мультимедиа пропускной способности шины PCI стало не хватать для производительной работы видеокарты. Чтобы не менять сложившийся стандарт на шину PCI, но, в то же время, ускорить ввод-вывод данных в видеокарту и увеличить производительность обработки трехмерных изображений, в 1996 году фирмой Intel был предложен выделенный интерфейс для подключения видеокарты - AGP (Accelerated Graphics Port - высокоскоростной графический порт

Одной из целей разработчиков AGP было уменьшение стоимости видеокарты, за счет уменьшения количества встроенной видеопамяти. По замыслу Intel, большие объемы видеопамяти для AGP-карт были бы не нужны, поскольку технология предусматривала высокоскоростной доступ к общей памяти.

Интерфейс AGP по топологии не является шиной, т.к. обеспечивает только двухточечное соединение, т.е. один порт AGP поддерживает только одну видеокарту. В то же время, порт AGP построен на основе PCI 2.1 с тактовой частотой 66 МГц, 32-разрядной шиной данных и питанием 3,3 В. Поскольку порт AGP и основная шина PCI независимы и обслуживаются разными мостами, это позволяет существенно разгрузить последнюю, освобождая пропускную способность, например, для потоков данных с каналов IDE. В то же время, поскольку AGP-порт всегда один, в интерфейсе нет возможностей арбитража, что существенно упрощает его и положительно сказывается на быстродействии. Для повышения пропускной способности AGP предусмотрена возможность передавать данные с помощью специальных сигналов, используемых как стробы, вместо сигнала тактовой частоты 66 МГц (табл. 1). Например, в режиме AGP 2x данные передаются как по переднему, так и по заднему фронту тактового сигнала, что позволяет достичь пропускной способности 533 Мбайт/с.

Режим	AGP 1x	AGP 2x	AGP 4x	AGP 8x
Спецификация	AGP 1.0-1997	AGP 1.0-1997	AGP 2.0-1998	AGP 3.0-2000
Уровни напряжений	3,3 В	3,3 В	1,5 В	0,8 В
Макс. скорость	266 Мбайт/с	533 Мбайт/с	1066 Мбайт/с	2133 Мбайт/с

Таблица 1. Режимы работы AGP

В AGP существует возможность отмены механизма мультиплексирования шины адреса и данных - режим адресации по боковой полосе SBA (Side-Band Addressing). При использовании SBA задействуются 8 дополнительных линий, по которым передается новый адрес, в то время как по 32-битной шине данных передается пакет от предыдущего запроса. Главная обработка трехмерных изображений выполняется в основной памяти компьютера как центральным процессором, так и процессором видеокарты

Чтобы извлечь выгоду из применения порта AGP, помимо требуемой аппаратной поддержки (т.е. графического адаптера AGP и системной платы), необходимую поддержку должны обеспечивать операционная система и драйвер видеоадаптера, а в прикладной программе должны быть использованы новые возможности порта AGP (например, трехмерное проецирование текстур).

Существуют модификации порта AGP:

спецификация AGP Pro для видеокарт с большой потребляемой мощностью (до 110 Вт), включающая дополнительные разъемы питания;

64-битный порт AGP, используемый для профессиональных графических адаптеров;

интерфейс AGP Express, представляющий собой эмуляцию порта AGP при помощи сдвоенного слота PCI в форм-факторе AGP. Применяется на некоторых материнских платах на основе PCI Express для поддержки AGP-видеокарт.

В настоящее время порт AGP практически исчерпал свои возможности и активно вытесняется системным интерфейсом PCI Express.

PCI Express

C 2005 года в ПК вместо PCI используют новый системный интерфейс - PCI Express. Интерфейс (первоначальное название - 3GIO) использует концепцию PCI, однако физическая их реализация кардинально отличается. На физическом уровне PCI Express представляет собой не шину, а некое подобие сетевого взаимодействия на основе последовательного протокола. Высокое быстродействие PCI Express позволяет отказаться от других системных интерфейсов (AGP, PCI), что дает возможность также отказаться от деления системного чипсета на северный и южный мосты в пользу единого контроллера PCI Express.

Одна из концептуальных особенностей интерфейса PCI Express, позволяющая существенно повысить производительность системы, - использование топологии "звезда". В топологии "шина" (рис. 36) устройствам приходится разделять пропускную способность PCI между собой. При топологии "звезда" (рис. 1.3б) каждое устройство монопольно использует канал, связывающий его с концентратором (switch) PCI Express, не деля ни с кем пропускную способность этого канала.

а б

Рис. 36. Сравнение топологий PCI (а) и PCI Express (б)

Канал (link), связывающий устройство с концентратором PCI Express, представляет собой совокупность дуплексных последовательных (однобитных) линий связи, называемых полосами (lane). Дуплексный характер полос также контрастирует с архитектурой PCI, в которой шина данных - полудуплексная (в один момент времени передача выполняется только в определенном направлении). На электрическом уровне каждая полоса соответствует двум парам проводников с дифференциальным кодированием сигналов. Одна пара используется для приема, другая - для передачи. PCI Express первого поколения декларирует скорость передачи одной полосы 2,5 Гбит/с в каждом направлении. В будущем планируется увеличить скорость до 5 и 10 Гбит/с.

Канал может состоять из нескольких полос: одной (x1 link), двух (x2 link), четырех (x4 link), восьми (x8 link), шестнадцати (x16 link) или тридцати двух (x32 link). Все устройства должны поддерживать работу с однополосным каналом. Аналогично, различают слоты: x1, x2, x4, x8, x16, x32. Однако слот может быть "шире", чем подведенный к нему канал, т.е. на слот x16 фактически может быть выведен канал x8 link и т.п. Карта PCI Express должна физически подходить и корректно работать в слоте, который по размерам не меньше разъема на карте, т.е. карта x4 будет работать в слотах x4, x8, x16, даже если реально к ним подведен однополосный канал. Процедура согласования канала PCI Express обеспечивает выбор максимального количества полос, поддерживаемого обеими сторонами.

При передаче данных по многополосным каналам используется принцип чередования или "разборки данных" (data stripping): каждый последующий байт передается по другой полосе. В случае канала x2 это означает, что все четные байты передаются по одной полосе, а нечетные - по другой.

Как и большинство других высокоскоростных последовательных протоколов, PCI Express использует схему кодирования данных, встраивающую тактирующий сигнал в закодированные данные, т.е. обеспечивающую самосинхронизацию. Применяемый в PCI Express алгоритм 8B/10B (8 бит в 10 бит) обеспечивает разбиение длинных последовательностей нулей или единиц так, чтобы приемная сторона не потеряла границы битов. С учетом кодирования 8B/10B пропускную способность однополосного канала PCI Express можно оценить, как 2500 Мбит/с / 10 бит/байт = 250 мегабайт/с (238 Мбайт/с).

PCI Express обеспечивает передачу управляющих сообщений, в том числе прерываний, по тем же линиям данных. Последовательный протокол не предусматривает блокирование, поэтому легко обеспечивается латентность, сопоставимая с PCI, где имеются выделенные линии для прерываний.

5.5 Интерфейс внешнего устройства

Интерфейс внешнего устройства - интерфейс соединения внешнего устройства с основным блоком компьютера, обеспечивающий пересылку данных между компьютером и его внешними устройствами. В зависимости от способа передачи данных различают последовательный и параллельный интерфейсы. Последовательный интерфейс обеспечивает передачу последовательности битов по единственной линии, а параллельный одновременную передачу двоичных данных по нескольким линиям.

Последовательный интерфейс реализуемый в СОМ портах в соответствии со стандартом RS-232C. Он был опубликован в 1969 г. Ассоциацией электронной промышленности (EIA). Первоначально этот интерфейс использовался для подключения ЭВМ и терминалов к системе связи через модемы, а также для непосредственного подключения терминалов к машинам. До недавнего времени последовательный интерфейс использовался для широкого спектра периферийных устройств (плоттеры, принтеры, мыши, модемы и др.), но сейчас активно вытесняется интерфейсом USB. Обычно ПК имеют в своем составе два интерфейса RS-232C, которые обозначаются COM1 и COM2.

Основные принципы обмена информацией по интерфейсу RS-232C заключаются в следующем: обмен данными обеспечивается по двум цепям, каждая из которых является для одной из сторон передающей, а для другой - приемной; последовательная передача всех разрядов данных, начиная с младшего разряда; после передачи последнего бита данных возможна передача контрольного разряда, который дополняет сумму до четности или нечетности.

PC традиционно используется параллельный интерфейс реализуемый в LPT-портах в соответствии со стандартом IEEE 1284-1994 принятым в 1994 году Институтом инженеров по электронике и электротехнике. В интерфейсе IEEE 1284-1994 используются 25 линий. Из них 8 являются линии для передачи данных. Данный интерфейс обеспечивает максимальную скорость передачи данных 4 Мбайт/с.

Спецификация периферийной шины USB была разработана лидерами компьютерной и телекоммуникационной промышленности (IBM, Intel, Microsoft и др.) для подключения компьютерной периферии вне корпуса ПК с автоматическим автоконфигурированием (Plug&Play). Первая версия стандарта появилась в 1996 г. Агрессивная политика Intel по внедрению этого интерфейса стимулирует постепенное исчезновение таких низкоскоростных интерфейсов, как RS 232C.

Интерфейс USB представляет собой последовательную, полудуплексную, двунаправленную шину со скоростью обмена:

USB 1.1 - 1,5 Мбит/с или 12 Мбит/с;

USB 2.0 - 480 Мбит/с.

Шина позволяет подключить к ПК до 127 физических устройств. Каждое физическое устройство может, в свою очередь, состоять из нескольких логических (например, клавиатура со встроенным манипулятором-трекболом).

Кабельная разводка USB начинается с узла (host) (рис. 37). Хост обладает интегрированным корневым концентратором (root hub), который предоставляет несколько разъемов USB для подключения внешних устройств. Затем кабели идут к другим устройствам USB, которые также могут быть концентраторами, и функциональным компонентам (например, модем или акустическая система). Концентраторы часто встраиваются в мониторы и клавиатуры (которые являются типичными составными устройствами). Концентраторы могут содержать до семи "исходящих" портов.



Рис. 37. Топология подключения устройств к USB

Для передачи сигналов шина USB использует четырехпроводной интерфейс. Одна пара проводников ("+5В" и "общий") предназначена для питания периферийных устройств с нагрузкой до 500 мА. Данные передаются по другой паре. Для передачи данных используются дифференциальные напряжения до 3 В.

Интерфейс USB 1.1 декларирует два режима:

низкоскоростной подканал (пропускная способность - 1,5 Мбит/с), предназначенный для таких устройств, как мыши и клавиатуры;

высокопроизводительный канал, обеспечивающий максимальную пропускную способность 12 Мбит/с, что может использоваться для подключения внешних накопителей или устройств обработки и передачи аудио- и видеоинформации.

Высокопроизводительные устройства подключаются с помощью экранированного кабеля, длина которого не должна превышать 3 м. Если же устройство не формулирует особых требований к полосе пропускания, его можно подключить и неэкранированным кабелем (который может быть более тонким и гибким). Максимальная длина кабеля для низкоскоростных устройств - 5 м..

Хост узнает о подключении или отключении устройства из сообщения от концентратора (эта процедура называется опросом шины - bus enumeration). Затем хост присваивает устройству уникальный адрес USB (1:127). После отключения устройства от шины USB его адрес становится доступным для других устройств.

6. Запоминающие устройства

Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации. Запоминающие устройства (ЗУ) играют важную роль в общей структуре ЭВМ. По некоторым оценкам производительность компьютера на разных классах задач на 40-50% определяется характеристиками ЗУ различных типов, входящих в его состав.

К основным параметрам, характеризующим запоминающие устройства, относятся емкость и быстродействие. Емкость памяти - это максимальное количество данных, которое в ней может храниться. Емкость запоминающего устройства измеряется количеством адресуемых элементов (ячеек) ЗУ и длиной ячейки в битах. В настоящее время практически все запоминающие устройства в качестве минимально адресуемого элемента используют 1 байт (1 байт = 8 двоичных разрядов (бит)). Поэтому емкость памяти обычно определяется в байтах, килобайтах (1Кбайт=2¹⁰ байт), мегабайтах (1Мбайт = 2²⁰ байт), гигабайтах (1Гбайт = 2³⁰ байт) и т.д.

Быстродействие памяти определяется продолжительностью операции обращения, то есть временем, затрачиваемым на поиск нужной информации в памяти и на ее считывание, или временем на поиск места в памяти, предназначаемого для хранения данной информации, и на ее запись.

6.1 Классификация и принцип действия ЗУ

По типу обращения ЗУ делятся на устройства, допускающие как чтение, так и запись информации, и постоянные запоминающие устройства (ПЗУ), предназначенные только для чтения записанных в них данных (ROM - read only memory). ЗУ первого типа используются в процессе работы процессора для хранения выполняемых программ, исходных данных, промежуточных и окончательных результатов. В ПЗУ, как правило, хранятся системные программы, необходимые для запуска компьютера в работу, а также константы. В некоторых ЭВМ, предназначенных, например, для работы в системах управления по одним и тем же неизменяемым алгоритмам, все программное обеспечение может храниться в ПЗУ.

По типу обращения ЗУ делятся на:

1. ЗУ с произвольным доступом (RAM - random access memory) - время доступа не зависит от места расположения участка памяти (например, ОЗУ).

2. ЗУ с прямым (циклическим) доступом. При непрерывном вращении носителя информации (например, магнитного диска - МД) возможность обращения к некоторому участку носителя циклически повторяется. Время доступа здесь зависит от взаимного расположения этого участка и головок чтения/записи и во многом определяется скоростью вращения носителя.

3. В ЗУ с последовательным доступом производится последовательный просмотр участков носителя информации, пока нужный участок не займет некоторое нужное положение напротив головок чтения/записи (например, магнитные ленты - МЛ).

В настоящее время запоминающие устройства компьютера строятся по иерархическому принципу (рис. 38).

Рис. 38. Иерархическая организация памяти в современных ЭВМ.

v_зу - объем ЗУ, t_обр - время обращения.

Иерархическая структура памяти позволяет экономически эффективно сочетать хранение больших объемов информации с быстрым доступом к информации в процессе ее обработки. На нижнем уровне иерархии находится регистровая память - набор регистров, входящих непосредственно в состав микропроцессора (центрального процессора - CPU). Регистры CPU программно доступны и хранят информацию, наиболее часто используемую при выполнении программы: промежуточные результаты, составные части адресов, счетчики циклов и т.д. Регистровая память имеет относительно небольшой объем (до нескольких десятков машинных слов). РП работает на частоте процессора, поэтому время доступа к ней минимально. Например, при частоте работы процессора 2 ГГц время обращения к его регистрам составит всего 0,5 нс.

Следующую позицию в иерархии занимают буферные ЗУ (кэш-память). Их назначение состоит в сокращении времени передачи информации между процессором и более медленными уровнями памяти компьютера. Принцип использования буферной памяти во всех случаях сводится к одному и тому же. Буфер представляет собой более быстрое (а значит, и более дорогое), но менее емкое ЗУ, чем то, для ускорения работы которого он предназначен. При этом в буфере размещается только та часть информации из более медленного ЗУ, которая используется в настоящий момент. Если доля обращений к памяти со стороны процессора, удовлетворяемых непосредственно буфером (кэшем) высока, то среднее время для всех обращений оказывается близким ко времени обращения к кэшу, а не к более медленному ЗУ.

Размеры кэш-памяти существенно изменяются с развитием технологий. Так, если в первых ЭВМ, где была установлена кэш-память, во второй половине 1960-х годов (большие ЭВМ семейства IBM-360) ее емкость составляла всего от 8 до 16 КБайт, то уже во второй половине 1990-х годов емкость кэша рядовых персональных ЭВМ составляла 512 КБайт. Причем сама кэш-память может состоять из двух (а в серверных системах - даже трех) уровней: первого (L1) и второго (L2), также отличающихся своей емкостью и временем обращения.

Конструктивно кэш уровня L1 входит в состав процессора (поэтому его иногда называют внутренним). Кэш уровня L2 либо также входит в микросхему процессора, либо может быть реализован в виде отдельной памяти. Как правило, на параметры быстродействия процессора большее влияние оказывают характеристики кэш-памяти первого уровня. Время обращения к кэш-памяти, которая обычно работает на частоте процессора, составляет от десятых долей до единиц наносекунд, т.е. не превышает длительности одного цикла процессора.

Оперативное ЗУ (ОЗУ) является основным запоминающим устройством ЭВМ, в котором хранятся выполняемые в настоящий момент процессором программы и обрабатываемые данные, резидентные программы, модули операционной системы и т.п. Название оперативной памяти также изменялось во времени. В некоторых семействах ЭВМ ее называли основной памятью, основной оперативной памятью и пр. В англоязычной литературе также используется термин RAM (Random Access Memory), означающий память с произвольным доступом.

В настоящее время объем ОП персональных компьютеров составляет сотни мегабайт - единицы гигабайт, а времена обращения - единицы и десятки наносекунд. Оперативная память работает на частоте системной шины и требует 6-8 циклов синхронизации шины для обращения к ней. Так, при частоте работы системной шины 100 МГц (при этом период равен 10 нс) время обращения к оперативной памяти составит несколько десятков наносекунд.

Внешняя память организуется, как правило, на магнитных и оптических дисках, магнитных лентах. Емкость дисковой памяти достигает десятков и сотен гигабайт при времени обращения менее 1 мкс. Магнитные ленты вследствие своего малого быстродействия и большой емкости используются в настоящее время в основном только как устройства резервного копирования данных, обращение к которым происходит редко, а может быть и никогда. Время обращения для них может достигать нескольких десятков секунд.

6.2 Оперативная память

Оперативные ЗУ обычно реализуются как ЗУ с произвольным доступом. Это означает, что доступ к данным, физически организованным в виде двумерного массива (матрицы элементов памяти), производится с помощью схем дешифрации, выбирающих нужные строку и столбец массива по их номерам (адресам).

Оперативная память может быть статической или динамической. Элементом статической памяти (Static Random Access Memory - SRAM) является триггер имеющий два постоянных состояний и состоящий из 4-6 транзисторов, а элементом динамической памяти - интегральный конденсатор, для обслуживания которого требуется 1-2 транзистора. Отсюда же следуют два основных недостатка динамической памяти: она требует регенерации (то есть постоянного возобновления заряда на разряжающемся конденсаторе) и имеет в несколько раз меньшее быстродействие по сравнению со статической памятью. К тому же во время регенерации динамическая память недоступна для обмена, что также снижает быстродействие компьютера. Отметим, что сейчас обычно применяют встроенную регенерацию, не требующую внешнего обслуживания, но опять-таки занимающую время.

В качестве оперативных ЗУ в настоящее время чаще используются динамические ЗУ с произвольным доступом (DRAM). Такое положение обусловлено тем, что недостатки, связанные с необходимостью регенерации информации в таких ЗУ и относительно невысоким их быстродействием, с лихвой компенсируются другими показателями: малыми размерами элементов памяти и, следовательно, большим объемом микросхем этих ЗУ, а также низкой их стоимостью.

Однако триггер со времен первых компьютеров был и остается самым быстродействующим элементом памяти. Поэтому статическая память позволяет достичь наибольшего быстродействия, обеспечивая время доступа в единицы и даже десятые доли наносекунд, что и обусловливает ее использование в ЭВМ, главным образом, в высших ступенях памяти - кэш-памяти всех уровней. Главными недостатками статической памяти являются ее относительно высокие стоимость и энергопотребление.

Динамическая память (DRAM) бывает синхронной (работа памяти синхронизирована с работой системной шины) и асинхронной (память и системная шина работают независимо). Синхронная динамическая память (SDRAM) обеспечивает большее быстродействие, чем асинхронная, при использовании аналогичных элементов памяти и поэтому в настоящее время она используется в качестве оперативной памяти.

Следующим шагом в развитии SDRAM стала память DDR SDRAM, обеспечивающая двойную скорость передачи данных (DDR - Double или Dual Data Rate), в которой за один такт осуществляются передача данных осуществляется дважды - по переднему и заднему фронтам каждого синхроимпульса. Во всем остальном эта память работает аналогично обычной SDRAM памяти (которую стали иногда называть SDR SDRAM - Single Data Rate).

...