Устройства PCI Express

Размещено на http://www.allbest.ru

Размещено на http://www.allbest.ru

ВВЕДЕНИЕ

PCI Express(также известная как 3GIO) -- компьютерная шина, использующая программную модель шины PCI и высокопроизводительный физический протокол, основанный на последовательной передаче данных.

Разработка стандарта PCI Express была начата фирмой Intel после отказа от шины InfiniBand. Официально первая базовая спецификация PCI Express появилась в июле 2002 года. Развитием стандарта PCI Express занимается организация PCI Special Interest Group.

В отличие от стандарта PCI, использовавшего для передачи данных общую шину с подключением параллельно нескольких устройств, PCI Express, в общем случае, является пакетной сетью с топологией типа звезда.

Устройства PCI Express взаимодействуют между собой через среду, образованную коммутаторами, при этом каждое устройство напрямую связано соединением типа точка-точка с коммутатором.

Кроме того, шиной PCI Express поддерживается:

горячая замена карт;

гарантированная полоса пропускания (QoS);

управление энергопотреблением;

контроль целостности передаваемых данных.

Шина PCI Express нацелена на использование только в качестве локальной шины. Так как программная модель PCI Express во многом унаследована от PCI, то существующие системы и контроллеры могут быть доработаны для использования шины PCI Express заменой только физического уровня, без доработки программного обеспечения. Высокая пиковая производительность шины PCI Express позволяет использовать её вместо шин AGP и тем болееPCI и PCI-X. Де-факто PCI Express заменила эти шины в персональных компьютерах.

Кроме PCI Express существует ещё ряд высокоскоростных стандартизованных последовательных интерфейсов, вот только некоторые из них: HyperTransport, InfiniBand,RapidIO, и StarFabric. Каждый интерфейс имеет своих сторонников среди промышленных компаний, так как на разработку спецификаций протоколов уже ушли значительные суммы, и каждый консорциум стремится подчеркнуть преимущества именно своего интерфейса над другими.

Стандартизированный высокоскоростной интерфейс с одной стороны должен обладать гибкостью и расширяемостью, а с другой стороны должен обеспечивать низкое время задержки и невысокие накладные расходы (то есть доля служебной информации пакета не должна быть велика). В сущности, различия между интерфейсами заключаются именно в выбранном разработчиками конкретного интерфейса компромиссе между этими двумя конфликтующими требованиями.

К примеру, дополнительная служебная маршрутная информация в пакете позволяет организовать сложную и гибкую маршрутизацию пакета, но увеличивает накладные расходы на обработку пакета, также снижается пропускная способность интерфейса, усложняется программное обеспечение, которое инициализирует и настраивает устройства, подключенные к интерфейсу. При необходимости обеспечения горячего подключения устройств необходимо специальное программное обеспечение, которое бы отслеживало изменение в топологии сети. Примерами интерфейсов, которые приспособлены для этого являются RapidIO, InfiniBand и StarFabric.

В то же время, укорачивая пакеты можно уменьшить задержку при передаче данных, что является важным требованием к интерфейсу памяти. Но небольшой размер пакетов приводит к тому, что доля служебных полей пакета увеличивается, что снижает эффективную пропускную способность интерфейса. Примером интерфейса такого типа является HyperTransport.

Положение PCI Express -- между описанными подходами, так как шина PCI Express предназначена для работы в качестве локальной шины, нежели шины процессор-память или сложной маршрутизируемой сети. Кроме того, PCI Express изначально задумывалась как шина, логически совместимая с шиной PCI, что также внесло свои ограничения.

Программируемая логическая интегральная схема -- электронный компонент, используемый для создания цифровых интегральных схем. В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования (проектирования). Для программирования используются программаторы и отладочные среды, позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры: Verilog, VHDL, AHDL и др. Альтернативой ПЛИС являются: программируемые логические контроллеры (ПЛК), базовые матричные кристаллы (БМК), требующие заводского производственного процесса для программирования; ASIC -- специализированные заказные большие интегральные схемы (БИС), которые при мелкосерийном и единичном производстве существенно дороже; специализированные компьютеры, процессоры (например, цифровой сигнальный процессор) илимикроконтроллеры, которые из-за программного способа реализации алгоритмов в работе медленнее ПЛИС.

Некоторые производители ПЛИС предлагают программные процессоры для своих ПЛИС, которые могут быть модифицированы под конкретную задачу, а затем встроены в ПЛИС. Тем самым обеспечивается уменьшение места на печатной плате и упрощение проектирования самой ПЛИС, за счёт быстродействия.

ПЛИС широко используется для построения различных по сложности и по возможностям цифровых устройств.

Это приложения, где необходимо большое количество портов ввода-вывода (бывают ПЛИС с более чем 1000 выводов («пинов»)), цифровая обработка сигнала (ЦОС), цифровая видеоаудиоаппаратура, высокоскоростная передача данных, криптография, проектирование и прототипирование ASIC, в качестве мостов (коммутаторов) между системами с различной логикой и напряжением питания, реализация нейрочипов, моделирование квантовых вычислений.

1 РАЗРАБОТКА АЛГОРИТМА РАБОТЫ ПРОЕКТИРУЕМОГО УСТРОЙСТВА

В данной курсовой работе решается задача по реализации устройства передачи данных по шине PCI Express.

Для подключения устройства PCI Express используется двунаправленное последовательное соединение типа точка-точка, называемое линией (англ. lane -- полоса, ряд); это резко отличается от PCI, в которой все устройства подключаются к общей 32-разрядной параллельной двунаправленной шине.

Соединение (англ. link -- связь, соединение) между двумя устройствами PCI Express состоит из одной (x1) или нескольких (x2, x4, x8, x12, x16 и x32) двунаправленных последовательных линий. Каждое устройство должно поддерживать соединение по крайней мере с одной линией (x1).

На электрическом уровне каждое соединение использует низковольтную дифференциальную передачу сигнала (LVDS), приём и передача информации производится каждым устройством PCI Express по отдельным двум проводникам, таким образом, в простейшем случае, устройство подключается к коммутатору PCI Express всего лишь четырьмя проводниками.

Использование подобного подхода имеет следующие преимущества:

карта PCI Express помещается и корректно работает в любом слоте той же или большей пропускной способности (например, карта x1 будет работать в слотах x4 и x16);

слот большего физического размера может использовать не все линии (например, к слоту x16 можно подвести проводники передачи информации, соответствующие x1 или x8, и всё это будет нормально функционировать; однако, при этом необходимо подключить все проводники питания и заземления, необходимые для слота x16).

В обоих случаях, на шине PCI Express будет использоваться максимальное количество линий, доступных как для карты, так и для слота. Однако это не позволяет устройству работать в слоте, предназначенном для карт с меньшей пропускной способностью шины PCI Express. Например, карта x4 физически не поместится в стандартный слот x1, несмотря на то, что она могла бы работать в слоте x1 с использованием только одной линии. На некоторых материнских платах можно встретить нестандартные слоты x1 и x4, у которых отсутствует крайняя перегородка, таким образом, в них можно устанавливать карты большей длины чем разъем. При этом не обеспечивается питание и заземление выступающей части карты, что может привести к различным проблемам.

PCI Express пересылает всю управляющую информацию, включая прерывания, через те же линии, что используются для передачи данных. Последовательный протокол никогда не может быть заблокирован, таким образом задержки шины PCI Express вполне сравнимы с таковыми для шины PCI (заметим, что шина PCI для передачи сигнала о запросе на прерывание использует отдельные физические линии IRQ#A, IRQ#B, IRQ#C, IRQ#D).

Во всех высокоскоростных последовательных протоколах (например, гигабитный Ethernet), информация о синхронизации должна быть встроена в передаваемый сигнал. На физическом уровне, PCI Express использует метод канального кодирования 8b/10b (8 бит в десяти, избыточность -- 20 %) для устранения постоянной составляющей в передаваемом сигнале и для встраивания информации о синхронизации в поток данных. В PCI Express 3.0 используется более экономное кодирование 128b/130b с избыточностью 1,5 %.

2. СИНТЕЗ СТРУКТУРНОЙ СХЕМЫ

Структурная схема интерфейса PCI Express представлена на рисунке

Рисунок 4 - Структурная схема интерфейса PCI Express

Данный интерфейс состоит из 3 логических уровней:

уровень транзакций;

канальный уровень;

физический уровень;

Каждый из уровней разделен на 2 секции, одна из которых функционирует как выходная(передающая информацию), а другая как входная(принимающая информацию). Разделение на уровни чисто логическое и не предполагает детальной реализации.

Для обмена информацией между компонентами используются пакеты. Пакеты формируются на уровне транзакций и канальном уровне, чтобы перенести информацию от передающего к принимающему компоненту. Поскольку пакеты передаются через остальные уровни, они дополняются вспомогательной информацией, необходимой для обработки пакета на соответствующем уровне. На рисунке 2 показан состав пакета для каждого из уровней.

Рисунок 4 - структура пакетов для каждого уровня

В данной курсовой работе мы будем пользоваться уровнем транзакций и данных.

3. СИНТЕЗ ФУНКЦИОНАЛЬНОЙ СХЕМЫ

Функциональная схема передачи данных по протоколу PCI Express представлена на рисунке:

Рисунок 4-

Со входа zapros поступает сигнал на демультиплексор. Если он равен 1, то информация поступает, в противном случае на выходе 0. В блоке demux реализован демультиплексор. В зависимости от адреса информация поступает на 1 из выходов. В регистре NEWCRC формируется алгоритм контрольной суммы который. На регистре Vyhod находится конечный результат сообщения которое передается абоненту.

4. ВЫБОР ЭЛЕМЕНТНОЙ БАЗЫ

Для данного интерфейса будем использовать ПЛИСС семейства AlteraCycloneV. Данная ПЛИСС поддерживает заданный нам интерфейс и обладает достаточной скоростью для реализации проекта.В отличии от других семейств серии Cyclone, являются адаптивные логические модули. Кроме этого, микросхемы семейства Cyclone V содержат блоки цифровой обработки сигналов переменной точности, блоки встроенного ОЗУ, высокоскоростные приемопередатчики, аппаратные IP-блоки (контроллеры PCI Express и контроллеры внешней синхронной памяти), и средства защиты проекта от несанкционированного копирования и модификации. Технические характеристики ПЛИСС представлены в таблице:

Таблица 1. Технические характеристики CycloneV

Структурная схема ПЛИСС представлена на рисунке 4:

Рисунок 4- структурная схема CycloneV

5.РАЗРАБОТКА ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ

Используя программный пакет Quartus, реализуем аппаратно данное устройство. Рассмотрим отдельно каждый блок.

Блок DEMUX является демультиплексором который имеет вход D на который поступают данные, вход addr, который является управляющим сигналом, и четыре входа datac которых в зависимости от адреса поступает информация на один из выходов.

Рисунок -демультиплексор 4 на 1

В блокеNEWCRC находится регистр, в котором происходит преобразование сообщения и генераторного полинома алгоритма контрольной суммы для большей помехоустойчивости.

Рисунок - регистры нахождения контрольной суммы

Блок VYHOD является регистром, в котором вся полученная информация собирается в кадр которая поступает на принимающую сторону.

Рисунок - регистры нахождения контрольной суммы

6. РЕЗУЛЬТАТ МОДЕЛИРОВАНИЯ

В зависимости от адреса на вход будет поступать то или иное сообщение. Если на входе zapros будет 1,значит есть сигнал и сообщения поступают, в противном случае сигнала нет. Зададим значение crc=000000000000011

Результаты тестовых испытаний представлены на рисунке:

программа данные express тестовый

Рисунок 5 - результаты моделирования

Как видно из рисунка в выходном регистре data в зависимости от адреса на входе address появилась информация которую мы хотели передать. На выходном регистре vyhod получилось значение 01.0000001100001111, что соответствует принятому сообщению (01) и алгоритму контрольной суммы (0000011111011110). Тоже самое и для других значений адреса.

ЗАКЛЮЧЕНИЕ

В данной курсовой работе было реализовано устройство передачи данных по шине PCI Express.

По ходу работы была построена модель устройства при помощи программного пакета ALTERA Quartus, где были представлены передаваемые кодовые сообщения.

Размещено на Allbest.ru