Проектування мікрокомп’ютера

Размещено на http://www.allbest.ru/

Міністерство освіти і науки України

Національний університет “Львівська політехніка”

Кафедра ЕОМ

Курсова робота

з предмету “Мікропроцесорні системи”

Проектування мікрокомп'ютера

Виконав:

студент гр. КІ-42

Багрій Р.Т.

Прийняв: Пуйда В.Я.

Львів - 2015



Анотаця

мікропроцесор лічильник принципова електрична

В даній курсовій роботі було проведено проектування і розробку пристрою на основі мікропроцесора, заданного варіантом. В даній роботі було спроектовано лічильник на основі мікропроцесора ADuC848.

В процесі проектування було детально розглянуто характеристики мікропроцесора, ось основні із них:

- Внутрішню структуру

- Ядро

- Структуру пам'яті

- Систему команд

- Призначення контактів

Також було розроблено функціональну та принципову електричну схему данного пристрою. Описано особливості функціонування вузлів, а також було розроблено программу для правильного функціонування пристрою.



Вступ

Розробка мікропроцесорних систем є однією з найбільш бурно розвиваючихся сфер в галузі інформаційних технологій, за останні кілька десятиліть. На сьогоднішній день системи на основі мікропроцесорів отточують людину і роблять її життя простішим практично у всіх сферах її діяльності, починаючи від автоматизованих систем виробництва на підприємствах, закінчуючи системами роботизованими коробками передач в сучасних автомобілях.

Основною перевагою мікропроцесорних систем, порівняно з «жостко запрограмованими» є те, що можна змінювати чи покращувати программу, не міняючи самої системи.

Актуальність цієї розробки ролягає в тому, що на сьогоднішній день велика пристроїв є виконані на основі мікропроцесорів, а їх порівняно невисока ціна, при високій функціональності і гнучкості робить мікропроцесори актуальними для виконання нових пристроїів.



Технічне завдання на курсову роботу

Розробити проект мікрокомп'ютера на основі заданого мікропроцесора.

Мікрокомп'ютер повинен реалізовувати функцію таймера.

Мікрокомп'ютер повинен містити такі основні вузли:

1. центральний процесор:

- мiкропроцесор;

- вузол початкової установки (ПУ);

- вузол синхронiзацiї;

- вузол формування магiстралi адресу (МА);

- вузол формування магiстралi даних (МД);

- вузол формування магiстралi керування (МК);

2. постiйна пам'ять (ПЗП);

3. оперативна пам'ять (ОЗП);

4. пiдсистема вводу-виводу (ПВВ).

Початкові дані:

Тип мікропроцесора: AduC848

Постійна пам'ять: вбудована на кристалі

Оперативна пам'ять: вбудована на кристалі

Підсистема вводу/виводу: вбудована на кристалі

Необхідно також розглянути варіанти підключення зовнішньої постійної та оперативної пам'яті.

Основні технічні характеристики вузлів системи

Основні характеристики мікроконтролера ADuC 848

Внутрішня структура:

- Включення внутрішнього контуру скидання

- 12 бітний вихідний ЦАП

- Подвійний 16 розрядний У-Д ЦАП

- Лічильник інтервалів часу (wake-up/RTC timer)

- Порти послідовного вводу/виводу:

o UART

o SPI

o I²C

- Сторожовий таймер (WDT)

- Монітор живлення (PSM)

Ядро:

- 8051-сумісний набір команд

- Висока продуктивність ядра на один цикл

- Програмована система фазової настройки самоти PLL (12 Мгц макс.) з зовнішнім кристалом на 32 кГц

- 3 16-розрядні таймери/лічильники

- 24 програмовані лінії вводу/виводу, а також 8 аналогових або цифрових вхідних ліній

- 11 джерел переривань, з двома рівнями приорітету

- Подвійний покажчик даних, розширений 11-бітний покажчик стека

Пам'ять:

- 64 Кбайт FLASH пам'яті програм на кристалі

- 4 Кбайт FLASH пам'яті даних на кристалі, термін збереження 100років, ресурс 100 тисяч циклів.

- 3 рівня безпеки програмної пам'яті

- 2304 байт ОЗУ даних на кристалі

Коротка характеристика системи команд:

Мікропроцесор має 8051 сумісну систему команд, яка включає в себе:

- Арифметичні операції

- Логічні операції

- Операції пересилання даних

- Побітові логічні операції

- Операції переходу

- Пустий цикл NOP

Вузол синхронізації:

ADuC848 містить вбудовану систему авто настройки частоти PLL, яка працює від частоти 32.768 КГц, та її множників. Кристал кварцу під'днується до виводів XTAL1 та XTAL2. Мікросхема уже містить в собі конденсатори по 12 пФ на кожному з виводів XTAL, тому додавати їх ззовні до кристалу кварцу непотрібно.

Схема вузла синхронізації ADuC848

Вузол початкової установки (Reset):

Для скидання пристрою до початкових налаштувань потрібно подіяти високим рівнем сигналу на вхід Reset. Тривалість дії сигналу для скидання повинен бути не менше 128ms. Для гарантування спрацьовування механізму скидання можна додати RC ланку на вході Reset, яка затримає сигнал на деякий проміжок часу.

Принципова схема вузла Reset

Призначення контактів:

Мікросхема може бути виконана в двох типах корпусів на 52 і на 56 виводів.

Виводи мікросхеми

Функціональне призначення виводів описане в табличці нижче:

Функціональне призначення виводів мікросхеми

Pin No: 52- MQFP	Pin No: 56- LFCSP	Познач.	Тип	Опис
1	56	P1.0/AIN1	І	По замовчуванню функціонує, як аналоговий вхід. В деяких режимах роботи може функціонувати, як цифровий вхід. Може працювати, як псевдо диференційний вхід для AINCOM, чи як позитивний вхід в парі з AIN2
2	1	P1.1/AIN2	І	По замовчуванню функціонує, як аналоговий вхід. В деяких режимах роботи може функціонувати, як цифровий вхід. Може працювати, як псевдо диференційний вхід для AINCOM, чи як негативний вхід в парі з AIN1
3	2	P1.2/AIN3/ REFIN2+	І	Псевдо диференційний вхід при використанні AINCOM. Або позитивний вхід повної диференціальної пари разом з AIN4
4	3	P1.3/AIN4/REFIN2?		Вхід сконфігурований, як AIN4 аналоговий вхід, може бути також використаний як диференціальний вхід для AINCOM, чи як негативний вхід для повної диференціальної пари з AIN3
5	4	AVDD	S	Аналогове живлення
6	5	AGND	S	Аналогова земля
-	6	AGND	S	Додаткова аналогова земля
7	7	REFIN?	I	Зовнішній диференціальний вхід синхронізації, негативна клема.
8	8	REFIN+	І	Зовнішній диференціальний вхід синхронізації, позитивна клема.
9	9	P1.4/AIN	І	При включенні живлення по замовчуванню налаштований, як аналоговий вхід AIN5. Може бути використаним псевдо диференціальним входом при використанні AINCOM, або позитивним входом повністю диференціальної пари при використанні AIN6.
10	10	P1.5/AIN6	I	При включенні живлення по замовчуванню налаштований, як аналоговий вхід AIN6. Може бути використаним псевдо диференціальним входом при використанні AINCOM, або негативним входом повністю диференціальної пари при використанні AIN5.
11	11	P1.6/AIN7/IEXC1	I/O	При включенні живлення по замовчуванню налаштований, як аналоговий вхід AIN7. Може бути використаним псевдо диференціальним входом при використанні AINCOM, або позитивний вхід повністю диференціальної пари при використанні AIN8.
12	12	P1.7/AIN8/IEXC2	I/O	При включенні живлення по замовчуванню налаштований, як аналоговий вхід AIN8. Може бути використаним псевдо диференціальним входом при використанні AINCOM, або негативний вхід повністю диференціальної пари при використанні AIN7.
13	13	AINCOM/DAC	I/O	Псевдо диференціальний вхід, всі аналогові входи можуть бути віднесені до цього контакту, за умови, якщо вибраний певний режим роботи. Цей вихід також функціонує, як альтернативний вихід ЦАП.
14	14	DAC	O	Вихідна напруга ЦАП, якщо він включений, з'являється на цьому виході.
--	15	AIN9	I	Може бути використаний, як псевдо диференціальний вхід при використанні AINCOM, або позитиним входом повністю диференціальної пари при використанні AIN10
--	16	AIN10	I	Може бути використаний, як псевдо диференціальний вхід при використанні AINCOM, або негативним входом повністю диференціальної пари при використанні AIN9
15	17	Reset	I	Вхід скидання. Високий рівень на цьому вході протягом 16-ти тактових циклів, скидає пристрій.
16-19 22-25	18-21 24-27	P3.0-P3.7	I/O	P3.0-P3.7 є двонаправленими портами з внутрішніми резисторами. Вивиди P3 мають також додаткові призначення, які описані нижче.
16	18	P3.0/RxD		Приймач даний з послідовного порту UART
17	19	P3.1/TxD		Передавач даних для послідовного порту UART
18	20	P3.2/INT0		Зовнішнє переривання 0. Цей вхід може бути використаний для управління таймером 0.
19	21	P3.3/INT1		Зовнішнє переривання 1. Цей вхід може бути використаний для управління таймером 1.
22	24	P3.4/T0		Таймер/лічильник 0 зовнішній вхід
23	25	P3.5/T1		Таймер/лічильник 1 зовнішній вхід
24	26	P3.6/WR		Стробуючий сигнал запису в зовнішню пам'ять. Цей пін фіксує байт даних з порта 0 в зовнішню пам'ять даних.
25	27	P3.7/RD		Стробуючий сигнал читання з зовнішньої пам'яті. Цей пін дозволяє переслати інформацію з зовнішньої пам'яті на порт 0.
20, 34, 48	22, 36, 51	DVDD	S	Цифрове живлення
21, 35, 47	23, 37, 38, 50	DGND	S	Цифрова земля
26	28	SCLK (I2C)	I/O	Синхроімпульси для послідовного інтерфейсу I2 C
27	29	SDATA	I/O	Послідовний інтерфейс даних для I2C
28-31, 36-39	30-33, 39-42	P2.0-P2.7	I/O	Порт 2 двонаправленим портом з зовнішніми резисторами. Виводить байти молодшої та старшої адресної частини пир зверненні до 24-біт зовнішньо простору даних.
28	30	P2.0/SCLOCK (SPI)		Вивід синхронізації для послідовного інтерфейсу SPI
29	31	P2.1/MOSI		Серійний Master вхід/Slave вихід для інтерфейсу SPI
30	32	P2.2/MISO		Серійний Master вхід/Slave вихід для інтерфейсу SPI
31	33	P2.3/SS/T2		Вибір входу для інтерфейсу SPI. Якщо включений відповідний режим, то таймер 2 збільшується на одиницю у відповідь на негативний перехід.
36	39	P2.4/T2EX		Вхід управління для таймера 2. Якщо включений відповідний режим то негативний перехід двє на таймер, або перезавантажує його.
37	40	P2.5/PWM0		Якщо включена широтно імпульсна модуляція, на цьому виводі з'являється PWM0
38	41	P2.6/PWM1		Якщо включена широтно імпульсна модуляція, на цьому виводі з'являється PWM1
39	42	P2.7/PWMCLK		Якшо включений ШИМ, то зовнішня тактова частота може бути виведена на цей вивід.
32	34	XTAL1	І	Вхід кварцового генератора частоти
33	35	XTAL2	О	Вихід кварцового генератора частоти
40	43	EA		Дозвіл на зовнішні адресси
41	44	PSEN	O	Дозвіл збереження програм, в даному мікропроцесорі, не використовується
42	45	ALE	O	Дозвіл фіксації адрес
43-46, 49-52	46-49, 52-55	P0.0-P0.7	I/O	Двонаправлені контакти вводу-виводу, є частиною порта 0. Необхідне використання зовнішніх резисторів. Порт 0 також мультиплексує молодші адресси і шину даних протягом доступу до зовнішньої пам'яті даних.



Конструктивне зображення мікросхеми

Зображення мікросхеми згідно стандарту MQFP

Зображення мікросхеми згідно стандарту LFCSP_VQ

Організація пам'яті ADuC848

Мікропроцесор ADuC848 включає в себе чотири блоки пам'яті:

- 62 Кбайт вбудованої Flash/ЕЕ пам'яті програм

- 4 Кбайт вбудованої Flash/ЕЕ пам'яті даних

- 256 байт RAM загального призначення

- 2 Кбайт внутрішньої XRAM

Flash/EE пам'ять програм

Мікропроцесор підтримує до 62 кілобайт флеш пам'яті для користувацького коду. Якщо на EA подіяно високим рівнем протягом циклу живлення або внутрішнього скидання, пристрій по замовчуванню виконує код з внутрішньої 62 Кбайт пам'яті. Пристій не підтримує продовження внутрішнього простору коду, зовнішнім.

Вбудоване ПЗ дозволяє виконувати код, який буде послідовно завантажений в 62 Кбайт внутрішньої пам'яті програм через послідовний порт UART. По ходу виконання 56 Кбайт памяті програм з 62-х може бути перепрограмовано, або використано в якості пам'яті даних.

Flash/EE пам'ять даних

Користувачу доступно 4 Кбайти пам'яті даних, які можуть бути доступні непрямим шляхом з використанням групи регістрів відображеними у спеціальному просторі функціональних регістрів (SFR).

ОЗУ загального призначення

ОЗУ загального призначення ділиться на дві окремих пам'яті, старша і молодша частина по 128Байт Молодшу частину можна отримати через пряму або непряму адресацію. Старші 128 Байт можуть бути доступні тільки за допомогою прямої адресації.

З молодших 128 байт внутрішньої пам'яті даних, молодші 32 байта згруповані в чотири області по вісім регістрів R0-R7. Наступні 16 байт (128біт), адресси з 20H до 2FH формують блок пам'яті з побітним доступом та бітовими адресами від 00H до 7FH.

Молодші 128 байт внутрішньої пам'яті даних

Стек може знаходитись будь-який області внутрішньої пам'яті даних, і величина стеку може досягати до 2048 байт. Сигнал скидання ініціалізує покажчик стека на адресі 07H, який є також першим регістром (R0) регістрового блоку.

Внутрішня XRAM

ADuC 848 містить 2кбайт пам'яті даних, розміщеної на чіпі. Хоча ця пам'ять на чіпі доступ до неї відбуважться через інструкції MOVX. 2 Кбайт внутрішньої XRAM відображаються на нижніх 2 Кбайта зовнішніх адрес, якщо CFG84x.0 біт встановлений. В іншому випадку доступ до зовнішньої пам'яті даних відбувається так само, як в стандарті 8051.

Структура адресного простору

При включенні і доступі до внутрішньої пам'яті XRAM операції виведення на порт P0 і P2 спрацьовують так само, як RD і WR строби. Не працюють в якості стандартного 8051 інструкції movx. Це дозволяє користувачу використовувати ці виводи портів, як стандартні порти вводу виводу.

Внутрішня XRAM може бути налаштована, як частина розширеного 11-бітного покажчика стека. За замовчуванням стек працює так само, як і в 8052.

Зовнішня пам'ять даних (Зовнішня XRAM)

Немає підтримки зовнішнього доступу до пам'яті програм. Однак як і стандартне 8051-сумісне ядро, ADuC848 може отримати доступ до зовнішнє пам'яті даних за допомогою інструкції MOVX. Ця інструкція автоматично виводить різні строби контролю, необхідні для доступу до пам'яті даних. Однак можливо отримати доступ до 16 MБайт зовнішньої пам'яті даних. При зверненні до зовнішньої пам'яті можливо буде потрібно запрограмувати EWAT на додаткові машинні цикли в NOVX операції, це для обліку швидкості зовнішнього доступу до RAM.

Регістри спеціального призначення (SFR)

SFR простір відображається у старших 128 байтах внутрішньої пам'яті даних, і доступ до неї здійснюється тільки за допомогою прямої адресації, це забезпечує інтерфейс між процесором і всією периферією на чіпі. Область SFR показана на рисунку.

Структура SFR

Всі регістри крім програмного лічильника і чотирьох блоків регістрів загального призначення знаходяться в зоні SFR. Ця зона містить регістри управління, конфігурації і даних, які забезпечують інтерфейс між процесором і всіма периферійними пристроями на чіпі.

Акумулятор (AAC)

Це регістр, який використовується для математичних операцій суматором, в тому числі для додавання, віднімання, цілочисельного множення і ділення і для логічних бітових маніпуляцій. Зазвичай акумулятор позначається, як A.

Регістр B

Регістр B використовується з акумулятором для операцій множення і ділення. Для деяких інструкцій, він може бути використаний, як звероперативний регістр загального призначення.

Вказівник даних (DPTR)

Покажчик даних складається з трьох 8-бітних регістрів:

DPP (сторінковий байт)

DPH (старший байт)

DPL (молодший байт)

Вони забезпечують адресси пам'яті для внутрішнього коду та доступу до пам'яті даних. DPTR може маніпулюватися як 16 бітний регістр.

Покажчик стека (SP i SPH)

SP це покажчик стека, який використовується для зберігання внутрішньої адресси ОЗУ, яку називають вершиною стека. SP інкрементується перед збереженням даних між Push i Call операціями. Хоча стек може перебувати в будь-якому місці на чіпі RAM, регістр SP ініціалізується 07h після перезавантаження. В цьому випадку стек починається в адрессі 08h.

Слово статусу програми (PSW)

Регістр слова стану програми містить декілька бітів, що відображають текучий стан центрального процесора.

Регістр контролю живлення (PCON)

Регістр PCON містить біти для операцій збереження енергії та флагу статусу загального призначення. Таймер TIC (Wake-Up/RTC timer) може бути використаний для виводу мікропроцесора ADuC836 з режиму пониженного споживання через деякий інтервал часу. Щоб використати таймер TIC біт OSC_PD в регістрі спеціального призначення PLLCON має бути очищений та має бути дозволений таймер TIC.

Послідовний інтерфейс I2C

ADuC848 підтримує повністю ліцензований послідовний інтерфейс I2C. Інтерфейс реалізований у вигляді апаратної частини і програмної частини. Вивід SDATA є двонаправленим інформаційним входом, вин є виводом 27 на MQFP-корпусі, та 29-м виводом на LFCSP-корпусі.

Вивід SCLK, є вмводом тактових імпульсів для інтерфейсу SPI. Інтерфейс I2C в деяких випадках є повністю залежним від усіх виводів/функцій мультиплексування. Інтерфейс I2C є завжди доступний користувачу, і не мультиплексується з іншими портами вводу/виводу. Це означає що I2C та SPI можуть використовуватись в один момент часу. Також ці два інтерфейси використовують один вектор переривань (3Bh), коли відбувається переривання від одного з них, потрібно перевірити від якого саме інтерфейсу пішло переривання.

Є чотири регістри для управлінням порта I2C:

I2CCON - регістр управління

SFR-адресса: E8h

Значення при включенні: 00h

Побітова адресація: Так

I2CCON призначення бітів:

Номер біта	назва	опис
7	MDO	Біт для реалізації режиму передавача (Master)
6	MDE	Дозвіл виводу. Втановлюється користувачем, щоб SDATA працював в режимі виходу.
5	MCO	Використовується для реалізації SCLK для I2C в режимі MASTER
4	MDI	Біт даних для реалізації інтерфейсу приймача.
3	I2CM	Встановлюється користувачем для Master режиму
2	I2CRS	Встановлюється користувачем для скидання інтерфейсу
1	I2CTX	Встановлюється, якшо інтерфейс передає, скидається, якщо інтерфейс приймає.
0	I2CI	Біт переривання, встановлюється мікроконтролером при передачі або прийому.

I2CADD - адресний регістр 1

Призначення: зберігає одну з периферійних адрес, може бути перезапие кодом користувача.

SFR-адресса: 9Bh

Значення при включенні: 55h

Побітова адресація: Ні

I2CADD1 - адресний регістр 2

Призначення: виконує ті самі функції, що й перший адресний регістр.

SFR-адресса: F2h

Значення при включенні: 7Fh

Побітова адресація: Ні

I2CDAT - Регістр даних

Призначення: вміст регістр записується користувацьким кодом для передачі інформації. Користувач повинен мати доступ до цього регістра лише один раз за цикл перериваня.

SFR-адресса: 9Ah

Значення при включенні: 00h

Побітова адресація: Ні

Основні особливості інтерфейсу MicroConverterI2C :

- Потрібні тільки дві лінії: лінія даних (SDATA) і тактові лінії (SCLOCK)

- Master може обмінюватися даними з кількома пристроями Slave.

- Здатність реагувати на дві різні адресси в режимі Slave.

- Фільтрація шумів <50 нс на лініях даних та тактовій лінії.

Структура системи I2C

Послідовний інтерфейс SPI

ADuC848 має інтегрований послідовний периферійний інтерфейс SPI. SPI є синронним стандартним послідовним інтерфейсом, який дозволяє синхронно передати або приняти 8 біт даних, тобто повний дуплекс. Контакти SPI мультиплексовані з виводами порта 2. Ці виводи мають функціональність SPI, тільки якщо SPE встановлений. SPI може бути налаштований для режиму Master або Slave, типово використовуючи виводи SCLOCK, MISO, MOSI, та SS.

SCLOCK - використовується для синхронізації переданих і принятих даних через лінії MOSI та MISO.

Одиночний біт даних передається і приймається в кожному періоді SCLOCK. Таким чином байт переданих/принятих даних виходить після восьми тактових періодів. SCLOCK налаштований як вихід у режимі Master, і як вхід у режимі Slave.

MISO - вивід налаштований, як вхід в режимі Master, і вихід в режимі Slave. Цей вивид приєднується до такого ж виводу другого пристрою з пари.

MOSI - вивід налаштований, як вихідна лінія в режимі Master, та як вхідна лінія в режимі Slave.

SS - Slave select. Використовується тільки коли пристрій сконфігурований в режимі Slave.



SPICON - регістр управління

SFR-адресса: F8h

Значення при включенні: 05h

Побітова адресація: так

SPICON призначення бітів:

Номер біта	назва	опис
7	ISPI	Біт переривання. Встановлюється в кінці кожної передачі.
6	WCOL	Біт колізій запису.
5	SPE	Біт дозволу використання інтерфейсу, встановлюється користувачем.
4	SPIM	Вибір режиму Master/Slave
3	CPOL	Встановлюється користувачем для Master режиму
2	CPHA	Вибір полярності тактового імпульсу
1,0	SPR1, SPR0	Швидкість інтерфейсу SPR1 SPR2 0 0 Fcore/2 0 1 Fcore/4 1 0 Fcore/8 1 1 Fcore/16

SPIDAT- регістр даних інтерфейсу

SFR-адресса: 7Fh

Значення при включенні: 00h

Побітова адресація: ні

Часова діаграма роботи SPI

Використання інтерфейсу UART для організації обміну з зовнішніми пристроями через інтерфейс RS 232

Основні відомості про інтерфейс UART в мікропроцесорі ADuC848

Інтерфейс UART є повно-дуплексним, що означає, що він може одночасно приймати та передавати дані. Вхідні дані даного інтерфейсу буферизуються, що дає можливість починати отримання другого байта перед тим як попередньо отриманий байт буде прочитаний з отримуючого регістру. Однак, якщо перший байт не був прочитаний з регістру до отримання другого байту, то перший байт буде втрачено. Фізичний інтерфейс послідовної передачі даних складають ножки RxD (P3.0) та TxD(P3.1), в той час коли інтерфейс регістрів спеціального призначення UART включає регістри SCON (контролюючий регістр) та SBUF (регістр буферизації).

Режими функціонування UART

1. Режим 0: режим 8-бітного зсовуючого регістра

Режим 0 обирається за допомогою очищення бітів SM0 та SM1 в регістрі спеціального призначення SCON. Послідовні дані поступає та виходить через ножку RxD. TxD подає на вихід такт зсуву. Вісім бітів даних отримуються або відправляються. Передача даних на вихід ініціалізується за допомогою будь-якої інструкції, що пише дані в регістр спеціального призначення SBUF. Дані зсовуються на вихід через лінію RxD. Вісім бітів передаються з першим найменшим значущим бітом (LSB), як показано на рис. 14.

Отримання даних ініціалізується, коли біт дозволення отримання даних (Receive Enable bit - REN) встановлено в 1 та біт переривання отримання даних (Receive Interrupt bit - RI) встановлено в 0. Коли біт RI очищується, дані

Поступають на лінію RxD та тактові імпульси виходять з лінії TxD.

Передача по послідовному порту UART, режим 0

2. Режим 1: 8-бітний UART, змінна швидкість передачі

Режим 1 обирається встановленням біту SM0 в 0 та біту SM1 в 1. Перед кожним байтом даних передує біт старту (0) та завершується бітом зупинки (1). Таким чином 10 біт передаються по лінії TxD або отримуються по лінії RxD. Швидкість передачі даних може бути встановлена за допомогою таймера 1 або таймера 2, або обох одночасно.

Як альтернатива, доданий генератор швидкості передачі - таймер 3, він вбудований на кристалі і призначений для генерації великої, та дуже точної швидкості передачі даних.

Передача даних ініціалізується записом даних в регістр спеціального призначення SBUF. Сигнал запис в регістр SBUF також завантажує 1 (біт зупинки) в позицію 9-го біту зсовуючого регістру передачі (Transmit Shift Register). Дані передаються біт за бітом, доки не виникне біт зупинки передачі на лінії TxD та флаг переривання передачі (transmit interrupt flag - TI) автоматично встановлюється в 1, як показано на рис. 15.

Передача по послідовному порту UART, режим 1

Отримання даних ініціалізується коли відбувається перехід з 1 до 0 на лінії RxD. При отриманні значущого біту старту виконується отримання байту даних. Біт старту пропускається і вісім бітів даних передаються в регістр зсуву послідовного порту. Коли отримані всі вісім бітів, відбуваються наступні події:

- Вісім бітів з отримуючого регістру зсуву фіксуються в регістрі спеціального призначення SBUF.

- Дев'ятий біт (біт зупинки) записується в біт RB8 регістру спеціального призначення SCON.

- Встановлюється флаг переривання отримання даних (Receiver Interrupt flag -RI).

3. Режим 2: 9-бітний UART з фіксованою швидкістю передачі даних

Режим 2 обирається за допомогою встановлення біту SM0 і 1 та SM1 в 0. В цьому режимі, UART оперує в 9-бітному режимі з фіксованою швидкістю передачі даних. Швидкість передачі по замовчуванню фіксується на значення Core_Clk/64, також за допомогою встановлення біту SMOD в регістрі спеціального призначення PCON, частота передачі даних може бути подвоєна до значення Core_Clk/32. Одинадцять бітів пересилаються або отримуються - біт старту передачі (0), вісім бітів даних, програмований деcятий біт, а також біт зупинки передачі (1). Десятий програмований біт найчастіше використовується як біт парності, він також може бути використаний з іншою метою, наприклад як дев'ятий біт даних.

Для передачі даних, вісім бітів даних мають бути записані в регістр спеціального призначення SBUF. Десятий програмований біт повинен бути записаний в біт TB8 регістра спеціального призначення SCON. Коли передача ініціалізована, вісім бітів даних з регістру SBUF завантажуються в передаючий регістр зсуву (transmit shift register). Вмістиме біту TB8 завантажується в дев'ятий біт передаючого регістру зсуву. Передача починається на встановленій постійній швидкості, та після передачі по лінії TxD біту зупинки передачі, флаг TI встановлюється.

4. Режим 3: 9-бітний UART з змінною швидкістю передачі даних

Режим 3 обирається за допомогою встановлення бітів SM0 та SM1 в 1. В цьому режимі, послідовний порт UART оперує 9-бітними даними зі змінною швидкістю передачі, котра визначається за допомогою таймера 1 або таймера 2.

Робота 9-бітного UART є схожою до режиму 2, але швидкість передачі даних може бути змінена аналогічно до режиму 1. В усіх чотирьох режимах, передача даних ініціалізується будь-якою інструкцією, що використовує регістр спеціального призначення SBUF в якості регістру призначення. Отримання даних ініціалізується в режимі 0 за умови RI = 0 та REN = 1. В інших режимах отримання даних ініціалізується отриманням біту старту, при умові що REN = 1.



Організація таймера/лічильника в ADuC848

ADuC 848 містить на кристалі три 16-розрядні таймери/лічильники. Кожен з лічильників складаються з двох 8-бітних регістрів TH і TL. При роботі в якості таймера регістр TLX збільшується кожного машинного циклу, таким чином максимальна швидкість рахунку залежить від частоти ядра.

При роботя в режимі лічильника регістр TLX відповідного лічильника інкрементується припереході від 1 до 0 на відповідному вході лічильника T0, T1 або T2. Кооли нВ ході лічильника є високе значення в одному циклі і низьке в наступному, лічильник інкрементується тому що перехід 1 до 0 займає два машинні цикли, і швидкість рахунку в такому випадку складає половину частоти ядра.

Режими роботи установлюються за допомогою трьох SFR: TMOD, TCON - управління та налаштування таймерів 0, 1. T2CON - управління та налаштування таймера 2.

TMOD - регістр установки режиму лічильника 0 і 1.

SFR-адресса: 89h

Значення при включенні: 00h

Побітова адресація: ні

Призначення бітів

Номер біта	назва	опис
7	Gate	Управління пам'яттю лічильника 1. Установлюється програмно, коли відбувається переривання 1.
6	C/T	Біт вибору лічильника або таймера.
5,4	M1, M0	Установка режиму роботи таймера 1 0 0 8-розрядний таймер/лічильник. 0 1 16-розрядний таймер/лічильник. 1 0 8-розрядний лічильник, який автоматично оновлюється при переповненні 1 1 Лчильник/таймер 1 зупинено
3	Gate	Управління пам'яттю лічильника 0
2	C/T	Біт вибору лічильника або таймера.
1,0	M1, M0	Установка режиму роботи таймера 0 0 0 8-розрядний таймер/лічильник. 0 1 16-розрядний таймер/лічильник. 1 0 8-розрядний лічильник, який автоматично оновлюється при переповненні 1 1 Лчильник/таймер 0 зупинено

TCON - регістри контролю лічильників/таймерів 0 та 1

SFR-адресса: 88h

Значення при включенні: 00h

Побітова адресація: так

Призначення бітів:

Номер біта	назва	опис
7	TF1	Прапорець переповнення лічильника 1
6	TR1	Індикатор запуску лічильника 1
5	TF0	Прапорець переповнення лічильника 0
4	TR0	Індикатор запуску лічильника 0
3	IE1	Прапорець зовнішнього переивання 1
2	IT1	Тип реакції на зовнішнє переривання 1. Коли воно встановлено, то переривання реагує на 1до 0 перехід
1	IE0	Прапорець зовнішнього переивання 0.
0	IT0	Тип реакції на зовнішнє переривання 0. Коли воно встановлено, то переривання реагує на 1до 0 перехід

Інформаційні регістри таймера/лічильника 0та 1

Кожен з лічильників складається з двох 8-бітних регістрів, які можуть використовуватися як незалежні. Поведінка цих регістрів установлюється в настройках роботи лісильників.

TH0 I TL0 - старший і молодший байт нульового лічильника

SFR-адресса: 8Ch та 8Ah

Значення при включенні: 00h

TH1 I TL1 - старший і молодший байт першого лічильника

SFR-адресса: 8Dh та 8Bh

Значення при включенні: 00h

Режими роботи лічильників 0 та 1

Режим 0: 13 бітний лічильник. У цьому режимі регістр таймера конфігурується як 13 бітний регістр. При переповненні встановлюється прапорець TF0, який може бути використаний як сигнал для переривання. Таймер може керуватися зовнішнім входом INT0. 13 розрядний лічильник складається з 8 бітів TH0 та молодших 5 бітів TL0 (старші біти ігноруються). Прапорець пуску TR0 не обнуляє регістри.

Режим 1: 16 бітний лічильник. Режим роботи аналогічний з попереднім, з винятком того, що задіяні всі 16 біт.

Режим 2: 8 - бітний лічильник з автоматичним перезавантаженням. Перезавантаження залишає старший регістр без змін.

Режим 3: два 8-бітні лічильники. Таймер 1 в цьому режимі просто тримає свій рахунок. Таймер 0 встановлює два свої регістри як окремі лічильники.

Размещено на Allbest.ru

...