Размещено на http://www.allbest.ru/

Министерство образования и науки Украины

Национальный технический университет Украины

"Киевский политехнический институт"

Кафедра прикладной математики

Реферат

Микропроцессоры и микропроцессорные системы

Выполнила:

Четверик Валерия Ярославовна

Группа: КМ-12

Проверил: Копычко С.Н.

Киев - 2015



Оглавление

• Введение
• 1. Эволюция микропроцессоров
• 2. Микропроцессоры нетрадиционных структур
• 2.1 Ассоциативные процессоры
• 2.2 Матричные процессоры
• 2.3 ДНК-процессоры
• 2.4 Клеточные процессоры
• 2.5 Коммуникационные процессоры
• 2.6 Процессоры баз данных
• 2.7 Потоковые процессоры
• 2.8 Процессоры с многозадачной (нечеткой) логикой
• 2.9 Сигнальные процессоры
• 3. Многопроцессорные системы
• 3.1 Общие требования к микропроцессорной системе
• 3.2 Классификация систем параллельной обработки данных
• 3.3 Модели связей и архитектуры памяти
• 3.4 Микропроцессорные системы с общей памятью
• 3.5 Микропроцессорная система с локальной памятью
• 4. Режимы обменов микропроцессорных систем
• 5. Каналы передачи информации в микропроцессорных системах
• 6. Индивидуальное задание
• Литература


1. Эволюция микропроцессоров

История процессоров началась в 1979 году, когда фирма Intel выпустила первый микропроцессор i4004. Он имел разрядность данных 4 бита, способность адресовать 640 байт памяти, тактовую частоту 108 кГц и производительность 0.06 MIPS. Такой процессор уже мог работать в качестве вычислительного ядра калькулятора. Он содержал 2300 транзисторов и выполнялся по технологии с разрешением 10 мкм. Через год появился его 8-битный "родственник" - i8008, адресующий уже 16 Кб памяти.

В 1974 году появился 8-разрядный процессор i8080, ставший весьма популярным устройством. Он уже имел частоту 2 Мгц и адресовал 64 Кб памяти. 6000 транзисторов позволила разместить 6-мкм технология изготовления. Процессор требовал трех источников питания (+5В, +12 В и -5В) и сложной двух контактной синхронизации. На этом процессоре строились разнообразные терминалы, контроллеры и даже первый ПК Altair. В нашей стране запоздалым эхом 8086 стали процессоры 580ИК80 и КР580ВМ80, на базе которых в начале и середине 80-ых годов строилось много "самодельный" ПК.

Следующим этапом стал процессор i8085 (5 Мгц, 0.37 MIPS, 6500 транзисторов, 3-мкм технология). Он сохранил популярную регистровую архитектуру 8080 и программную совместимость, но в него добавился порт последовательного интерфейса, упразднили специальные ИС поддержки (тактового генератора и системного контроллера) и несколько изменили внешний интерфейс. Главным подарком разработчикам аппаратуры стало одно питающее напряжение +5В.

Вариацию на тему 8080 и 8085 представляет процессор Z80 фирмы Zilog. Сохранив программную совместимость с 8080, в него ввели дополнительные регистры, что позволило существенно повысить производительность. Результат оказался впечатляющим - еще недавно популярные компьютеры Sinclair, построенные на Z80, демонстрировали на играх графику, не уступающему PC на 16 -разрядном процессоре 286.

Первый 16-разрядный процессор 8086 фирма Intel выпустила в 1978 году. Частота 5 МГц, производительность 0.33 MIPS, но инструкции уже с 16-битными операндами (позже появились процессоры 8 и 10 МГц). Технология 3 мкм, 29 тыс. транзисторов. Адресуемая память 1 Мб. Регистровая архитектура и система команд существенно отличалась от 8080, но естественно прослеживаются общие идеи. Через год появился 8088 - тот же процессор, но с 8-битной шиной данных. С него началась история IBM PC, наложившая свой отпечаток на дальнейшее развитие этой линии процессоров Intel. Массовое распространение и открытость архитектуры PC привили к лавинообразному появлению программного обеспечения, разрабатываемого крупными, средними и мелкими фирмами и энтузиастами-одиночками. Технический требовал (и сейчас требует) развития процессоров, но груз программного обеспечения PC, которое должно работать и на более новых процессорах, в свою очередь требовал обратной программной совместимости. Таким образом, все нововведения в архитектуре последующих процессоров должны были пристраиваться к существующему ядру. А тут еще сама архитектура PC "подбросила", например, сложности с использованием вектора прерываний. Фирма Intel зарезервировала первые 32 вектора "для служебного пользования", однако на них "наехали" прерывания BIOS PC. Один из результатов - дополнительный способ обработки исключений сопроцессора, применяемы в старших моделях PC.

Процессор 80286, заменяющий следующий этап архитектуры, появился только в 1982 году. Он уже имел 134 тыс. транзисторов (технология 1.5 мкм) и адресовал до 16 Мб физической памяти. Его принципиальное новшество - защищенный режим и виртуальная память размером до 1 Гб - не нашли массового применения, процессор большей частью использовался как очень быстрый 8088.

Класс 32-разрядных процессоров был открыт в 1985 году моделью 80386 (275 тыс. транзисторов, 1,5 мкм). Разрядность шины данных (как и внутренних регистров) достигла 23 бит, адресуемая физическая память - 4 Гб. Появились новые регистры, новые 32-битные операции, существенно доработан защищенный режим, появился режим V86, страничное управление памятью.

История процессора 386 напоминает историю 8086: первую модель с 32 битной шиной данных (в последствии названной 386DX) сменил 386 SX с 16 битной шиной. Он довольно легко вписывался в архитектуру PC AT, ранее базировавшуюся на процессоре 286.

Процессор Intel486DX появился в 1989 году. Транзисторы - 1,2 млн., технология 1мкм. От 386-го существенно отличается размещением на кристалле первичного кэша и встроенного математического сопроцессора (предыдущие процессоры имели возможность использования внешних x87 сопроцессоров). Кроме того, для повышения производительности в этом CISC-процессоре (как и в последующих) применено RISC-ядро. Далее появились его разновидности, отличающиеся наличием или отсутствием сопроцессор, применением внутреннего умножения частоты, политикой записи кэша и другими. Занялись энергосбережением (появился режим SMM), что отразилось и в продолжении линии процессоров 386 (появился процессор Intel386SL).

В 1993 году появились первые процессоры Pentium частотой 60 и 66 МГц - 32 разрядные процессоры с 64-битной шиной данных. Транзисторов 3,1 млн., технология 0,8 мкм, питание 5 В. От 486-го его принципиально отличается суперскалярной архитектурой - способностью за один такт выпускать с конвейеров до двух инструкций (что, конечно не означает возможность прохождение инструкций через процессор за полтакта, или один такт).

Процессоры Pentium с частотой 75, 90 и 100 МГц, появившиеся в 1994 году, представили уже второе поколение процессоров Pentium. При почти том же числе транзисторов они выполнялись по технологии 0,6 мкм, что позволило снизить потребляемую мощность. От первого поколения они отличались внутреннем умножением частоты, поддержкой мультипроцессорных конфигураций и имели другой тип корпуса. Появились версии (75 МГц в миниатюрном корпусе) для мобильных применений (блокнотные ПК). Процессоры Pentium второго поколения стали весьма популярны в PC. В 1995 году появились процессоры на 120 и 133 МГЦ, выполненные уже по технологии 0,35 мкм (первые процессоры на 120 МГЦ делались еще по технологии 0,6 мкм). 1996-й называют годом Pentium -появились процессоры на 150, 166 и 200 МГЦ, и Pentium стал рядовым процессором для PC широкого применения.

Параллельно с Pentium развился и процессор Pentium Pro , который отличался новшествами "динамического исполнения инструкций". Кроме того, в его корпусе разместили и вторичный кэш, для начала объемом 256 Кб. Однако на 16-битных приложениях, а также в среде Windows 95 его применение на дает преимуществ. Процессор содержит 5,5 млн. транзисторов ядра, и 15,5 млн. транзисторов для вторичного кэша объемом 256 Кб. Первый процессор с частотой 150 МГц появился в начале 1995 года (технология 0,6 мкм), а уже в конце года появились процессоры с частотой 166, 180, 200 МГц (технология 0,35 мкм), у которых кэш достигал 512 Кб.

В начале 1997 года появились процессоры Pentium MMX . Расширение ММХ предполагает параллельную обработку группы операндов одной инструкцией. Технология ММХ призвана ускорять выполнение мультимедийных приложений, в частности операции с изображениями и обработку сигналов. Кроме расширения ММХ эти процессоры, по сравнению с обычным Pentium, имеют удвоенный объем первичного кэша, и некоторые элементы архитектуры, позаимствованные у Pentium Pr, что повышает производительность процессора Pentium ММХ и на обычных приложениях. Процессоры Pentium ММХ имеют 4,5 млн. транзисторов и выполнены по технологии -,35 мкм. По состоянию на июнь 1997 г. имеются процессоры с тактовыми частотами 166, 200 и 233 МГц.

Технология ММХ была соединена с архитектурой Pentium Pro - и в мае 1997 года появился процессор Pentium II . Он представляет собой слегка урезанный вариант ядра Pentium Pro с более высокой внутренней тактовой частотой, в которое внесли поддержку ММХ. Трудности размещения вторичного кэша в одном корпусе с процессором преодолели нехитрым способом - кристалл с ядром процессора и набор кристаллов статической памяти и дополнительных схем, реализующих вторичный кэш, разместили на небольшой печатной плате-картридже. Все кристаллы закрыты общей специальной крышкой и охлаждаются специальным вентилятором. Тактовые частоты ядра - 233, 266 и 300 МГц.

В процессорах рассматриваемого семейства, начиная с 486-го, применяется комбинированная архитектура - CISC-процессор имеет RISC-ядро. микропроцессор информация данные

Семейство 80х86 фирмы Intel началось с 16-разрядного процессора 8086. Все старшие модели процессоров, в том числе 32-разрядные (386-й, 486-й, Pentium, Pentium Pro) и с 64-разрядным расширением ММХ, включают в себя подмножество системы команд и архитектуры нижестоящих моделей, обеспечивая совместимость с ранее написанным ПО.

Представляется, что отличия архитектуры х86-64 от IA-32 даже меньше, чем отличия IBM z/Architecture от S/390. Ключевых изменений х86-64 по сравнению с сегодняшним состоянием IA-32 не так много и они в определенном смысле аналогичны тем, которые были внесены при переходе от 16-ти к 32-разрядной архитектуре х86.

Эти нововведения включают:

· 64-разрядные виртуальные адреса (в конкретной реализации возможна меньшая разрядность);

· "плоское" (flat) адресное пространство с единым пространством кодов, данных и стека;

· 64-разрядный счетчик команд (RIP);

· режим адресации относительно счетчика команд;

· расширение регистров общего назначения (целочисленных) до 64 разрядов;

· добавление 8 новых регистров общего назначения (R8-R15);

· добавление еще 8 SSE-регистров XMM8-XMM15 разрядностью 128 (соответствует предложенному Intel расширению SSE2).

Рис. 1. Расширение регистров общего назначения

"Указания" на дополнительные регистры и размеры данных вводятся как префикс команд. Набор основных регистров x86-64 представлен на рис.1. Регистры являются 64-разрядными, за исключением 32-разрядного регистра EFLAGS, 128-разрядных регистров ХММ и 80-разрядных регистров с плавающей запятой ST. Архитектура x86-64 включает, в частности, SSE2-расширения IA-32, представленные в Pentium 4.

Для выполнения 16-разрядных операций регистр А адресуется как АХ, для выполнения 32-разрядных операций - как EAX, а для выполнения 64-разрядных - как RAX. При выполнении 32-разрядных операций, в которых целочисленный регистр служит регистром результата, 32-разрядные значения дополняются нулями до 64-разрядных. 8-ми и 16-разрядные операции над целочисленными регистрами сохраняют старшие разряды неизменными [4].

Для работы с 64-разрядной адресацией в х86-64 введен режим Long Mode (назовем его "расширенным режимом"). Режим работы задается управляющим битом LMA (Long Mode Active), который взводится, если микропроцессор переходит в расширенный режим. В расширенном режиме регистры сегментов ES, DS, FS, GS, SS игнорируются. В регистре CS (дескриптор сегмента кода) находятся биты, уточняющие режимы работы микропроцессора.

В х86-64 расширенный режим имеет два "подрежима": 64-разрядный режим и режим совместимости. В режиме совместимости обеспечивается двоичная совместимость с 16-ти и 32-разрядными режимами х86. Выбором подрежима управляет бит CS.L. Если он установлен в 0 (режим совместимости), 64-разрядная операционная система, работая в режиме LMA, может выполнять старые 16-ти и 32-разрядные х86-приложения. За выбор размера операнда отвечает бит CS.D.

По умолчанию, в 64-разрядном режиме (взведен бит LMA, CS.L = 1, CS.D = 0) применяются 64-разрядные адреса и 32-разрядные операнды. Используя префиксы команд, можно изменить размер операнда (установить его равным 64 или 16 разрядам), а также изменить размер адреса (установить равным 32 разрядам).

32-разрядные приложения могут использовать первые 4 Гбайт виртуальной памяти.

Для выяснения особенностей микропроцессоров с архитектурой х86-64 необходимо анализировать регистры EAX/EBX/ECX/EDX, в которые помещаются результаты выполнения команды CPUID (при ее вызове, как и ранее, в EAX нужно положить 8000_0000h). Если 29-й бит в EAX равен 1, микропроцессор работает в расширенном режиме.



2. Микропроцессоры нетрадиционных структур

2.1 Ассоциативные процессоры

Ассоциативным процессором называют специализированный процессор, реализованный на базе ассоциативного запоминающего устройства (АЗУ), где, как известно, доступ к информации осуществляется не по адресу операнда, а по отличительным признакам, содержащимся в самом операнде. От АЗУ традиционного применения ассоциативный процессор (АП) отличают две особенности: наличие средств обработки данных и возможность параллельной записи во все ячейки, для которых было зафиксировано совпадение с ассоциативным признаком. Последнее свойство АП известно как мультизапись.

Способ выполнения операций над словами позволяет определить четыре класса ассоциативных процессоров:

· параллельные;

· поразрядно-последовательные;

· пословно-последовательные;

· блочно-ориентированные.

В качестве элементов обработки в параллельной ассоциативном процессоре используются многоразрядные процессорные элементы. Каждый ПЭ, работает со своим модулем ассоциативной памяти, и осуществляет поиск, а также арифметическую и логическую обработку m-разрядных слов. Пересылку выбранных по содержанию слов между АЗУ и ПЭ обеспечивают коммутирующие цепи. Процессорные элементы одновременно выполняют одну и ту же команду, поступающую из процессора управления. Кроме того, предусмотрена возможность обмена данными между модулями ассоциативной памяти и основной памятью, причем обращения по этому каналу производятся как и в обычной памяти - по адресам.

Параллельные АП по сравнению с другими классами ассоциативных процессоров обладают наиболее высоким быстродействием, однако это достигается за счет больших аппаратурных затрат.

2.2 Матричные процессоры

Матричный процессор (array processor) состоит из большого числа сходных процессоров, которые выполняют одну и ту же последовательность команд применительно к разным наборам данных. Первым в мире таким процессором был ILLIAC IV (Университет Иллинойс). Схематически он изображен на рис. 2.6. Первоначально предполагалось сконструировать машину, состоящую из четырех квадрантов, каждый из которых содержал матрицу размером 8 х 8 из блоков процессор/память. Для каждого квадранта имелся один блок контроля. Он рассылал команды, которые выполнялись всеми процессорами одновременно, при этом каждый процессор использовал собственные данные из собственной памяти (загрузка данных происходила при инициализации).

Это решение, значительно отличающееся от стандартной фон-неймановской машины, иногда называют архитектурой SIMD (Single Instruction-stream Multiple Data-stream - один поток команд с несколькими потоками данных). Из-за очень высокой стоимости был построен только один такой квадрант, но он мог выполнять 50 млн. операций с плавающей точкой в секунду. Если бы при создании машины использовалось четыре квадранта, она могла бы выполнять 1 млрд. операций с плавающей точкой в секунду, и вычислительные возможности такой машины в два раза превышали бы возможности компьютеров всего мира.



Рис. 2. Матричный процессор ILLIAC IV

2.3 ДНК-процессоры

ДНК-процессор характеризуется структурой и набором команд. Структура процессора - это структура молекулы ДНК. А набор команд - это перечень биохимических операций с молекулами. Принцип устройства компьютерной ДНК-памяти основан на последовательном соединении четырех нуклеотидов (основных кирпичиков ДНК-цепи). Три нуклеотида, соединяясь в любой последовательности, образуют элементарную ячейку памяти - кодон, совокупность которых формирует затем цепь ДНК. Основная трудность в разработке ДНК-компьютеров связана с проведением избирательных однокодонных реакций (взаимодействий) внутри цепи ДНК. Существует экспериментальное оборудование, позволяющее работать с одним из 1020 кодонов или молекул ДНК. Другой проблемой является самосборка ДНК, приводящая к потере информации. Ее преодолевают введением в клетку специальных ингибиторов - веществ, предотвращающих химическую реакцию самосшивки.

2.4 Клеточные процессоры

Под термином "нейрокомпьютер" в настоящее время подразумевается довольно широкий класс вычислителей. Формально нейрокомпьютером можно считать любую аппаратную реализацию нейросетевого алгоритма, от простой модели биологического нейрона до системы распознавания символов или движущихся целей. Нейрокомпьютеры не являются компьютерами в общепринятом смысле этого слова. В настоящее время технология еще не достигла того уровня развития, при котором можно было бы говорить о нейрокомпьютере общего назначения (который являлся бы одновременно искусственным интеллектом).

2.5 Коммуникационные процессоры

Коммуникационные процессоры - это микрочипы, представляющие собой нечто среднее между жесткими специализированными интегральными микросхемами и гибкими процессорами общего назначения.

Коммуникационные процессоры программируются, как и привычные для нас ПК-процессоры, но построены с учетом сетевых задач, оптимизированы для сетевой работы и на их основе производители - как процессоров, так и оборудования - пишут программное обеспечение для специфических приложений.

Коммуникационный процессор имеет собственную память и оснащен высокоскоростными внешними каналами для соединения с другими процессорными узлами. Скоростной коммуникационный процессор с RISC-ядром позволяет управлять обменом данными по нескольким независимым каналам, поддерживать практически все распространенные протоколы обмена, гибко и эффективно распределять и обрабатывать последовательные потоки данных с временным разделением каналов.

2.6 Процессоры баз данных

Процессорами (машинами) баз данных в настоящее время принято называть программно-аппаратные комплексы, предназначенные для выполнения всех или некоторых функций систем управления базами данных (СУБД). Если в свое время системы управления базами данных предназначались в основном для хранения текстовой и числовой информации, то теперь они рассчитаны на самые различные форматы данных, в том числе графические, звуковые и видео. Процессоры баз данных выполняют функции управления и распространения, обеспечивают дистанционный доступ к информации через шлюзы, а также репликацию обновленных данных с помощью различных механизмов тиражирования.

Современные процессоры баз данных должны обеспечивать естественную связь накапливаемой в базах данных информации со средствами оперативной обработки транзакций и Internet-приложениями. Это должны быть системы, которые дают пользователям возможность в любой момент обратиться к корпоративным данным и проанализировать их, вне зависимости от того, где эти данные размещаются.

Решение таких задач требует существенного увеличения производительности таких систем. Однако традиционная программная реализация многочисленных функций современных СУБД на ЭВМ общего назначения приводит к громоздким и непроизводительным системам с недостаточно высокой надежностью. Необходим поиск новых архитектурных и аппаратных решений. Интенсивные исследования, проводимые в этой области в настоящее время, привели к пониманию необходимости использования в качестве процессоров баз данных специализированных параллельных вычислительных систем. Создание такого рода систем связывается с реализацией параллелизма при выполнении последовательности операций и транзакций, а также конвейерной потоковой обработки данных.

2.7 Потоковые процессоры

Потоковыми называют процессоры, в основе работы которых лежит принцип обработки многих данных с помощью одной команды. Согласно классификации Флинна, они принадлежат к SIMD (single instruction stream / multiple data stream) архитектуре. Технология SIMD позволяет выполнять одно и то же действие, например, вычитание и сложение, над несколькими наборами чисел одновременно. Потоковый процессор повышает общую производительность, что особенно важно при работе с 3D-графическими объектами. Может быть отдельный потоковый процессор (Single-streaming processor - SSP) и многопотоковый процессор (Multi-Streaming Processor - MSP).

Ярким представителем потоковых процессоров является семейство процессоров Intel, начиная с Pentium III, в основе работы которых лежит технология Streaming SIMD Extensions (SSE, потоковая обработка по принципу "одна команда - много данных"). Представителями класса SIMD считаются матрицы процессоров: ILLIAC IV, ICL DAP, Goodyear Aerospace MPP, Connection Machine 1 и т.п. В таких системах единое управляющее устройство контролирует множество процессорных элементов. Каждый процессорный элемент получает от устройства управления в каждый фиксированный момент времени одинаковую команду и выполняет ее над своими локальными данными.

2.8 Процессоры с многозадачной (нечеткой) логикой

Процессор с нечеткой логикой (fuzzy logic) основывается на нечеткой математике.

Нечеткая логика не решит тех задач, которые не решаются на основе логики двоичной, но во многих случаях она удобнее, производительнее и дешевле. Разработанные на ее основе специализированные аппаратные решения (fuzzy-вычислители) позволят получить реальные преимущества в быстродействии. Если каскадировать fuzzy-вычислители, мы получим один из вариантов нейропроцессора или нейронной сети. Во многих случаях эти понятия просто объединяют, называя общим термином "neuro-fuzzy logic".



2.9 Сигнальные процессоры

Семейство микросхем DSP568xx построено на базе ядра 16-разрядного процессора DSP56800 с фиксированной точкой. Это ядро предназначено для эффективного решения задач управления и цифровой обработки сигналов. Реализованный в нем набор команд обеспечивает цифровую обработку сигналов с эффективностью лучших DSP общего назначения и отвечает требованиям простоты создания компактных программ управления.

Ядро DSP56800 является программируемым 16-разрядным КМОП процессором, предназначенным для выполнения цифровой обработки сигналов в реальном масштабе времени и решения вычислительных задач. Ядро DSP56800 (рис. 26) состоит из четырех функциональных устройств: управления программой, генерации адресов, арифметико-логической обработки данных, обработки битов. Для увеличения производительности операции в устройст-вах выполняются параллельно. Каждое из устройств имеет свой набор регистров и логику управления и организовано таким образом, что может функционировать независимо и одновременно с тремя другими. Внутренние шины адресов и данных связывают между собой память, функциональные и периферийные устройства (регистры периферийных устройств расположены в области памяти). Таким образом, ядро реализует одновременное выполнение нескольких действий: устройство управления выбирает первую команду, устройство генерации адресов формирует до двух адресов второй команды, а АЛУ выполняет умножение третьей команды. Есть альтернативная возможность: в третьей команде операцию может выполнять не АЛУ, а устройство обработки битов. Конвейерная архитектура позволяет реализовать параллельную работу устройств, входящих в состав микросхемы, и существенно сократить время выполнения программы.



3. Многопроцессорные системы

3.1 Общие требования к микропроцессорной системе

Для сравнения различных компьютеров между собой обычно используются стандартные методики измерения производительности. Эти методики позволяют разработчикам и пользователям использовать полученные в результате испытаний количественные показатели для оценки тех или иных технических решений, и, в конце концов, именно производительность и стоимость дают пользователю рациональную основу для решения вопроса, какой компьютер выбрать.

Важнейшей характеристикой вычислительных систем является надежность. Повышение надежности основано на принципе предотвращения неисправностей путем снижения интенсивности отказов и сбоев за счет применения электронных схем и компонентов с высокой и сверхвысокой степенью интеграции, снижения уровня помех, облегченных режимов работы схем, обеспечение тепловых режимов их работы, а также за счет совершенствования методов сборки аппаратуры.

Масштабирование представляет собой возможность наращивания числа и мощности процессоров, объемов оперативной и внешней памяти и других ресурсов вычислительной системы. Масштабирование должно обеспечиваться архитектурой и конструкцией компьютера, а также соответствующими средствами программного обеспечения.

Совместимость и мобильность программного обеспечения. Концепция программной совместимости впервые в широких масштабах была применена разработчиками системы IBM/360. Основная задача при проектировании всего ряда моделей этой системы заключалась в создании такой архитектуры, которая была бы одинаковой с точки зрения пользователя для всех моделей системы независимо от цены и производительности каждой из них. Огромные преимущества такого подхода, позволяющего сохранять существующий задел программного обеспечения при переходе на новые (как правило, более производительные) модели были быстро оценены как производителями компьютеров, так и пользователями и начиная с этого времени практически все фирмы-поставщики компьютерного оборудования взяли на вооружение эти принципы, поставляя серии совместимых компьютеров. Следует заметить, однако, что со временем даже самая передовая архитектура неизбежно устаревает и возникает потребность внесения радикальных изменений архитектуру и способы организации вычислительных систем.

3.2 Классификация систем параллельной обработки данных

Можно выделить четыре основных типа архитектуры систем параллельной обработки:

- конвейерная и векторная обработка. Основу конвейерной обработки составляет раздельное выполнение некоторой операции в несколько этапов (за несколько ступеней) с передачей данных одного этапа следующему. Производительность при этом возрастает благодаря тому, что одновременно на различных ступенях конвейера выполняются несколько операций.

Конвейеризация эффективна только тогда, когда загрузка конвейера близка к полной, а скорость подачи новых операндов соответствует максимальной производительности конвейера. Если происходит задержка, то параллельно будет выполняться меньше операций и суммарная производительность снизится. Векторные операции обеспечивают идеальную возможность полной загрузки вычислительного конвейера.

- системы типа SIMD. Машины типа SIMD состоят из большого числа идентичных процессорных элементов, имеющих собственную память. Все процессорные элементы в такой машине выполняют одну и ту же программу. Очевидно, что такая машина, составленная из большого числа процессоров, может обеспечить очень высокую производительность только на тех задачах, при решении которых все процессоры могут делать одну и ту же работу. Модель вычислений для машины SIMD очень похожа на модель вычислений для векторного процессора: одиночная операция выполняется над большим блоком данных.

- системы типа MIMD. Термин "мультипроцессор" покрывает большинство машин типа MIMD и (подобно тому, как термин "матричный процессор" применяется к машинам типа SIMD) часто используется в качестве синонима для машин типа MIMD. В мультипроцессорной системе каждый процессорный элемент (ПЭ) выполняет свою программу достаточно независимо от других процессорных элементов.

- многопроцессорные системы с SIMD-процессорами. Многие современные супер-ЭВМ представляют собой многопроцессорные системы, в которых в качестве процессоров используются векторные процессоры или процессоры типа SIMD. Такие системы относятся к машинам класса MSIMD.

3.3 Модели связей и архитектуры памяти

Каждый из механизмов обмена данных имеет свои преимущества. Для обмена в общей памяти это включает:

- совместимость с хорошо понятными используемыми как в однопроцессорных, так и маломасштабных многопроцессорных системах, механизмами, которые используют для обмена общую память

- простота программирования, когда модели обмена между процессорами сложные или динамически меняются во время выполнения. Подобные преимущества упрощают конструирование компилятора

- более низкая задержка обмена и лучшее использование полосы пропускания при обмене малыми порциями данных

- возможность использования аппаратно управляемого кэширования для снижения частоты удаленного обмена, допускающая кэширование всех данных как разделяемых, так и неразделяемых.

Основные преимущества обмена с помощью передачи сообщений являются:

- аппаратура может быть более простой, особенно по сравнению с моделью разделяемой памяти, которая поддерживает масштабируемую когерентность кэш-памяти.

- модели обмена понятны, принуждают программистов (или компиляторы) уделять внимание обмену, который обычно имеет высокую, связанную с ним стоимость.

При оценке любого механизма обмена критичными являются три характеристики производительности:

1. Полоса пропускания: в идеале полоса пропускания механизма обмена будет ограничена полосами пропускания процессора, памяти и системы межсоединений, а не какими-либо аспектами механизма обмена. Связанные с механизмом обмена накладные расходы (например, длина межпроцессорной связи) прямо воздействуют на полосу пропускания.

2. Задержка: в идеале задержка должна быть настолько мала, насколько это возможно. Для ее определения критичны накладные расходы аппаратуры и программного обеспечения, связанные с инициированием и завершением обмена.

3. Упрятывание задержки: насколько хорошо механизм скрывает задержку путем перекрытия обмена с вычислениями или с другими обменами.

Каждый из этих параметров производительности воздействует на характеристики обмена. В частности, задержка и полоса пропускания могут меняться в зависимости от размера элемента данных. В общем случае, механизм, который одинаково хорошо работает как с небольшими, так и с большими объемами данных будет более гибким и эффективным.



3.4 Многопроцессорные системы с общей памятью

Ключевым моментом реализации в многопроцессорных системах с небольшим числом процессоров как схемы записи с аннулированием, так и схемы записи с обновлением данных, является использование для выполнения этих операций механизма шины. Для выполнения операции обновления или аннулирования процессор просто захватывает шину и транслирует по ней адрес, по которому должно производиться обновление или аннулирование данных.

Все процессоры непрерывно наблюдают за шиной, контролируя появляющиеся на ней адреса. Процессоры проверяют не находится ли в их кэш-памяти адрес, появившийся на шине. Если это так, то соответствующие данные в кэше либо аннулируются, либо обновляются в зависимости от используемого протокола. Последовательный порядок обращений, присущий шине, обеспечивает также строго последовательное выполнение операций записи, поскольку когда два процессора конкурируют за выполнение записи в одну и ту же ячейку, один из них должен получить доступ к шине раньше другого.

Для реализации процесса наблюдения могут быть использованы обычные теги кэш. Более того, упоминавшийся ранее бит достоверности (valid bit), позволяет легко реализовать аннулирование. Промахи операций чтения, вызванные либо аннулированием, либо каким-нибудь другим событием, также не сложны для понимания, поскольку они просто основаны на возможности наблюдения. Для операций записи мы хотели бы также знать, имеются ли другие кэшированные копии блока, поскольку в случае отсутствия таких копий, запись можно не посылать на шину, что сокращает время на выполнение записи, а также требуемую полосу пропускания.



3.5 Многопроцессорные система с локальной памятью

Существуют два различных способа построения крупномасштабных систем с распределенной (локальной) памятью. Простейший способ заключается в том, чтобы исключить аппаратные механизмы, обеспечивающие когерентность кэш-памяти, и сосредоточить внимание на создании масштабируемой системы памяти.

Чтобы обойти проблемы когерентности, разделяемые (общие) данные не кэшируются. Конечно, с помощью программного обеспечения можно реализовать некоторую схему кэширования разделяемых данных путем их копирования из общего адресного пространства в локальную память конкретного узла. В этом случае когерентностью памяти также будет управлять программное обеспечение. Преимуществом такого подхода является практически минимальная необходимая поддержка со стороны аппаратуры, хотя наличие, например, таких возможностей как блочное (групповое) копирование данных было бы весьма полезным. Недостатком такой организации является то, что механизмы программной поддержки когерентности подобного рода кэш-памяти компилятором весьма ограничены. Существующая в настоящее время методика в основном подходит для программ с хорошо структурированным параллелизмом на уровне программного цикла.



4. Режимы обменов микропроцессорных систем

Основными режимами обмена являются программно - управляемый обмен, обмен в режиме прерывания и обмен в режиме прямого доступа к памяти.

Программно - управляемый обмен осуществляется по инициативе обрабатываемой команды и включает чтение информации в микропроцессор из ОП, запись информации в ОП из МП, ввод информации в МП из ВУ и вывод информации из МП во ВУ. Рассмотрим перечисленные виды обмена.

Чтение информации в микропроцессор из основной памяти начинается с момента выдачи из МП на ША значения адреса ячейки ОП, из которой должно быть произведено чтение информации. По синхронизирующему импульсу "чтение" (RD), поступающему из МП на ШУ, активизируются искомые ячейки ОП. Информация из ОП поступает на ШД, передается в МП и записывается в соответствующий регистр МП.

Запись информации в основную память из МП начинается так же, как и в первом случае: из МП на ША поступает значение адреса ячейки ОП, в которую должна быть произведена запись, а МП вырабатывает на линии ШУ сигнал "запись" (WR). Одновременно информация из МП поступает на ШД, передается в ОП и записывается в соответствующую ячейку памяти.

Ввод информации в МП из внешнего устройства начинается по сигналу синхронизации от управляющего устройства или МП, но на ША поступает адрес конкретного канала КВВ, который соединен с требуемым ВУ и через который будет происходить ввод (чтение) информации в МП. Такой канал называется портом. Через некоторое время на линии ШУ МП формирует управляющий сигнал RD "чтение" (или "ввод"). Запрошенный по указанному адресу порт активизируется, и по сигналу RD информация из ВУ поступает через порт на ШД. По ней информация передается в МП.

Вывод информации из МП во внешнее устройство осуществляется путем формирования МП на линиях ША адреса канала (порта) КВВ, который соединен с требуемым ВУ. Через некоторый промежуток времени МП формирует на линии ШУ сигнал WR "запись" (или "вывод") и выдает на ШД информацию, которая должна быть записана (выведена) в требуемое ВУ. Запрошенный по указанному адресу порт вывода активизируется и информация с ШД поступает в заданное ВУ.

Обмен в режиме прерывания. Обмен в режиме прерывания предназначен для обработки программ обслуживания запросов прерывания, сформированных ВУ в процессе накопления ими информации за время работы. Время формирования запросов прерывания ВУ - явление случайное и, в большинстве случаев, не может быть запрограммировано.

Обмен в режиме прерывания производится по инициативе ВУ или КВВ, обслуживающего данное ВУ, и осуществляется именно в те моменты времени, когда соответствующее ВУ готово к передаче данных в МП. По мере готовности к передаче данных контроллер прерываний, обслуживающий данное ВУ, вырабатывает сигнал запроса прерывания, который МП анализирует и, при необходимости, прерывает обрабатываемую программу и переходит к операции обмена - вводу и обработке программы обслуживания прерывания.

Различают прерывания аппаратные, программные и специальные.

Аппаратные прерывания, на практике еще называемые внешними прерываниями, имеют место при воздействии сигналов, которые вырабатываются ВУ, требующими обслуживания. Аппаратные прерывания используются, как правило, для обслуживания ВУ по запросу этих устройств. Они могут быть немаскируемые и маскируемые.

Немаскируемые прерывания - прерывания, которые вызываются внешними, аппаратными средствами и не могут быть запрещены выполняемой программой. Запросы на такие прерывания подаются на специальный вход микропроцессора - вход немаскируемых прерываний. Они обслуживаются обязательно и немедленно вне зависимости от важности выполняемой в данный момент времени программы.

Маскируемые прерывания - прерывания, которые могут быть разрешены или запрещены программным путем - включением в программу специальных команд, разрешающих или запрещающих прерывания на данном участке программы. Для реализации таких прерываний в микропроцессоре имеется один или несколько входов для запросов на обслуживание маскируемых прерываний.

Обмен в режиме прямого доступа к памяти. В рассмотренных ранее режимах обмен информацией осуществляется между МП и ОП или между МП и ВУ. Однако на практике часто возникает необходимость оперативного обмена информацией между ВУ и ОП без ее обработки. В этом случае при использовании ранее описанных режимов процедура обмена должна содержать два цикла. В первом цикле информация сначала должна быть передана из ВУ (или ОП) в аккумулятор МП, во втором цикле - информация из аккумулятора должна быть занесена в ОП (или ВУ).

При обмене с медленнодействующими ВУ и передачах больших массивов информации такая двухступенчатая процедура существенно снижает скорость обмена, то есть ведет к снижению быстродействия МПС в целом. В связи с этим используется метод обмена, при котором запись информации в ОП из ВУ или считывание информации из памяти во внешнее устройство происходит непосредственно без участия МП. Такой вид обмена получил название обмена в режиме прямого доступа к памяти (ПДП).

Для организации обмена применяется специальное управляющее устройство - контроллер ПДП, который при обмене выполняет функции активного устройства, то есть устанавливает адрес ячейки ОП или порта ВУ, участвующих в обмене, на линиях ША, формирует необходимые управляющие сигналы на линиях ШУ, определяет начало передачи информации по линиям ШД.

При программно - управляемом обмене и при обмене в режиме прерывания магистралью (шинами адреса, данных и управления) распоряжается МП. При обмене в режиме ПДП магистраль должна быть передана в распоряжение контроллера ПДП, а МП необходимо отключить от шин. Для этой цели в МП предусмотрен вход специального управляющего сигнала "запрос захвата шин", при поступлении которого после окончания текущего цикла выполнения команды управляющее устройство МП переводит буферные устройства его шин в режим с высоким выходным сопротивлением (высокоимпедансное состояние). МП при этом отключается от магистралей и его управляющее устройство на специальной линии управления формирует сигнал разрешения захвата шин контроллеру ПДП и представляет магистраль в его распоряжение для передачи либо одного слова, либо целого массива информации.



5. Каналы передачи информации в микропроцессорных системах

Интерфейсные схемы делятся на несколько уровней:

Шинные интерфейсы 1 уровня обеспечивают обмен информацией между всеми (или основными) модулями микропроцессорной системы. Выбор большинства шин этого уровня определяется архитектурой микропроцессора, например интерфейс И-41(Multibus) используется для МПК серий К580, K1810, межмодульный параллельный интерфейс (МПИ) - для МПК серий К1801/1809, К1811, К581, K5S8 и др.

Шина S-100 была создана для 8-разрядных микропроцессоров и различных промышленных приложений.

Типичные ее характеристики были такие:

- размеры: 134 мм x 254 мм, 100 выводов

- разъем: 50 выводов на каждой стороне платы

- нерегулируемое напряжение питания: +8В, +16В.

Шина ISA. В компьютерах PC AT, использующих микро-процессор i80286, впервые стала применяться новая системная шина ISA (Industry Standard Аrchitecture), полностью реализующая возможности упомянутого микропроцессора. Количество адресных линий было увеличено на четыре, а данных - на восемь. Таким образом, можно было передавать параллельно уже 16 разрядов данных, а благодаря 24 адресным линиям напрямую обращаться к 16 Мбайтам системной памяти. Количество линий аппаратных прерываний в этой шине было увеличено с 7 до 15, а каналов DMA - с 4 до 7.

Шина EISA обеспечивает больший возможный объем адресуемой памяти, 32-разрядную передачу данных, в том числе и в режиме DMA, улучшенную систему прерываний и арбитраж DMA, автоматическую конфигурацию системы и плат расширения.

Шина Nubus обладает примерно теми же характеристиками, что и ISA.

Шина Multibus-II была разработана в 1985 г. как развитие широко применяемого в промышленной автоматике стандарта Multibus. Multibus-II является 32-разрядной шиной и может работать со скоростью управляющего процессора - вплоть до достижения пропускной способности 80 Мбайт/с. В отличие от других рассматриваемых здесь шин, Multibus обладает возможностью высокоскоростной передачи сообщений между различными управляющими устройствами. При этом механизм передачи позволяет организовывать "интеллектуальное" взаимодействие между процессорами и контроллерами. Это особенно важно при создании многопроцессорных систем и построении сложных комплексов промышленной электроники.

Шина MC (MicroChannel) появилась в 1987 г. в компьютерах PS/2. Достаточно быстрая (до 20 МГц, до 76 Мбайт/с) и широкая (32 бита), шина содержала рад удачных архитектурных решений, и вполне могла бы бороться за лидерство среди системных шин.

Она обладает следующими особенностями:

- 8/16/32 - разрядные линии передачи данных,

- прерывания по уровню сигнала (в отличие от ISA, где прерывания - по фронту синхросигнала),

- 24 или 32 адресных линии (адресация до 4 Гбайт памяти),

- автоматическая конфигурация плат (на основе информации в ROM этих плат),

- асинхронный протокол передачи данных.

Шина Sbus разработана в 1989 г. для работы с частотой до 25 МГц. Она предназначена для передачи 32-разрядных данных. Ее особенностью являются возможность автоматически транслировать виртуальные адреса в физические, распознавать ошибки при передаче данных и инициировать повторы.

Шина Mbus создана в 1990 г. и предназначена для передачи 64-разрядных данных. Mbus допускает совместное использование с другими шинами, имеет портативные варианты исполнения и предусматривает возможности передачи сообщений.

Шина SCSI (Small Computer System Interface) регламентирован стандартом IEC 9316, который унифицирует основные уровни для базовых типов периферийных устройств, главным образом накопителей магнитных дисков, АЦПУ, а также возможности расширения функций посредством специальных кодов и полей. В интерфейсе используется логическая адресация всех блоков данных и возможность считывания с устройств прямого доступа информации о числе имеющихся блоков.

Шина PCI обладает несколькими преимуществами перед основной версией VL-Bus. В соответствии со спецификацией РСI к шине могут подключаться до 10 устройств. Это, однако, не означает использования такого же числа разъемов расширения - ограничение относится к общему числу компонентов, в том числе расположенных и на системной плате. Поскольку каждая плата расширения РСI может разделяться между двумя периферийными устройствами, то уменьшается общее число устанавливаемых разъемов.

Интерфейс МПИ с мультиплексированными линиями адреса и данных предназначен для обеспечения информационной и электрической совместимости устройств системы. Он реализуется на основе магистрали и логических узлов, входящих в каждое подключаемое к ней устройство. Устройства в совокупности составляют единое адресное пространство магистрали.

Интерфейс Unibus содержит магистраль из 56 сигнальных линий. Все устройства подсоединяются к этим линиям параллельно. Пять симплексных сигнальных линий используются для управления шиной приоритета, остальные 51 линий являются дуплексными; 18 адресных линий используются ведущим устройством для выборки ведомого устройства, с которым предстоит установить связь. Одна из линий адреса задает байт, к которому при операциях с байтами происходит обращение; 16 линий данных используются для передачи информации между ведущим и ведомым устройствами. Две линии управления задают одну из четырех возможных операций обмена (два режима ввода и два - вывода).

Интерфейс И-41 является одним из вариантов интерфейса Multibus, объединяющего стандартизованные интерфейсы IEEE, VME - bus, AMS - bus и др., с сохранением состава линий и их функций.

Интерфейсы 2 уровня обеспечивают объединение внешних устройств и устройств связи с объектами (УСО), которые используются в тех случаях, когда ВУ и УСО не имеют встроенного системного интерфейса и не могут подключаться непосредственно к системной магистрали. Наибольшее распространение здесь получили интерфейс ИРПС для радиального подключения устройств с последовательной передачей информации и интерфейс ИРПР для подключения устройств с параллельной передачей информации. С их помощью подключаются практически все периферийные устройства (дисплеи, принтеры, клавиатура, графопостроители и т.д.), за исключением внешних запоминающих устройств, предъявляющих более высокие требования к пропускной способности интерфейса.

Интерфейсы 3 уровня предназначены для объединения датчиков и исполнительных устройств. Большое разнообразие датчиков и исполнительных устройств на сегодняшний день привело к разработке огромного числа этих интерфейсов. Интерфейсы

4 уровня представляют собой интерфейсы устройств передачи данных (УПД). К ним относятся интерфейсы телеграфных, телефонных, высокочастотных, оптоволоконных и других каналов для передачи данных на большие расстояния. Сюда же относятся интерфейсы распределенных систем управления общего и специального назначения (КАМАК МЭК - 640, МЭК - 625 - 1 последовательный, ИЛПС - 2 и др.) и интерфейсы локальных сетей общего назначения (Р - 802 и др.)

Интерфейсы 5 уровня включают внешние относительно микропроцессорной системы интерфейсы. Соединение внешнего интерфейса с системным осуществляется при помощи специального адаптера интерфейсов.

Интерфейс AGP предназначен для вывода информации на внешние устройства, в том числе отображения данных. Она содержит шину и устройство передачи информации (видеоускоритель), образующие интерфейсную схему. В настоящее время наибольшее применение получил интерфейс AGP



6. Индивидуальное задание

Intel Pentium T2130

Intel Pentium T2130 -- двухядерный микропроцессор, последний представитель линейки Dual-Core T2xxкоторый был выпущен в апреле 2007 года.

Особенности:

- 2 ядра

- 2 потока

- Улучшенная технология SpeedStep

- Execute Disable Bit

- Поддержка MMX, SSE, SSE2, SSE3

- Технология Intel ® Virtualization (VT-х)

- Гнездо процессора - socket M

Архитектура:

- Intel Pentium Dual-Core T2130 на базе улучшенной Pentium M.

- 151 млн транзисторов

- размер ядра процессора - 90 мм?

- Ядро процессора - Yonah

Характеристики:

- Мікропроцесор Intel Pentium Dual-Core T2130 имеет 2 ядра с частотой 1.86 GHz.

- Частота системной шини - 533 MHz

- Кэш-память 1го уровня - 2 x 32 KB instruction 2x 32 KB data caches

- Кэш-память 2го уровня - 1 MB

- Максимальная мощность 31 W.

- Рабочее напряжение 1 - 1.3 V

Преимущества:

- Имеет сравнительно невысокую стоимость.

- Улучшенная технология Intel SpeedStep.

- Гарантирует высокую продуктивность компьютеров.

- Низкий уровень енергопотребленияю

- Многозадачность

Недостатки:

- Ограничен размер кэш памяти.

- Не поддерживает ECC память (память с аппаратной коррекцией ошибок).

- Не поддерживает технологий Turbo Boost, Hyper Threading

- Не поддерживает 64-розрядные вычисления



Литература

1. http://www.osp.ru/os/2002/04/181300/

2. https://ru.wikipedia.org/wiki/X86-64

3. http://www.nsc.ru/win/elbib/data/show_page.dhtml?77+852

4. http://www.island-formoza.ru/arhitektura-pc/parallelizm-na-urovne-processorov.html

5. http://libeldoc.bsuir.by/bitstream/123456789/989/81.pdf

6. http://mrmarker.ru/p/page.php?id=14738

Размещено на Allbest.ru

...