Размещено на http://www.allbest.ru/

Вінницький національний технічний університет

(повне найменування вищого навчального закладу)

Кафедра програмного забезпечення

(повна назва кафедри, циклової комісії)

КУРСОВА РОБОТА

з дисципліни "Системи автоматизованого проектування засобів обчислювальної техніки"

на тему: "Розробити в базисі елементів БМК 1515ХМ1 велику інтегральну схему пристрою, який при кратності числа 16 його утроює, в протилежному випадку подає його без змін"

Студента V курсу 1ПІ-14сп групи

Напряму підготовки 7.05010301

"Програмна інженерія"

Токарського А. В.

м. Вінниця - 2015 рік



ІНДИВІДУАЛЬНЕ ЗАВДАННЯ НА КУРСОВУ РОБОТУ З ДИСЦИПЛІНИ "САПР ЗАСОБІВ ОБЧИСЛЮВАЛЬНОЇ ТЕХНІКИ" СТУДЕНТУ ТОКАРСЬКОМУ А. В. ГРУПИ 1ПІ-14СП

Тема - "Розробити в базисі елементів БМК 1515ХМ1 велику інтегральну схему пристрою, який при кратності числа 16 його утроює, в протилежному випадку подає його без змін"

Вихідні дані:

Розрядність - 12;

Кількість базових комірок - не більше 100;

Швидкодія - не більше 410 нс.

Додаткові умови:

Трасування виконати в автоматичному та ручному режимах.

Затверджено на засіданні кафедри ПЗ, протокол № ___ від _________ 2014 р.

Керівник: ст. викладач кафедри ПЗ, к.т.н. Романюк О. В.

Завдання отримав ст. гр. 1ПІ-14сп Токарський А. В.

Анотація

У курсовій роботі на базі БМК 1515ХМ1 розроблено велику інтегральну схему пристрою, який при кратності числа 16 його утроює, в протилежному випадку подає його без змін.

Проведено багатоваріантний аналіз вирішення основної задачі, на основі якого побудована структурна схема пристрою. Розроблено принципову електричну схему, яка промодельована та досліджена засобами OrCAD.

Розроблено логічну модель пристрою, розраховано його швидкодію, та апаратні витрати на реалізацію.

Зроблено автоматичне розведення друкованої плати та ручне розведення фрагмента схеми.

ЗМІСТ

Вступ

1. Багатоваріантний аналіз вирішення основної задачі

2. Розробка схеми електричної принципової

3. Розрахунок апаратних витрат

4. Розрахунок швидкодії пристрою

5. Розробка логічної моделі пристрою

6. Розробка тесту перевірки та логічне моделювання

7. Автоматичне розведення друкованої плати

8. Ручне розведення фрагмента схеми

Висновки

Перелік посилань

Додаток А. Технічне завдання

Додаток Б. Результати автоматичного розміщення

Додаток В. Результати автоматичного трасування

ВСТУП

Базові матричні кристали (БМК) є універсальними кристалами-заготовками, розміщеними на напівпровідниковій пластині [1-3]. Такі кристали називають базовими, оскільки всі фотошаблони для їх виготовлення, за винятком шарів комутації, є постійними і не залежать від схеми, що реалізовується. Прості елементи (КМОН-транзистори) розташовуються на кристалі у вузлах прямокутної матриці, тому його називають матричним.

Виготовлення конкретної ВІС на БМК здійснюється шляхом комутації КМОН-транзисторів за допомогою одношарової або багатошарової розводки.

Основні достоїнства БМК: вони мають фіксовану геометричну структуру, що значно спрощує автоматичне розміщення і трасування елементів; формування ВІС на БМК виконується за допомогою малого числа фотошаблонів, що значно зменшує вартість виробництва ВІС; розвинена бібліотека логічних елементів і типових рішень значно спрощує процес розробки логічного проекту, зменшує час проектування; у складі одного БМК можуть бути реалізовані як цифрові, так і цифро-аналогові елементи; ВІС, розроблені на основі БМК, не вимагають проведення кваліфікаційних випробувань. електричний схема швидкодія логічний

Сферою застосування БМК є вироби з відносно невеликим обсягом виробництва. Використання ВІС на БМК забезпечує значне зменшення габаритів і енергоспоживання, підвищує надійність виробів, різко скорочує номенклатуру вживаних мікросхем (одна ВІС замінює 20-500 мікросхем середньої степені інтеграції).

Таким чином, БМК поєднують в собі високу інтеграцію замовлених ВІС і гнучкість в проектуванні апаратури на основі ІС стандартної логіки низької і середньої інтеграції. При цьому значно скорочуються терміни і витрати на створення нової ВІС.

Спеціалізовані напівзамовні ІС на базових матричних кристалах, званих за кордоном вентильними матрицями (Gate Arrays), безперечно, володіють рядом переваг. Основними з них є можливість створення на їх основі різних мікросхем за наявності розвинутих засобів проектування. Саме це разом з низькою вартістю самих кристалів зумовило широке поширення БМК в 60-70 роки. Проте вельми очевидні і недоліки матричних кристалів. Перш за все йдеться про значні терміни та витрати на проектування спеціалізованих ІС на основі БМК. Ця негативна їх особливість стала передумовою для появи нового класу спеціалізованих напівзамовних мікросхем (СНІС) - програмованих логічних ІС (ПЛІС).

Проектування пристроїв на основі БМК передбачає використання сучасних САПР, які забезпечують повний цикл проектування.

Метою курсової роботи є вивчення засобів та методів розробки великих інтегральних схем в базисі елементів БМК. Під об'єктом розробки розуміються засоби та методи розробки ВІС. Предметом розробки в курсовій роботі постають особливості створення великої інтегральної схеми на основі БМК.

Головною задачею курсової роботи є розробка в базисі БМК ВІС пристрою, який при кратності числа 16 його утроює, в протилежному випадку подає його без змін.

При розробці курсової роботи будемо використовувати пакет прикладних програм OrCAD 9.00 Express For Windows, у середовищі якого будемо створювати, моделювати і виконувати трасування великої інтегральної схеми пристрою.

Застосування елементів та пристроїв з програмованою структурою істотно змінює підходи до проектування та виготовлення цифрових пристроїв і дозволяє поліпшити їх характеристики.

Проектування заданого пристрою на основі БМК 1515ХМ1 надає змогу не тільки ознайомитись із властивостями БМК та процесом проектування, а і освоїти сучасні засоби САПР обчислювальної техніки [3, 9-11].



1. БАГАТОВАРІАНТНИЙ АНАЛІЗ ВИРІШЕННЯ ОСНОВНОЇ ЗАДАЧІ

У цьому розділі будуть проаналізовані шляхи вирішення завдання, яке полягає у розробці пристрою, який при кратності числа 16 його утроює, в протилежному випадку подає його без змін. Такі пристрої відносять до арифметичних або арифметико-логічних (АЛП). Вони призначені для виконання арифметичних і логічних операцій над операндами [4, 5, 7, 8]. До арифметичних операцій відносять додавання, віднімання, множення і ділення, до логічних - диз'юнкцію, кон'юнкцію та порівняння кодів.

У залежності від способу дії над операндами АЛП поділяються на послідовні, паралельні і послідовно-паралельні. В послідовних АЛП операнди представлені в послідовних кодах, а операції виконуються послідовно в часі над їх окремими розрядами. В паралельних АЛП операнди представлені паралельним кодом і операції здійснюються паралельно в часі над всіма розрядами операндів. В послідовно-паралельних АЛП операнди розділяються на групи розрядів і обробляються в межах виділеної групи паралельним способом, а між групами - послідовним. Паралельні АЛП забезпечують високу швидкодію, але вимагають і великих апаратних витрат на їх реалізацію, а послідовні - навпаки.

За формою подання чисел розрізняють АЛП для чисел з фіксованою комою (крапкою), з плаваючою комою та десяткових чисел. В залежності від прийнятої системи числення АЛП розділяють на двійкові, трійкові, десяткові, АЛП в СОК, в надлишкових системах числення, в системах зі штучним порядком ваг і т.п.

За характером використання елементів і вузлів АЛП поділяються на блокові та багатофункціональні. В блоковому АЛП кожна операція або група операцій виконуються окремими блоками, при цьому підвищується швидкодія завдяки одночасному виконанні відповідних операцій в різних блоках, але значно виростають апаратні витрати. В багатофункціональних АЛП операції виконуються одними і тими ж схемами, котрі налаштовуються потрібним чином в залежності від режиму роботи.

За своїми функціями АЛП є операційним блоком, який виконує мікрооперації, що забезпечують прийом операндів з інших пристроїв, їх перетворення і видачу результатів.

Темою курсової роботи передбачена розробка арифметичного пристрою, який при кратності числа 16 його утроює, в протилежному випадку подає його без змін. Такий пристрій можна побудувати декількома способами.

Отже, у нас є операнд. Потрібно якимось чином визначати кратність його 16 та передбачити утроювання цього операнда і мультиплексування на вихід самого операнда або утроєного його значення. Розглянемо можливі варіанти реалізації такого пристрою.

За перший варіант візьмемо такий, що ґрунтується на побудові повноцінного АЛП з операцією множення операндів (утроєння є множення операнда на три). Цей спосіб вимагає нагромаджувального суматора, двох регістрів, лічильника та мультиплексора.

За другий варіант візьмемо такий, коли множення на три замінюється послідовним нагромадженням трьох значень операнда. Цей спосіб також вимагає нагромаджувального суматора та мультиплексора.

За третій варіант візьмемо такий, коли множення на три замінюється додаванням на комбінаційному суматорі операнда з його подвоєним значенням, яке може бути утворене зміщенням операнда на один розряд в сторону старших розрядів. Цей спосіб вимагає комбінаційного суматора та мультиплексора.

Очевидно, що третій варіант побудови пристрою є найбільш доцільним, так як він вимагає мінімума апратних витрат і забезпечує кращу швидкодію.

Суматори - це базові вузли, які додають коди операндів. Розрізняють суматори комбінаційного і нагромаджувального типу.

Комбінаційні суматори виконують мікрооперацію додавання двох кодів: SM:=A+B. Нагромаджувальні суматори зберігають у собі один із операндів і результат операції. Мікрооперація додавання у цьому випадку має вигляд: SM:= SM +A, а якщо враховувати вхід переносу р₀, то: SM:= SM +A+р₀.

Найчастіше комбінаційні суматори будують за блочним методом, коли синтезують однорозрядний комбінаційний суматор, а багаторозрядний будують із однорозрядних за допомогою відповідного їх включення (з послідовним, паралельним, або груповим переносом).

Суматор з послідовним переносом вимагає найменших апаратних витрат для його побудови. Суматор з паралельним переносом вимагає найбільших апаратних витрат для його побудови. Однак суматор з послідовним переносом має найнижчу швидкодію, і навпаки - суматор з паралельним переносом має найвищу швидкодію. Суматор із груповим переносом займає між ними проміжне місце за значеннями цих параметрів.

Отже, потрібно ще визначитись із способом організації переносу у суматорі. Оскільки на 12 розрядах схема паралельного переносу буде дуже складною, вибираємо суматор із послідовним переносом. Це дасть змогу вкластись у виділену кількість комірок БМК для побудови схеми.

У підсумку отримуємо структурну схему пристрою (рис. 1.1).

Рисунок 1.1 - Структурна схема пристрою за третім варіантом побудови

У цій структурі Z1 - вхідні елементи, SM - комбінаційний суматор, MS - мультиплексор, STR - підсилювальні елементи, Z2 - вихідні елементи, Ch - вхідний операнд (число), Q - виходи поистрою.

2. РОЗРОБКА СХЕМИ ЕЛЕКТРИЧНОЇ ПРИНЦИПОВОЇ

Для побудови принципової електричної схеми пристрою використовуємо елементи бібліотеки БМК 1515ХМ1 [3]. Серед них використовуємо також вхідні елементи Z1 та вихідні Z2.

Самим складним вузлом пристрою є комбінаційний суматор. Для його побудови використаємо розглянутий раніше принцип побудови багаторозрядного суматора, який полягає у побудові однорозрядного комбінаційного суматора і включення таких однорозрядних суматорів за схемою послідовного переносу.

Спочатку реалізуємо однорозрядний комбінаційний суматор, де с, d та p0 (вхід переносу) будуть однорозрядними доданками, а s та p1 - відповідно виходами суми і переносу. Таблиця істинності для однорозрядного суматора представлена в табл. 2.1.

Таблиця 2.1 - Таблиця істинності для однорозрядного суматора

	c	d	p0	s	p1
0	0	0	0	0	0
1	0	0	1	1	0
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	0	1
7	1	1	1	1	1

За таблицею записуємо функції суми і переносу:

.

Відповідно до отриманих рівнянь будуємо схему однорозрядного комбінаційного суматора з використанням елементів бібліотеки БМК. Ця схема представлена на рис. 2.1.

Рисунок 2.1 - Функціональна схема однорозрядного комбінаційного суматора та його позначення

Мультиплексор найбільш доцільно побудувати з використанням елементів І-АБО-НІ (W15). Це мультиплексор типу "2 канали на один вихід". Його схема приведена на рис. 2.2. Сигнали V та iV керують передачею з першого та другого каналів.

Дванадцятирозрядний комбінаційний суматор побудуємо за принципом послідовного з'єднання дванадцяти однорозрядних суматорів. При цьому вихід переносу молодшого розряду подається на вхід переносу наступного старшого розряду. Для визначення кратності числа 16 робимо логічне додавання значень чотирьох молодших розрядів числа. Цей сигнал керує мультиплексором на передачу з першого чи другого каналів.

Підсумовуючи, отримуємо принципову електричну схему пристрою, представлену на рис. 2.3.

Рисунок 2.2 - Схема мультиплексора та його позначення

Рисунок 2.3 - Електрична принципова схема пристрою

3. РОЗРАХУНОК АПАРАТНИХ ВИТРАТ

Для визначення апаратних витрат на побудову пристрою необхідно підрахувати сумарну кількість комірок, потрібних для розміщення всіх елементів схеми пристрою на кристалі БМК 1515ХМ1.

Кожен із бібліотечних елементів, у залежності від його складності, займає частину або певну кількість комірок. Значить, треба підрахувати кількість елементів кожного типу, які використовуються в схемі та знайти сумарну кількість комірок. Для цього побудуємо таблицю 3.1.

Складність елементів визначимо із методичних вказівок [3], а кількість елементів кожного типу візьмемо зі схеми (рис. 2.1 - 2.3). Вхідні та вихідні елементи не враховуємо, так як вони реалізуються у зоні 3 БМК, а не у робочій зоні 1 [3].

Таблиця 3.1 - Розрахунок апаратних витрат

Тип елемента БМК	Кількість елементів	Апаратні витрати на елемент (комірок БМК)	Загальні апаратні витрати (комірок БМК)
V1	73	0,5	36,5
V2	12	0,5	6
W5	72	0,5	36
W15	24	0,5	12
V1W1	1	1	1
Усього	91,5

Отже, на реалізацію ВІС пристрою необхідно буде затратити 91,5 базових комірок БМК 1515ХМ1.

4. РОЗРАХУНОК ШВИДКОДІЇ ПРИСТРОЮ

При проектуванні принципових електричних схем необхідно приблизно оцінити середній сумарний час затримки на ланцюжку логічних елементів, не враховуючи паразитних ємностей. Для визначення затримки, яка впливає на швидкодію, необхідно розрахувати середній сумарний час затримки на всіх елементах у найдовшому ланцюжку з елементів від входів до виходів схеми. Знаючи цей час, можна правильно оцінити швидкодію та підібрати тривалість вхідних сигналів для логічного моделювання.

Розрахуємо аналітично орієнтовний максимальний час затримки, враховуючи лише час затримки на елементах. Найдовший ланцюжок утворюють елементи по формуванню сигналу переносу, що проходить через усі розряди суматора (11 розрядів) та формування сигналу суми у 12-му розряді. Також слід врахувати затримку вхідного елемента, мультиплексора, підсилювального та вихідного елементів:

Z1 - 1, V1 - 36, W5 - 24, W15 - 13, V2 - 1, Z2 - 1

Отже, час затримки пристрою складе:

t =,

де фі - час затримки i-го елемента; - кількість послідовно з'єднаних і-х елементів; k - кількість елементів різного типу, через які проходить сигнал.

У підсумку отримуємо:

t_затр = 14,3 + 36Ч3,8 + 24Ч4,7 + 13Ч9,5 + 3,3 + 14,3 = 405 (нс).

Отже, час затримки пристрою, який при кратності числа 16 його утроює а в протилежному випадку подає його без змін становить 405 нс для самого несприятливого випадку, коли сигнал переносу проходить через усі розряди суматора.

5. РОЗРОБКА ЛОГІЧНОЇ МОДЕЛІ ПРИСТРОЮ

Усю сукупність проектної інформації про електричну схему та конструктивні виводи у обсязі, достатньому для проектування топології й автоматичного синтезу програм контролю збирають у логічну модель пристрою [3].

Опис електричної схеми - це послідовний опис структур, що її формують. При цьому кожний функціонально закінчений фрагмент, який повторюється, подається окремою структурою та позначається своїм ім'ям.

Описуючи зв'язки структури, кожний вивід згадується тільки один раз. Послідовно спочатку описуються елементи структури. Далі послідовно описуються зв'язки входів із елементами структури; зв'язки між елементами структури; зв'язки елементів та виходів структури. Після опису всіх структур описується вся схема (найвищий рівень вкладеності структур). Ім'я, розділ опису елементів та розділ опису зв'язків розділяються знаками “*”. Кінець опису структури позначається знаком “!”.

Розробимо логічну модель пристрою, користуючись принциповими електричними схемами, наведеними на рис. 2.1-2.3.

СТРУКТУРА *SM*-

V1:1,2,3,6,12;-

W5:5,7,8,9,10,11;-

W15:4*-

с,1/2,8/2;-

d,3/2,4/2;-

p0,2/2,4/8;-

s,11/10;-

p1,12/6;-

1/6,7/2,9/4; 2/6,4/4,5/2; 3/6,4/6,5/4; 4/14,6/2,8/4; 5/10,10/4; 6/6,7/4,9/2;-

7/10,10/2; 8/10,11/2; 9/10,11/4; 10/10,12/2*!-

СТРУКТУРА *MUX*-

W15:1,2,3,4,5,6,7,8,9,10,11,12;-

V1:13,14,15,16,17,18,19,20,21,22,23,24*-

m1,1/2; m2,2/2; m3,3/2; m4,4/2; m5,5/2; m6,6/2;-

m7,7/2; m8,8/2; m9,9/2; m10,10/2; m11,11/2; m12,12/2;-

n1,1/4; n2,2/4; n3,3/4; n4,4/4; n5,5/4; n6,6/4;-

n7,7/4; n8,8/4; n9,9/4; n10,10/4; n11,11/4; n12,12/4;-

k1,13/6; k2,14/6; k3,15/6; k4,16/6; k5,17/6; k6,18/6;-

k7,19/6; k8,20/6; k9,21/6; k10,22/6; k11,23/6; k12,24/6;-

V,1/8,2/8,3/8,4/8,5/8,6/8,7/8,8/8,9/8,10/8,11/8,12/8;-

iV,1/6,2/6,3/6,4/6,5/6,6/6,7/6,8/6,9/6,10/6,11/6,12/6;-

1/14,13/2; 2/14,14/2; 3/14,15/2; 4/14,16/2; 5/14,17/2; 6/14,18/2;-

7/14,19/2; 8/14,20/2; 9/14,21/2; 10/14,22/2; 11/14,23/2; 12/14,24/2*!-

СТРУКТУРА *ALU*-

Z1:1,2,3,4,5,6,7,8,9,10,11,12,13;-

Z2:41,42,43,44,45,46,47,48,49,50,51,52;-

V1:28;-

V2:29,30,31,32,33,34,35,36,37,38,39,40;-

V1W1:27;-

SM:4,15,16,17,18,19,20,21,22,23,24,25;-

MUX:26*

Ch1,1/1; Ch2,2/1; Ch3,3/1; Ch4,4/1; Ch5,5/1; Ch6,6/1;-

Ch7,7/1; Ch8,8/1; Ch9,9/1; Ch10,10/1; Ch11,11/1; Ch12,12/1; Lo1,13/1;-

Q1,41/1; Q2,42/1; Q3,43/1; Q4,44/1; Q5,45/1; Q6,46/1;-

Q7,47/1; Q8,48/1; Q9,49/1; Q10,50/1; Q11,51/1; Q12,52/1;-

1/3,14/с,15/d,26/m1,27/7;-

2/3,15/с,16/d,26/m2,27/9;-

3/3,16/с,17/d,26/m3,27/11;-

4/3,17/с,18/d,26/m4,27/13;-

5/3,18/с,19/d,26/m5;-

6/3,19/с,20/d,26/m6;-

7/3,20/с,21/d,26/m7;-

8/3,21/с,22/d,26/m8;-

9/3,22/с,23/d,26/m9;-

10/3,23/с,24/d,26/m10;-

11/3,24/с,25/d,26/m11;-

12/3,25/с, 26/m12;-

14/p1,15/p0; 15/p1,16/p0; 16/p1,17/p0; 17/p1,18/p0; 18/p1,19/p0; 19/p1,20/p0;-

20/p1,21/p0; 21/p1,22/p0; 22/p1,23/p0; 23/p1,24/p0; 24/p1,25/p0;-

14/s,26/n1; 15/s,26/n2; 16/s,26/n3; 17/s,26/n4; 18/s,26/n5; 19/s,26/n6;-

20/s,26/n7; 21/s,26/n8; 22/s,26/n9; 23/s,26/n10; 24/s,26/n11; 25/s,26/n12;-

26/k1,29/2; 26/k2,30/2; 26/k3,31/2; 26/k4,32/2; 26/k5,33/2; 26/k6,34/2;-

26/k7,35/2; 26/k8,36/2; 26/k9,37/2; 26/k10,38/2; 26/k11,39/2; 26/k12,40/2;-

29/8,41/4;-

30/8,42/4;-

31/8,43/4;-

32/8,44/4;-

33/8,45/4;-

34/8,46/4;-

35/8,47/4;-

36/8,48/4;-

37/8,49/4;-

38/8,50/4;-

39/8,51/4;-

40/8,52/4;-

13/2,14/d,14/p0;-

27/17,28/2,26/V;-

28/6,26/iV*!-

6. РОЗРОБКА ТЕСТУ ПЕРЕВІРКИ ТА ЛОГІЧНЕ МОДЕЛЮВАННЯ

Логічне моделювання нашого пристрою проводимо, як і побудову схеми, засобами OrCAD. Для перевірки правильності роботи нашого пристрою складемо тест, тобто задамо певну послідовність операнда Сh (табл. 6.1). Операнд підбираємо таким чином, щоб його значення, кратні та не кратні 16, чередувались.

У табл. 6.1 спрогнозуємо також результат виконання операції.



Таблиця 6.1 - Тест перевірки працездатності пристрою

Lo1	1	1	1	1	1	1	1	1	1	1
Ch	0	16	37	102	512	32	15	78	2001	528
Ch12	0	0	0	0	0	0	0	0	0	0
Ch11	0	0	0	0	0	0	0	0	1	0
Ch10	0	0	0	0	1	0	0	0	1	1
Ch9	0	0	0	0	0	0	0	0	1	0
Ch8	0	0	0	0	0	0	0	0	1	0
Ch7	0	0	0	1	0	0	0	1	1	0
Ch6	0	0	1	1	0	1	0	0	0	0
Ch5	0	1	0	0	0	0	0	0	1	1
Ch4	0	0	0	0	0	0	1	1	0	0
Ch3	0	0	1	1	0	0	1	1	0	0
Ch2	0	0	0	1	0	0	1	1	0	0
Ch1	0	0	1	0	0	0	1	0	1	0
Q	0	48	37	102	1536	96	15	78	2001	1584
Q12	0	0	0	0	1	0	0	0	0	0
Q11	0	0	0	0	1	0	0	0	1	1
Q10	0	0	0	0	0	0	0	0	1	1
Q9	0	0	0	0	0	0	0	0	1	0
Q8	0	0	0	0	0	1	0	0	1	0
Q7	0	0	0	1	0	1	0	1	1	0
Q6	0	1	1	1	0	0	0	0	0	1
Q5	0	1	0	0	0	0	0	0	1	1
Q4	0	0	0	0	0	0	1	1	0	0
Q3	0	0	1	1	0	0	1	1	0	0
Q2	0	0	0	1	0	0	1	1	0	0
Q1	0	0	1	0	0	0	1	0	1	0

Покажемо, що у табл. 6.1 результат сформований правильно. Для цього побудуємо таблицю 6.2.

Таблиця 6.2 - Перевірка правильності результату виконання операції

Ch	0	16	37	102	512	32	15	78	2001	528
Кратність 16	+	+			+					+
3Ч Ch	0	48			1536	96				1584
Q	0	48	37	102	1536	96	15	78	2001	1584



Як бачимо, результат виконання операції відповідно до теми роботи формується правильно.

Проведемо тепер процедуру моделювання пристрою.

Для переходу до процедури моделювання виконуємо команду ToolsSimulate.

Задаємо відповідно до тесту вхідні сигнали та запускаємо процедуру моделювання. У результаті моделювання пристрою отримуємо часову діаграму роботи пристрою (рис. 6.1).

Рисунок 6.1 - Часова діаграма роботи пристрою

Із рис. 6.1 бачимо, що результат виконання операції пристроєм формується у відповідності до табл. 6.2.

Для порівняння із тестом, заданим табл. 6.1, треба розгорнути згруповані сигнали (рис. 6.2).

Рисунок 6.2 - Часова діаграма роботи пристрою з розгорнутими групами

Порівнюючи результати часової діаграми (рис. 6.2) з таблицею 6.1, робимо висновок, що наш пристрій працює правильно.

На часовій діаграмі знаходимо проміжок, де сигнали найдовше переключаються, і вимірюємо затримку (рис. 6.3).

Рисунок 6.3- Часова діаграма для визначення часу затримки

Із рис. 6.3 бачимо, що затримка для даного випадку дорівнює 148 нс.

Розрахунок швидкодії (див. розділ 4) показує, що максимальна затримка пристрою складає 405 нс, отже із запасом вибираємо тривалість періоду перевірки 1000 нс. Це означає, що 1000 нс буде виділено на кожну із комбінацій тесту. Описуємо тестову перевірку пристрою.

TEST *ALU*-

PERIOD: 1000 ns;-

INPUT: Lo1,Ch1,Ch2,Ch3,Ch4,Ch5,Ch6,Ch7,Ch8,Ch9,Ch10,Ch11,Ch12;-

OUTPUT: Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10,Q11,Q12;-

Lo1 = 1;-

Ch1 = 0:2, 1, 0:3, (1, 0):2;-

Ch2 = 0:3, 1, 0:2, 1:2, 0;-

Ch3 = (0:2, 1:2):2, 0;-

Ch4 = 0:6, 1:2, 0;-

Ch5 = 0, 1, 0:6, 1;-

Ch6 = 0:2, 1:2, 0, 1, 0;-

Ch7 = 0:3, 1, 0:3, 1:2, 0;-

Ch8 = 0:8, 1, 0;-

Ch9 = 0:8, 1, 0;-

Ch10 = 0:4, 1, 0:3, 1;-

Ch11 = 0:8, 1;-

Ch12 = 0;-

Q1 = 0:2, 1, 0:3, (1, 0):2;-

Q2 = 0:3, 1, 0:2, 1:2, 0;-

Q3 = (0:2, 1:2):2, 0;-

Q4 = 0:6, 1:2, 0;-

Q5 = 0, 1, 0:6, 1;-

Q6 = 0, 1:3, 0, 1, 0:3, 1;-

Q7 = 0:3, (1, 0):2, 1:2, 0;-

Q8 = 0:8, 1, 0;-

Q9 = 0:8, 1, 0;-

Q10 = 0:4, 1, 0:3, 1;-

Q11 = 0:4, 1, 0:3, 1;-

Q12 = 0*!-

7. АВТОМАТИЧНЕ РОЗВЕДЕННЯ ДРУКОВАНОЇ ПЛАТИ

При трасуванні друкованої плати треба з'єднати між собою контакти підсистем, оптимізуючи деяку функцію якості монтажу при дотриманні технологічних обмежень. Основними обмеженнями задачі трасування є неприпустимість перетину в одному шарі провідників різних ланцюгів та метричні обмеження, пов'язані з монтажним простором та розмірами трас, кількість шарів та ін. [10, 11].

Для виконання автоматичного трасування використовуємо компонент OrCAD Layout Plus. На основі створеного в OrCAD Capture списку з'єднань та попередньо зробленого розміщення компонентів на друкованій платі проведемо автоматичне трасування розміщених компонентів.

Розробка нової друкованої плати починається після завантаження OrCAD Layout і виконання команди File>New. Спочатку запитується ім'я технологгічного шаблона друкованої плати (розширення імені файлу *.tch чи *.tpl). Потім - ім'я файлу списку з'єднань *.mnl. На закінчення вказується ім'я файлу створюваної друкованої плати *.max.

У процесі завантаження списку з'єднань для кожного символу схеми в бібліотеках корпусів компонентів *.llb (Footprint Libraries) відшукується відповідний корпус. Ця відповідність вказується за допомогою атрибута символу РСВ Footprint.

Спочатку в OrCAD Capture створюємо список з'єднань для схеми, представленої на рис. 2.3. Для цього виконуємо команду Create Netlist.

Далі запускаємо OrCAD Layout Plus. Для завантаження списку з'єднань в OrCAD Layout вибираємо меню File/New і після вибору технологічного шаблона (файли з розширенням *.tch або *.tcl - DEFAULT.TCH) вказуємо на файл списку з'єднань.

Для автоматичного трасування друкованої плати виконуємо команду View/DatabaseSpreedSheets/Layers та відмічаємо шари для трасування. Виберемо два шари для розведення. Шар, у якому проводиться розведення, відзначається Routing, відсутність розведення - Unused (рис. 7.1).

Рисунок 7.1 - Вибір шарів для трасування



Для розміщення компонентів схеми на полі друкованої плати створюємо контур друкованої плати за командою Tool/Obstacle/New (рис. 7.2).

Рисунок 7.2 - Створення контуру друкованої плати

Розміщення проводимо в автоматичному режимі за допомогою команди Auto/Place/Board. У результаті отримуємо розміщення, наведене у додатку Б.

Автоматичне трасування друкованої плати проводимо за командою Auto/Autoroute/Board. Розведену друковану плату наведено у додатку В.

Для перегляду статистичних даних по трасуванню вибираємо пункт меню View/Database Spreadsheets…/Statistics. Зображення відповідного вікна наведено в таблиці 7.1.



Таблиця 7.1 - Зображення вікна статистики

Як видно із таблиці 7.1, друкована плата розведена на 100 %.

8. РУЧНЕ РОЗВЕДЕННЯ ФРАГМЕНТА СХЕМИ

Фрагмент схеми розводимо (трасуємо) на трафареті. Трафарет - це спрощене зображення базового кристалу і додаткова інформація в умовному вигляді, на який накладається і з'єднується плівка для нанесення шарів розведення [3].

Структурно на трафареті виділяють три умовні зони БМК: робочу, зону трасування та зону з вхідними і вихідними елементами.

Якщо яка-небудь комірка не використовується, то на кресленні трасування залишаються порожні місця. В полі комутації можливе проведення провідників двох типів: полікремнієвих і алюмінієвих. Краще використовувати алюмінієві провідники, так як вони мають менший питомий опір.

Для ручного трасування задано фрагмент схеми, наведений на рис. 8.1.

Рисунок 8.1 - Фрагмент схеми для ручного трасування

Трафарети елементів беремо із [3], розставляємо їх і робимо відповідні з'єднання. Результат ручного розведення представлений на рис. 8.2.

Рисунок 8.2 - Результат ручного розведення фрагмента схеми



ВИСНОВКИ

У курсовій роботі синтезовано та досліджено пристрій, який при кратності числа 16 його утроює, в протилежному випадку подає його без змін. Для реалізації цього пристрою використано базис елементів БМК 1515ХМ1.

Проведено багатоваріантний аналіз розв'язку задачі, на основі якого вибрано концепцію реалізації пристрою та побудована його структурна схема.

З використанням засобу OrCAD розроблено принципову електричну схему пристрою, яка промодельована та досліджена. Складено тест для перевірки працездатності пристрою. Перевірка на функціонування показала, що пристрій працює правильно.

Розроблено логічну модель пристрою, розраховано його швидкодію. Розраховане на найгірший варіант значення затримки дорівнює 405 нс. Підраховано апаратні витрати на реалізацію пристрою, які складають 91,5 базових комірок БМК 1515ХМ1.

Зроблено автоматичне розведення друкованої плати та ручне розведення фрагмента схеми пристрою.

При виконанні курсової роботи я навчився за допомогою засобів автоматизованого проектування створювати та моделювати схеми, досліджувати їх властивості та робити трасування. Окрім цього я ознайомився з особливостями БМК 1515ХМ1.

Таким чином при виконанні курсової роботи були опановані БМК та засоби проектування пристроїв на їх основі.

ПЕРЕЛІК ПОСИЛАНЬ

1. Базовые матричные кристаллы для полузаказных БИС / ОАО АНГСТРЕМ. - Зеленоград: 2001.

2. Схемотехника: Електронный справочник / Руссбит-М.

3. Методичні вказівки до проектування цифрових пристроїв на основі базових матричних кристалів для студентів спеціальності 2204 усіх форм навчання / Уклад. О. Н. Романюк. - Вінниця: ВПІ, 1992.

4. Майоров C. А. Структура электронных вычислительных машин / C. А. Майоров, Г. И. Новиков.- Л.: Машиностроение, 1979. - 384 с.

5. Угрюмов Е. П. Цифровая схемотехника / Е. П. Угрюмов. - Санкт-Петербург: БХВ-Петербург, 2004.

6. Пєтух А. М. Схемотехніка ЕОМ. Навчальний посібник / А. М Пєтух, Д. Т. Обідник.- ВДТУ,1999.

7. Каган Б. М. Электронные вычислительные машины и системы: Учеб. пособие для вузов / Б. М. Каган. - М.: Энергоатомиздат, 1985.

8. Самофалов К. Г. Цифровые ЭВМ / К. Г. Самофалов, В. И. Корнейчук, В. П. Тарасенко.- К.: Вища шк., 1989. Разевиг В. Д.

9. Система проектирования цифровых устройств OrCAD / В. Д. Разевиг.- М.: “Солон-Р”, 2000.- 360 с.

10. Основи автоматизованого проектування складних об'єктів і систем / О. М. Роїк, Т. О. Савчук, О. М. Ткаченко. - Вінниця: ВНТУ, 2001.

11. Абрайтис Л. Д. Автоматизация проектирования ЭВМ / Л. Д. Абрайтис, Р. И. Шейнаускас, В. А. Жилевичюс. - М.: Сов. Радио, 1998.

12. Методичні вказівки до оформлення курсових проектів (робіт) у Вінницькому національному технічному університеті / Уклад. Г. Л. Лисенко, А. Г. Буда, Р. Р. Обертюх.- Вінниця: ВНТУ, 2006.

ДОДАТОК А. ТЕХНІЧНЕ ЗАВДАННЯ

Міністерство освіти і науки України

Вінницький національний технічний університет

Інститут інформаційних технологій та комп'ютерної інженерії

Керівник: к.т.н., ст. викладач

_____________ О. В. Романюк

(підпис)

”___” ______________ 2014 р.

ТЕХНІЧНЕ ЗАВДАННЯ

на розробку в базисі елементів БМК 1515ХМ1 ВІС пристрою, який при

кратності числа 16 його утроює, в протилежному випадку подає його без змін

1. Галузь застосування - цифровий пристрій може бути використаний для побудови засобів обчислювальної техніки.

2. Основа розробки - робочий навчальний план дисципліни.

3. Мета та експлуатаційне призначення:

а) мета - отримання практичних навичок з автоматизованого проектування ВІС на основі БМК;

б) призначення розробки - навчальна курсова робота з дисципліни „САПР ЗОТ”.

4. Джерела розробки - індивідуальне завдання на курсову роботу з дисципліни та інші технічні матеріали до розрахунків та розробки схем.

5. Технічні вимоги

Схема, що розробляється, містить такі входи та виходи:

Ch[12:1] - інформаційні входи, на які подається значення операнда;

Q[12:1] - інформаційні виходи, на яких формується результат виконання операції.

Lo1- вхід сигналу логічної одиниці.

Умовне позначення пристрою має вигляд:

	ALU
Ch1		Q1
Ch2		Q2
Ch3		Q3
Ch4		Q4
Ch5		Q5
Ch6		Q6
Ch7		Q7
Ch8		Q8
Ch9		Q9
Ch10		Q10
Ch11		Q11
Ch12		Q12
Lo1

6. Технічні характеристики :

Розрядність операндів - 12.

Кількість базових комірок БМК 1515ХМ1 - не більше 100.

Затримка - не більше 410 нс.

7. Кліматичні умови

Забезпечити стабільну роботу пристрою за умов його експлуатації в температурному діапазоні +5є С…+40є С і відносній вологості повітря не більше 75% та тиску - 720-740 мм. рт. ст.

8. Конструктивні вимоги

Пристрій виконується у вигляді ВІС в базисі елементів БМК 1515 ХМ1.

9. Термін служби пристрою, год. - 4000.

10. Показник безвідмовності, год. - 400.

11. Вимоги до рівня уніфікації та стандартизації

При розробці пристрою слід максимально використовувати стандартні і уніфіковані деталі.

12. Графічна та текстова документація розробленого пристрою повинна відповідати всім діючим стандартам України

13. Стадії та етапи розробки пристрою

Початок розробки - ”03” вересня 2014 р.

Крайні терміни виконання КР - «03» грудня 2014 р.

14. Порядок контролю та прийняття

Виконання етапів графічної та розрахункової документації курсової роботи контролюється викладачем згідно з графіком виконання роботи.

Прийняття курсової роботи здійснюється комісією, затвердженою зав. кафедри згідно з графіком захисту.

Коригування технічного завдання допускається з дозволу керівника роботи.

Розробив студент групи 1ПІ-14сп Токарський А. В.



ДОДАТОК Б. РЕЗУЛЬТАТИ АВТОМАТИЧНОГО РОЗМІЩЕННЯ



ДОДАТОК В. РЕЗУЛЬТАТИ АВТОМАТИЧНОГО ТРАСУВАННЯ

Размещено на Allbest.ru

...