Методи синтезу швидкодіючих схем мікропрограмних автоматів

Размещено на http://www.allbest.ru/

ДЕРЖАВНИЙ ВИЩИЙ НАВЧАЛЬНИЙ ЗАКЛАД

«ДОНЕЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ»

УДК 681.324

Автореферат дисертації

на здобуття наукового ступеня кандидата технічних наук

Методи синтезу швидкодіючих схем мікропрограмних автоматів

05.13.05 - КОМП'ЮТЕРНІ СИСТЕМИ ТА КОМПОНЕНТИ

Кхалфауі Неджіб (Туніс)

Донецьк - 2008

Дисертацією є рукопис.

Робота виконана в Державному вищому навчальному закладі «Донецький національний технічний університет» Міністерства освіти і науки України.

Науковий керівник: доктор технічних наук, професор Баркалов Олександр Олександрович, професор кафедри «Електронні обчислювальні машини» ДВНЗ «Донецький національний технічний університет», м. Донецьк.

Офіційні опоненти: доктор технічних наук, професор Хаханов Володимир Іванович, декан факультету комп'ютерної інженерії та керування, Харківський національний університет радіоелектроніки МОН України, м. Харків;

доктор технічних наук, старший науковий співробітник Опанасенко Володимир Миколайович, провідний науковий співробітник відділу №205 «Мікропроцесорна техніка», Інститут кібернетики ім. В.М. Глушкова НАН України, м. Київ.

Захист відбудеться «22» січня 2009 р. о 14 годині на засіданні спеціалізованої вченої ради Д 11.052.03 Державного вищого навчального закладу «Донецький національний технічний університет» за адресою:

83001, м. Донецьк, вул. Артема, 58, уч. корпус 8, ауд. 704.

З дисертацією можна ознайомитися в бібліотеці Державного вищого навчального закладу «Донецький національний технічний університет» за адресою:

83001, м. Донецьк, вул. Артема, 58, уч. корпус 2.

Автореферат розісланий «18» грудня 2008 р.

Вчений секретар спеціалізованої вченої ради Д 11.052.03 Г.В. Мокрий

Загальна характеристика роботи

Актуальність теми. Сучасний рівень розвитку електронних технологій дозволяє використовувати при розробці цифрових пристроїв широкий спектр програмувальних логічних інтегральних схем (ПЛІС). Цей базис знаходить застосування в системах обчислювальної техніки і цифрової автоматики, дозволяючи значно покращити такі характеристики пристроїв, як надійність, швидкодія, габарити, енергоспоживання та ін. Однак висока складність цього базису викликає необхідність у розробці ефективних структур пристроїв, що проектуються.

Пристрій керування (ПК) є одним із центральних блоків цифрових систем і багато в чому визначає основні характеристики системи. ПК може бути реалізоване у вигляді композиції автоматів з «жорсткою» і «програмувальною» логікою. Такі ПК були запропоновані О.О. Баркаловим і названі композиційними мікропрограмними пристроями керування (КМПК). У КМПК досягається мінімально можлива ємність керуючої пам'яті і максимальна швидкодія.

У цей час існують ефективні методи оптимізації апаратурних витрат у схемах мікропрограмних автоматів, розглянуті в працях С.І. Баранова, В.О. Склярова, О.В. Палагіна, О.О. Баркалова. У даних методах оптимізація досягається за рахунок збільшення кількості рівнів перетворення логічних сигналів. Застосування різних методів оптимізації апаратурних витрат породило клас структур КМПК без поділу кодів, що характеризується мінімальною кількістю вихідних сигналів у схемі адресації автомата. При цьому до структур вводяться додаткові схеми, що реалізуються в більше дешевому, але й менш швидкому в порівнянні із ПЛІС базисі ПЗП або ППЗП.

Для структур КМПК без поділу кодів актуальною є проблема збільшення швидкодії схеми пристрою за рахунок зменшення часу, затрачуваного на вибірку даних зі схем, реалізованих на ПЗП. Один зі шляхів рішення цього завдання - введення до структури КМПК кеш-пам'яті, реалізованої на швидкій статичній пам'яті і призначеної для тимчасового зберігання даних, що використовувалися протягом декількох останніх тактів роботи пристрою. Рішення задачі збільшення швидкодії структур КМПК без поділу кодів дозволить розширити область застосування даного класу мікропрограмних автоматів.

Дисертаційна робота присвячена рішенню актуальної наукової задачі розробки структур і методів оцінки ефективності композиційних мікропрограмних пристроїв керування без поділу кодів, орієнтованих на збільшення швидкодії схеми при реалізації вузлів КМПК в базисі програмувальних логічних пристроїв.

Зв'язок роботи з науковими програмами, планами, темами. Дисертаційна робота виконана протягом 2004-2008 рр. відповідно науковому напрямку кафедри електронних обчислювальних машин Донецького національного технічного університету.

Мета і задачі дослідження. Метою роботи є збільшення швидкодії схем КМПК без поділу кодів за рахунок застосування методів кешування сигналів.

Для досягнення поставленої мети в роботі вирішуються наступні задачі:

1. Аналіз існуючих структур КМПК без поділу кодів з метою виявлення шляхів щодо їх вдосконалення.

2. Розробка структур КМПК без поділу кодів з кешуванням сигналів.

3. Розробка методики визначення середнього часу спрацьовування розроблених структур.

4. Моделювання структур КМПК без поділу кодів з кешуванням сигналів.

5. Дослідження розроблених структур з метою визначення області їхнього ефективного застосування.

Об'єкт дослідження - композиційні мікропрограмні пристрої керування без поділу кодів.

Предмет дослідження - метод кешування сигналів у КМПК без поділу кодів.

Методи досліджень. У процесі досліджень застосовувався формальний апарат теорії кінцевих автоматів, теорії множин і булевої алгебри, а також комп'ютерне імітаційне моделювання. При синтезі схем використовувалася методологія В.М. Глушкова, яка деталізована в роботах С.І. Баранова, О.В. Палагіна, О.О. Баркалова, В.О. Склярова, В.В. Соловйова.

Наукова новизна отриманих результатів визначається наступними положеннями:

1. Запропоновано використовувати метод кешування сигналів у структурах КМПК без поділу кодів з метою збільшення середньої швидкодії пристроїв.

2. Розроблено нові структури КМПК без поділу кодів з кешуванням сигналів, що володіють більш високою середньою швидкодією в порівнянні з раніше відомими структурами.

3. Розроблено методику визначення середнього часу спрацьовування структур КМПК без поділу кодів з кешуванням сигналів з використанням імовірнісних сигнальних графів.

Практичне значення отриманих результатів:

1. Для запропонованих структур КМПК з кешуванням сигналів розроблені програмні моделі мовою VHDL, орієнтовані на реалізацію схем у базисі програмувальних логічних пристроїв. Дані моделі можуть бути використані в якості вихідних даних для сучасних САПР програмувальних інтегральних схем при проектуванні пристроїв керування на базі розроблених структур КМПК.

2. Отримано аналітичні залежності апаратурних витрат у модулі кеш-пам'яті від параметрів модуля кеш-пам'яті, що дозволяють оцінити приріст апаратурних витрат у структурах КМПК без поділу кодів за рахунок додавання одного або декількох модулів кеш-пам'яті.

3. Визначена область ефективного застосування розроблених структур КМПК без поділу кодів з кешуванням сигналів.

Особистий внесок здобувача. Здобувачем виконана розробка структур КМПК без поділу кодів з кешуванням сигналів. Запропоновано метод визначення середньої швидкодії розроблених структур при використанні одного або декількох модулів кеш-пам'яті. Також особисто здобувачем побудовані моделі структур з використанням мови опису апаратури VHDL, за допомогою яких проведені дослідження розроблених структур КМПК без поділу кодів з кеш-пам'яттю і визначена область їх ефективного використання.

Апробація роботи. Основні положення і результати роботи доповідалися, обговорювалися й одержали позитивну оцінку на наступних наукових конференціях і семінарах:

- Сьома Міжнародна науково-практична конференція «Современные информационные и электронные технологии» (Одеса, 22-26 травня 2006 р.);

- Перша Міжнародна наукова молодіжна школа «Системы и средства искусственного интеллекта» (сел. Дивноморске, Геленджикський район, Краснодарський край, Росія ( 24-29 вересня 2007 р.);

- наукові семінари кафедри електронних обчислювальних машин Державного вищого навчального закладу «Донецький національний технічний університет».

Публікації. За матеріалами дисертаційної роботи опубліковано 6 наукових праць, з яких 4 статті опубліковані у виданнях, включених до переліку ВАК України, і 2 праці в матеріалах наукових конференцій.

Структура і обсяг роботи. Дисертація складається зі вступу, 4 розділів, висновку, списку використаних джерел зі 171 найменування, розміщеного на 14 сторінках. Повний обсяг дисертації складає 166 сторінок друкарського тексту, містить 64 рисунки (у тому числі 6 - на окремих сторінках) і 30 таблиць.

Основний зміст роботи

У першому розділі - «Аналіз сучасних структур мікропрограмних автоматів» - виконаний аналіз методів реалізації пристроїв керування, організації композиційних мікропрограмних пристроїв керування без поділу кодів. Розглянуто відомі підходи до ієрархічної організації пам'яті обчислювальних систем. Сформульовано основні задачі досліджень.

Алгоритми керування цифрових систем можуть бути реалізовані у вигляді мікропрограмних автоматів (МПА). Одним з різновидів МПА є композиційний мікропрограмний пристрій керування, що представляє собою композицію автоматів з «жорсткою» і «програмувальною» логікою.

У КМПК схема адресації СА і регістр пам'яті РП є автоматом з «жорсткою» логікою S₁, призначений для адресації мікрокоманд при порушенні природного порядку їхнього виконання. Керуюча пам'ять КП, призначена для зберігання мікропрограми, і лічильник адреси мікрокоманд ЛА є автоматом S₂ з «програмувальною» логікою і природною адресацією мікрокоманд. Схема формування мікрооперацій СФМО формує множину мікрооперацій Y, що надходять до операційного автомату (ОА). Мікрооперація y₀ керує ЛА і РП, здійснюючи умовні і безумовні мікропрограмні переходи.

В основі структури КМПК міститься формування безлічі операторних лінійних ланцюгів (ОЛЛ) ГСА Г, що інтерпретується. Використовуємо ряд визначень:

Визначення 1. Операторним лінійним ланцюгом ГСА Г є кінцева послідовність операторних вершин , така, що для будь-якої пари вершин , де i - номер компонента кортежу , існує дуга .

Визначення 2. Входом ОЛЛ є вершина , де О^g - безліч компонент ОЛЛ , вхід якого зв'язаний тільки з виходами початкової, умовної або вхідних до інших ОЛЛ операторних вершин.

Визначення 3. Вхід ОЛЛ є головним входом, якщо відсутній зв'язок цього входу з виходами операторних вершин.

Визначення 4. Виходом ОЛЛ є вершина b_qО^g, вихід якої пов'язаний зі входами кінцевої, умовної або операторної вершини, що не входить до ОЛЛ .

Під операторним лінійним ланцюгом будемо розуміти простий операторний ланцюг, тобто послідовність операторних вершин, між якими немає умовних вершин, причому кожна з вершин ОЛЛ (крім початкової) пов'язана тільки з виходом попередньої вершини. При цьому входом ОЛЛ будемо вважати таку вершину, вхід якої зв'язаний або з виходом умовної вершини, або з виходами декількох вершин (операторних і/або умовних), або з початковою вершиною ГСА. Виходом ОЛЛ вважається та вершина, вихід якої зв'язаний або з умовною вершиною, або з початковою вершиною іншого ОЛЛ, або з кінцевою вершиною ГСА. Всередині кожного ОЛЛ виконується природна адресація мікрокоманд.

В роботах О.О. Баркалова розроблені ефективні методи зменшення апаратурних витрат у схемі автомата адресації КМПК, засновані на використанні в структурі більш дешевого елементного базису ПЗП або ППЗП замість відносно дорогого базису ПЛІС. Одним із класів КМПК, що утвориться після застосування даних методів, є КМПК без поділу кодів. У дисертаційній роботі розглядаються наступні представники даного класу:

1. КМПК зі спільною пам'яттю.

2. КМПК з перетворювачем адреси.

3. КМПК з кодуванням логічних умов.

4. КМПК з кодуванням логічних умов і перетворювачем адреси.

Базис ПЗП і ППЗП, що застосовується для реалізації блоків пам'яті в розглянутих структурах, характеризується відносно низькою швидкодією в порівнянні з базисом ПЛІС. У той же час існує багато задач, у яких швидкодія схеми КМПК є вирішальним чинником можливості й доцільності застосування КМПК без поділу кодів (наприклад, керування процесом, що вимагає великої кількості математичних розрахунків за відносно малий час). Отже, важливим завданням оптимізації КМПК є збільшення швидкодії, навіть якщо це приводить до деякого збільшення апаратурних витрат у схемі пристрою.

Для збільшення швидкодії схем КМПК без поділу кодів у дисертаційній роботі пропонується використовувати принцип кешування сигналів, що припускає введення в структури пристроїв одного або декількох модулів кеш-пам'яті. Кеш-пам'ять може бути реалізована в базисі ПЛІС спільно зі схемою адресації і має значно більш високу швидкодію у порівнянні зі схемами ПЗП, при цьому має інформаційну ємність у кілька відсотків від ємності схеми ПЗП, що кешується.

Оскільки робота кеш-пам'яті у складі цифрового пристрою є «прозорою», впровадження одного або декількох модулів кеш-пам'яті не повинне впливати на логіку роботи КМПК, отже, методи синтезу структур КМПК з кеш-пам'яттю збігаються з методами для структур-прототипів без кеш-пам'яті і у дисертаційній роботі не розглядаються.

Також в першому розділі виконано постановку основних задач дисертаційного дослідження, що спрямоване на підвищення швидкодії схем композиційних мікропрограмних пристроїв керування з поділом кодів за рахунок використання методу кешування сигналів.

У другому розділі - «Розробка структур мікропрограмних автоматів з кешуванням сигналів» - запропонований метод визначення середньої тривалості такту роботи для структури пристрою керування з довільним включенням кеш-пам'яті. Також розроблені структури КМПК без поділу кодів з кешуванням сигналів і отримані аналітичні вираження для визначення середньої тривалості такту роботи даних структур.

Метод визначення середньої тривалості такту роботи структури пристрою керування з кеш-пам'яттю полягає в наступному.

Деякий пристрій структурно утворений схемою адресації СА, яка реалізована у «швидкому» базисі ПЛІС, і керуючою пам'яттю КП, яка реалізована у «повільному» базисі ПЗК або ППЗП. Між СА і КП розміщений модуль кеш-пам'яті, призначений для зберігання найбільш часто використовуваних даних керуючої пам'яті.

Представимо дану структуру у вигляді орієнтованого графа, де у якості вершин виступають блоки структури, у якості ребер - сигнальні лінії зв'язку. Назвемо даний граф сигнальним графом структури пристрою. Відзначимо, що у випадку використання кеш-пам'яті на сигнальному графі з'являється ребро, що йде від кеш-пам'яті до схеми адресації (блок U₁). Дане ребро відповідає ситуації кеш-влучення, при якій необхідні дані виявлені в кеш-пам'яті і немає необхідності звертатися до керуючої пам'яті.

Ребро, що з'єднує КЕШ і керуючу пам'ять (блок U₂), відповідає проходженню сигналів у випадку кеш-промаху, тобто коли необхідні дані відсутні в кеші.

При аналізі роботи кеш-пам'яті прийнято говорити про величину ймовірності кеш-влучень p_h: чим вона більше, тим більш ефективно використовується кеш-пам'ять. Зважаючи на це, кожному ребру сигнального графа можна додати вагу, рівну ймовірності проходження сигналу по даному ребру. При цьому ребра, що є виходами кеш-пам'яті, будуть мати ваги, рівні ймовірностям кеш-влучення і кеш-промаху, тоді як інші ребра будуть мати одиничну ймовірність, тобто будуть використовуватися постійно. Отриманий зважений сигнальний граф назвемо імовірнісним сигнальним графом пристрою.

У роботі кеш-пам'яті ситуації кеш-влучення і кеш-промаху є неспільними, тобто не можуть відбуватися одночасно. Отже, у кожному такті роботи задіяне або сигнальне ребро із імовірністю p_h, або сигнальне ребро із імовірністю (1-ph). Зважаючи на це, розділимо імовірнісний сигнальний граф на два підграфа, що відбивають ситуації кеш-влучення і кеш-промаху. Таким чином одержимо два сигнальних підграфа, у кожному з яких ваги всіх ребер дорівнюють одиницям і на рисунку не показані. У кожному такті роботи система відповідає або першому, або другому сигнальному підграфу.

Для кожного із отриманих сигнальних підграфів можна визначити тривалість одного такту роботи - як суму тривалостей спрацьовування блоків підграфа, що утворюють цикл (вирази 1 і 2). Тоді середня тривалість такту роботи пристрою визначається виразом 3.

T(G₁) = T(U₁) + T(КЕШ) (1)

T(G₂) = T(U₁) + T(КЕШ) + T(U₂) (2)

T(S) = T_G1*p₁ + T_G2*p₂ (3)

Таким чином, метод визначення середньої тривалості такту роботи пристрою з кеш-пам'яттю ґрунтується на представленні структури пристрою у вигляді множини сигнальних підграфів з відповідними ймовірностями.

У дисертаційній роботі розроблені нові структури композиційних мікропрограмних пристроїв керування без поділу кодів з кешуванням сигналів. Структури пристроїв позначені як S_1C-S_4C. Кількість використовуваних модулів кеш-пам'яті відповідає кількості блоків структури, які реалізовані у базисі ПЗП або ППЗП.

У даних структурах множини сигналів ₁ і ₂ є керуючими сигналами, які формуються блоками керування (БК) модулів кеш-пам'яті і надходять у блок, що кешується, і блок даних (БД) кеш-пам'яті. Функції схеми формування мікрооперацій у даних структурах не деталізуються, оскільки визначальною є лише її час спрацьовування в загальному такті роботи пристрою.

У дисертаційній роботі отримані аналітичні вирази для визначення середньої тривалості такту роботи цифрової системи на базі розроблених структур КМПК без поділу кодів з кешуванням сигналів.

При одержанні виразів використано запропонований в роботі метод, заснований на представленні структури пристрою у вигляді сукупності імовірнісних сигнальних підграфів. Наприклад, для структури S_2C середня тривалість такту роботи пристрою визначається наступним виразом:

T(S_2C) = p_h1p_h2max(T( ),T( ),T( )) +

+ p_h1( 1-ph₂)max(T( ),T( ),T( )) +(4)

+ p_h2( 1-ph₁)max(T( ), T( ), T( )) +

+ ( 1-ph₁)( 1-ph₂)max(T( ), T( ), T( )).

Тут p_h1, p_h2 - імовірності кеш-влучень використовуваних модулів кеш-пам'яті; T( ) - сума тривалостей спрацьовування блоків структури, що входять до сигнального циклу C_i підграфа G_j. Кількість імовірнісних сигнальних підграфів і циклів у тому чи іншому сигнальному підграфі визначається структурою пристрою керування.

У третьому розділі - «Розробка моделей мікропрограмних автоматів з кешуванням сигналів» - розроблені моделі запропонованих структур КМПК без поділу кодів з кешуванням сигналів із використанням мови опису апаратури VHDL і мови програмування високого рівня C++.

Моделювання КМПК без поділу кодів з кеш-пам'яттю переслідує наступні цілі:

1. Підтвердження спроможності і логічної коректності розроблених структур.

2. Дослідження впливу кеш-пам'яті на апаратурні витрати.

3. Дослідження впливу кеш-пам'яті на швидкодію схеми.

Для кожної структури розроблені дві моделі: логічна й функціональна.

Логічна модель побудована з використанням мови опису апаратури VHDL і реалізує рівень опису логічних сигналів у схемі пристрою керування. За її допомогою може бути перевірена правильність побудови логічної схеми пристрою, виміряні апаратурні витрати, а також (у разі потреби) виконаний синтез схеми пристрою на кристалі ПЛІС.

На додаток до логічної моделі розроблена функціональна модель, у якій реалізований процес виконання мікропрограми без синтезу логічної схеми пристрою. Дана модель реалізована мовою програмування C++ і дозволяє шляхом багаторазового виконання мікропрограми статистично визначати імовірність кеш-влучень для заданої ГСА при обраних параметрах модуля кеш-пам'яті.

У четвертому розділі - «Дослідження структур мікропрограмних автоматів з кешуванням сигналів» - проводиться дослідження розроблених структур КМПК без поділу кодів з кешуванням сигналів і визначається область їх ефективного застосування.

При дослідженні ефективності розроблених структур використаний наступний вираз:

,(5)

що є відношенням часу спрацьовування T(S_i) схеми раніше відомої структури до середнього часу спрацьовування T_ср(S_i) схеми аналогічної структури з кешуванням.

Можна відзначити, що середнє значення ефективності становить 2.5, тобто нова структура виявляється в середньому у 2.5 рази швидше своєї структури-прототипу без кеш-пам'яті.

Використання в структурах КМПК без поділу кодів одного або декількох модулів кеш-пам'яті приведе до збільшення апаратурних витрат у схемі пристрою, що у деяких випадках може зробити його використання неприйнятним.

Із цієї причини в роботі досліджені витрати апаратури в модулі кеш-пам'яті із прямим відображенням даних. Дослідження проведені із використанням розробленої VHDL-моделі кеш-пам'яті для мікросхеми 2V4000FF1517 типи FPGA серії Virtex2 фірми Xilinx. Результати виражені в еквівалентних логічних вентилях (Equivalent Gates) і в логічних таблицях пошуку ( Look-Up Tables, LUTs), що сьогодні є стандартною одиницею виміру для більшості САПР програмувальних інтегральних схем.

В роботі розглянуті залежності величини апаратурних витрат від таких параметрів модуля кеш-пам'яті, як розмір інформаційного слова, кількість рядків і слів у рядку блоку дані кеш-пам'яті. В силу регулярності структури модуля кеш-пам'яті залежності підкреслюють пропорційний ріст апаратурних витрат при збільшенні параметрів модуля кеш-пам'яті. За отриманими кривими були виведені наступні аналітичні вирази:

F₁(R) = 52*R+139 [LUTs]; F₂(R) = 505*R + 1229 [екв. вент.];

F₃(N) = 245.5*N + 199.2 [LUTs]; F₄(N) = 2526*N + 1245 [екв. вент.];

F₅(S) = 128.3*N + 153.9 [LUTs]; F₆(S) = 1256.8*S + 1298 [екв. вент.]

Тут F_i - функції, що характеризують витрати апаратури. Відзначимо, що дані залежності не прив'язані до конкретної архітектури КМПК і не залежать від типу інформації, що кешується.

Отримані аналітичні вирази можуть бути використані проектувальниками цифрових пристроїв на базі КМПК без поділу кодів з кешуванням сигналів при оцінці можливості реалізації VHDL-проекту КМПК з кеш-пам'яттю на кристалі ПЛІС. Розроблена VHDL-модель модуля кеш-пам'яті дозволяє без яких-небудь модифікацій повторити дані дослідження при використанні ПЛІС іншої серії або класу.

Висновки

мікропрограмний керування код кешування

В дисертаційній роботі дане рішення актуальної наукової задачі, важливої для промисловості засобів цифрової автоматики і обчислювальної техніки, що полягає в розробці структур і методів оцінки ефективності мікропрограмних автоматів з кешуванням сигналів, орієнтованих на збільшення середньої швидкодії.

У процесі досліджень отримані наступні наукові результати:

1. Розроблено структури композиційних мікропрограмних пристроїв керування, що використовують принцип кешування сигналів і мають більш високу швидкодію у порівнянні з раніше відомими структурами.

2. Розроблено метод визначення швидкодії структур КМПК без поділу кодів з довільним включенням кеш-пам'яті, який дозволив отримати аналітичні вирази для визначення середньої тривалості такту роботи розроблених структур КМПК без поділу кодів з кешуванням сигналів.

3. Побудовано моделі розроблених структур КМПК без поділу кодів з кеш-пам'яттю, що використовують у якості засобу опису мову VHDL.

4. Виконано дослідження розроблених структур і визначено область їх ефективного застосування при побудові цифрових обчислювальних систем.

Основні результати дисертаційної роботи представлені в наступних публікаціях

1. Кхалфауи Неджиб. Использование кэш-памяти в микропрограммных управляющих автоматах / А.А. Баркалов, Р.М. Бабаков, Кхалфауи Неджиб // Труды Одесского политехнического университета. - Одесса, 2005. - Вып. 2(26). - С. 94-96.

2. Кхалфауи Неджиб. Моделирование кэш-памяти микрокоманд с прямым отображением данных / А.А. Баркалов, Р.М. Бабаков, Кхалфауи Неджиб // Искусственный интеллект. - 2007. - №2. - С. 6-13.

3. Кхалфауи Неджиб. Метод анализа структур микропрограммных автоматов с произвольным включением кэш-памяти / А.А. Баркалов, Р.М. Бабаков, Кхалфауи Неджиб // Збірник наукових праць ДонНТУ. Серія «Інформатика, кібернетика і обчислювальна техніка». Випуск 8 (120) - Донецьк: ДонНТУ, 2007. - С. 22-31.

4. Кхалфауи Неджиб. Исследование аппаратурных характеристик кэш-памяти микрокоманд с прямым отображением данных / А.А. Баркалов, Р.М. Бабаков, Кхалфауи Неджиб // Радиотехника и информатика. - 2007. №3. - С. 59-62.

5. Кхалфауи Неджиб. Оптимизация композиционных микропрограммных устройств управления без разделения кодов / А.А. Баркалов, Р.М. Бабаков, Кхалфауи Неджиб // Труды Седьмой Международной научно-практической конференции «Современные информационные и электронные технологии». - Одесса: ОНПУ, 22-26 мая 2006 г.- Т.1. - С. 181.

6. Кхалфауи Неджиб. Анализ структур микропрограммных управляющих автоматов с кэш-памятью / А.А. Баркалов, Р.М. Бабаков, Кхалфауи Неджиб // Системи та засоби штучного інтелекту. Тези доповідей Першої Міжнародної наукової молодіжної школи. - Донецьк, ІПШІ «Наука і освіта». - 2007. - С. 25-29.

У роботах, написаних у співавторстві, здобувачеві належать

[1] - загальний підхід до аналізу структур пристроїв керування з кеш-пам'яттю, заснований на представленні структури у вигляді імовірнісних сигнальних підграфів;

[2] - структурна організація і VHDL-модель модуля кеш-пам'яті з прямим відображенням даних;

[3] - метод визначення середньої тривалості такту роботи пристрою керування з довільним включенням кеш-пам'яті;

[4] - графічні й аналітичні залежності апаратурних витрат від параметрів модуля кеш-пам'яті;

[5] - метод збільшення швидкодії композиційних мікропрограмних пристроїв керування без поділу кодів;

[6] - особливості організації структур пристроїв керування з кеш-пам'яттю.

Анотація

Кхалфауі Неджіб. Методи синтезу швидкодіючих схем мікропрограмних автоматів. - Рукопис.

Дисертація на здобуття наукового ступеня кандидата технічних наук за спеціальністю 05.13.05 - Комп'ютерні системи та компоненти. - ДВНЗ «Донецький національний технічний університет», Донецьк, 2008.

На основі теоретичних і експериментальних досліджень у роботі запропоновані нові структури композиційних мікропрограмних пристроїв керування без поділу кодів. Показано, що для оптимізації швидкодії у схемах пристроїв керування може бути використаний метод кешування сигналів. У роботі даний метод застосовується для зниження середнього часу доступу до блоків структур пристроїв керування, реалізованим у базисі ПЗП або ППЗП.

Розроблено нові структури композиційних мікропрограмних пристроїв керування без поділу кодів з кешуванням сигналів, що володіють більш високою швидкодією в порівнянні з раніше відомими структурами. Запропоновано метод визначення середньої тривалості такту роботи розроблених структур без поділу кодів з кешуванням, застосування якого дозволяє виконати аналіз структур пристроїв керування з довільним розміщенням декількох модулів кеш-пам'яті.

Розроблено програмні моделі запропонованих структур, що використовують у якості засобів моделювання мову опису апаратури VHDL і мову програмування C++.

Проведено дослідження розроблених структур з метою визначення області їх ефективного застосування. Для дослідження ефективності структур використані часові характеристики блоків структур, а також значення ймовірностей кеш-влучень. Запропоновані в роботі структури композиційних мікропрограмних пристроїв керування без поділу кодів з кешуванням сигналів з погляду швидкодії виявилися в середньому в 2,5 рази ефективніше аналогічних структур-прототипів без кеш-пам'яті.

Отримано залежності апаратурних витрат у модулі кеш-пам'яті від параметрів модуля. Дані залежності описані аналітичними виразами, які можуть бути використані проектувальниками апаратури для оцінки можливостей використання розроблених структур з кеш-пам'яттю при проектуванні обчислювальних систем.

Ключові слова: композиційний мікропрограмний пристрій керування без поділу кодів, кеш-пам'ять, середня швидкодія, VHDL-моделювання, імовірність кеш-влучень.

Аннотация

Кхалфауи Неджиб. Методы синтеза быстродействующих схем микропрограммных автоматов. - Рукопись.

Диссертация на соискание ученой степени кандидата технических наук по специальности 05.13.05 - Компьютерные системы и компоненты. - ГВУЗ «Донецкий национальный технический университет», Донецк, 2008.

На основе теоретических и экспериментальных исследований в работе предложены новые структуры композиционных микропрограммных устройств управления без разделения кодов. Показано, что для оптимизации быстродействия в схемах устройств управления может быть использован метод кэширования сигналов. Метод применяется для снижения среднего времени доступа к блокам структур устройств управления, реализованным в базисе ПЗУ или ППЗУ. В качестве таких блоков в различных структурах выступают управляющая память, преобразователь адресов микрокоманд в коды классов псевдоэквивалентных операторных линейный цепей, а также преобразователь кодов классов псевдоэквивалентных операторных линейных цепей в коды логических условий.

Применение метода кэширования сигналов позволило разработать новые структуры композиционных микропрограммных устройств управления без разделения кодов с кэшированием, обладающие более высоким быстродействием по сравнению с ранее известными структурами. Предложен метод определения средней длительности такта работы разработанных структур без разделения кодов с кэшированием. Метод основан на представлении структуры устройства управления в виде специального вероятностного сигнального графа с последующим его разложением на подграфы, соответствующие возникновению ситуаций кэш-попадания и кэш-промаха. Применение данного метода позволяет выполнить анализ структур устройств управления с произвольным включением нескольких модулей кэш-памяти.

Для предложенных структур композиционных микропрограммных устройств управления без разделения кодов с кэшированием сигналов разработаны программные модели, использующие в качестве средств моделирования язык описания аппаратуры VHDL и язык программирования C++. VHDL-модели состоят из синтезируемой и моделирующей частей, что позволяет как проверить корректность логической организации структуры, так и выполнить синтез структуры на кристалл ПЛИС с возможностью получения технических характеристик автомата, синтезированного по конкретной ГСА. Модели, построенные с использованием языка C++, позволяют собрать статистическую информацию о работе кэш-памяти при выполнении алгоритма управления, оценив тем самым влияние параметров модуля кэш-памяти на значение вероятности кэш-попаданий.

Проведено исследование разработанных структур с целью определения области их эффективного применения. В основу методики исследований положено использование полученных в работе аналитических выражений для определения средней длительности такта работы предложенных структур. Предложенные в работе структуры композиционных микропрограммных устройств управления без разделения кодов с кэшированием сигналов оказываются с точки зрения быстродействия в среднем в 2,5 раза эффективнее аналогичных структур-прототипов без кэш-памяти.

С помощью разработанной VHDL-модели модуля кэш-памяти с прямым отображением данных получены аналитические зависимости аппаратурных затрат в модуле кэш-памяти от параметров модуля. Данные зависимости могут быть использованы проектировщиками аппаратуры для оценки возможностей использования разработанных структур с кэш-памятью при проектировании вычислительных систем.

Ключевые слова: композиционное микропрограммное устройство управления без разделения кодов, кэш-память, среднее быстродействие, VHDL-моделирование, вероятность кэш-попаданий.

Abstract

Khalfaoui Nejib. The methods of synthesis of high-speed circuits of mircoprogram automata. - Manuscript.

The dissertation on competition of a scientific degree of Candidate of Technical sciences on a speciality 05.13.05 - Computer systems and components. - State high education institution “Donetsk National Technical University”, Donetsk, 2008.

On the basis of theoretical and experimental researches in operation new structures of compositional microprogram control units without sharing of codes are offered. It is shown, that for speed optimisation of circuits of control units the method of caching of signals can be used. In dissertation the given method is applied to decreasing of average access time to blocks of structures of the control units, realised in basis of ROM or RPROM.

New structures of compositional microprogram control units without division of codes with the caching, possessing higher speed in comparison with earlier known structures are developed. The method of definition of average duration of clock tick of the developed structures without sharing of codes with the caching which application allows to make the analysis of structures of control units with any inclusion of several units of the cache memory is offered.

The program models of the proposed structures using as simulars the hardware description language VHDL and programming language C ++ are developed.

Research of the developed structures for the purpose of definition of area of their effective application is carried out. For research of efficiency of structures time characteristics of blocks of structures, and also values of probabilities of caches-hits are used. The structures of compositional microprogram control units without division of codes with signals caching offered in dissertation appear from the point of view of speed on the average in 2,5 times more effectively then similar structures-prototypes without the cache memory.

Dependences of hardware expenses in the unit of cache memory from parameters of the unit, are received. The given dependences are described by analytical expressions which can be used by designers of equipment for an estimation of possibilities of usage of the developed structures with the cache memory at designing of computing systems.

Keywords: compositional microprogram control unit without sharing of codes, cache memory, average speed, VHDL-modelling, probability of cache-hits.

Размещено на Allbest.ru

...