Декодирование и свёрточный код
Основные сведения и характеристики свёрточных кодов с алгоритмом порогового декодирования. Расчёт параметров свёрточного кода. Разработка структурной схемы кодера и декодера. Функциональная электрическая схема и временные диаграммы работы декодера.
| Рубрика | Программирование, компьютеры и кибернетика |
| Вид | курсовая работа |
| Язык | русский |
| Дата добавления | 20.11.2015 |
| Размер файла | 465,6 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
1. ОСНОВНЫЕ СВЕДЕНИЯ О СВЕРТОЧНЫХ КОДАХ С АЛГОРИТМОМ ПОРОГОВОГО ДЕКОДИРОВАНИЯ
В общем виде кодирование информации СК может быть представлено следующим образом:
, (1.1)
j=1…k0, i=j+1,
где I(x) - последовательность передаваемых информационных символов;
x - оператор задержки;
g(x) - порождающий или образующий полином (многочлен);
ko - блок информационных символов, одновременно поступающих на вход кодирующего устройства (k0?1).
Способ формирования кодовых символов, выполняемых согласно (1.1), соответствует форме записи свёртки двух функций, что и послужило названию данных кодов. Свёрточный код - это рекуррентный код с периодической полубесконечной структурой символов кодовой последовательности. Обобщённая структурная схема кодера СК имеет следующий вид, представленный на рисунке 1.1:
Рисунок 1.1 - Обобщённая структурная схема кодера
Входные информационные символы I(x) делятся на k0 символов, которые одновременно с каждым тактом поступают на входы кодера СК, в котором согласно (1) формируются n0 кодовых символов. Таким образом, кодовая последовательность T(i)(x) представляет собой полубесконечную последовательность блоков n0.
В высокоскоростных (В ? 17,184 Мбит/с) цифровых системах связи широкое применение получили свёрточные коды с алгоритмом порогового декодирования (ПД). ПД сверточных кодов позволяет значительно упростить схемные реализации кодеков при коррекции как независимых, так и пакетов ошибок. Наибольшей простотой реализации отличаются самоортогональные сверточные коды (ССК).
ССК - это коды, у которых декодируемый информационный символ входит одновременно во всех проверочных уровнях, а все остальные символы, участвующие в декодировании в данный момент времени, входят не более, чем в одно проверочное уравнение, т.е. СКК формирует, так называемую, систему раздельных проверок.
К основным характеристикам ССК относятся:
1. Длина миниблока информационных символов (количество информационных подпотоков, на которое распределяется входной информационный поток (I(D))) - k0;
2. Длина миниблока кодовых символов - n0;
3. Скорость передачи кода, определяемая соотношением:
(1.2)
Она характеризует избыточность, вводимую при кодировании. Большие скорости кода позволяют увеличить пропускную способность канала связи, зато снижение скорости уменьшает количество ошибок на выходе приёмника.
4. Относительная избыточность кода:
(1.3)
5. Количество ортогональных проверочных уравнений кода - J;
6. Кратность или колличество исправляемых ошибок:
(1.4)
7. Минимальное кодовое расстояние кода:
(1.5)
8. Максимальная степень порождающего полинома g(x) - m;
9. Память кода, называемая также входной длиной кодового ограничения или информационной длиной кодового слова, соответствующая кодированию информационных блоков из k0 символов в течение (m+1) тактов:
(1.6)
Определяется максимальной степенью порождающего многочлена.
10. Кратность обнаруживаемых ошибок:
(1.7)
11. Эффективная длина кодового ограничения:
(1.8)
12. Вероятность безошибочного декодирования ССК, определяемая по формуле:
, (1.9)
где d0 - минимальное кодовое расстояние ССК;
рk - исходная вероятность ошибки в канале связи;
q=1-pk
- вероятность безошибочного приема в канале связи.
13. Достоверность передаваемой информации при использовании ССК точнее оценивается вероятностью первой ошибки декодирования, определяемой по формуле :
, (1.10)
где t - кратность исправляемых ошибок;
- эффективная длина кодового ограничения;
рk - исходная вероятность ошибки на выходе модема или канала связи;
q = 1-pk
- вероятность безошибочного приема информации.
Для порогового декодирования вероятность ошибочного декодирования в первом символе P1e является нижней оценкой средней вероятности ошибки Pср.
ССК могут задаваться с помощью образующего многочлена, порождающей и проверочной матрицы, и с помощью кодового дерева.
ССК задаются следующей порождающей матрицей G:
(1.11)
Или
(1.12)
Для ССК с алгоритмом порогового декодирования проверочная матрица H задается следующим образом:
Из данной проверочной матрицы следует, что для ССК с
проверочная матрица Н содержит (n0-k0) строк и k0 столбцов проверочных треугольников. Для ССК с
,
n0= 2;3;…,
проверочная матрица Н содержит k0=1, т.е. один столбец и (n0-1) строк проверочных треугольников.
Каждый из проверочных треугольников Нi, k0+i, i=1,2, …; k0=1,2, …, проверочной матрицы Н в общем случае имеет вид:
, (1.14)
где q - коэффициенты, равные либо 1, либо 0; j, i - номера соответственно строки и столбца матрицы Н, которыми определяется проверочный треугольник; 0, …m - порядковые номера степеней, в которые возводятся соответствующие коэффициенты порождающего полинома.
Основную информацию о самоортогональных сверточных кодах ССК несут коэффициенты левого столбца и нижней строки проверочного треугольника.
Так как проверочный треугольник позволяет определить практически все параметры ССК, то разработано много способов построения. Однако на практике наибольшее применение получили два способа их построения, а именно с помощью нахождения разностных треугольников и совершенных разностных множеств. Сущность их состоит в следующем.
Разностный треугольник представляет собой совокупность целых, действительных и неповторяющихся чисел, записанных в форме треугольника. Для ССК с
R = k0/n0
количество разностных треугольников равно числу k0. Для всех разностных треугольников общим числом является “0”, который не указывается в совокупности чисел, однако учитывается при выборе степеней ненулевых членов порождающих полиномов. Очевидно, что число “0” определяет нулевую степень первых ненулевых членов порождающих полиномов. Степени ненулевых членов порождающих полиномов по заданным или построенным разностным треугольникам можно найти путем выбора чисел: левого крайнего столбца разностного треугольника, считывая их сверху вниз и дополняя числом “0”, или верхней строки разностного треугольника в такой последовательности: первое число - показатель степени второго ненулевого члена порождающего полинома; суммирование первого и второго чисел первой строки разностного треугольника определяет показатель степени третьего ненулевого члена порождающего полинома и т.д.
Разностный треугольник ССК может быть построен, если задан проверочный треугольник, и наоборот. Например, используя проверочный треугольник (1.15) можно построить разностный треугольник, следующим образом:
(1.15)
Числа крайнего левого столбца разностного треугольника определяются как результат операции вычитания порядковых номеров строк проверочного треугольника, которые начинаются с "1". Для первого столбца получаем следующие числа:
3-1=2
(3 - номер позиции третьей строки; 1 - номер позиции первой строки);
6-1=5
И
7-1=6.
Для получения чисел второго столбца за вычитаемое берем номер позиции третьей строки:
6-3=3
И
7-3=4.
Для получения чисел третьего столбца за вычитаемое берем номер позиции шестой строки:
7-8=1.
В итоге получаем следующий разностный треугольник:
При выборе чисел для построения разностных треугольников необходимо выбирать числа с наименьшим их значением по номиналу, т.к. максимальное значение числа в построенных разностных треугольниках определяет максимальную степень m порождающих полиномов ССК.
Пороговое декодирование ССК обеспечивается алгоритмом формирования системы J (J2) проверочных уравнений (проверок), а именно: система проверок формируется таким образом, что декодируемый информационный символ входит во все проверки, а все остальные символы входят только в одну проверку (проверочное уравнение). Для этого следует использовать транспонированную проверочную матрицу , имеющую вид:
(1.16)
где Нm - проверочный треугольник; Im - единичная матрица.
Например, для ССК, задаваемого полиномом
g(x)=1+x2+x5+x6, НT7
выглядит следующим образом:
(1.17)
Из матрицы (1.17) система J ортогональных проверок имеет вид:
S0=Ei0+EP0,
S2=Ei0+ Ei2 +EP2, (18)
S5=Ei0+ Ei3 + Ei5 +EP5,
S6=Ei0 + Ei1 + Ei4 + EP6.
Поскольку столбцы матрицы (1.17), соответствующие ненулевым двоичным символам последней строки, не имеют ни одной общей строки (кроме последней строки), в которой имели бы общий ненулевой символ, то эти столбцы и система проверок (1.18) ортогональны относительно декодируемого информационного символа. Следовательно, ненулевые двоичные символы последней строки матрицы (1.17) соответствуют символам, участвующим в вычислении синдрома, и поэтому в качестве системы J проверок (1.18) можно использовать символы синдрома, а не линейные комбинации проверок. Это упрощает реализацию алгоритма порогового декодирования ССК.
Отметим, что количество ортогональных проверок J равно числу строк или столбцов, которые начинаются с ненулевых двоичных символов, а размерность проверок определяется количеством ненулевых символов, входящих в строку.
При пороговом декодировании свёрточных кодов вычисляются синдромы (признаки места ошибочных символов), затем эти синдромы или последовательности, полученные посредством линейного преобразования синдромов, подаются на вход порогового элемента. Число пороговых элементов (ПЭ) равно к0, т.е. количеству одновременно декодируемых информационных символов. Число входов каждого ПЭ равно числу ортогональных проверок J. Минимальное число входных символов ПЭ, отличных от нуля и необходимых для принятия решения ПЭ о значении декодируемого символа, называется порогом.
Декодер ССК должен реализовывать следующие операции:
распределять символы принятой кодовой последовательности Т`(х) на n0 потоков, что реализуется демультиплексором;
формировать последовательность проверочных символов из принятых информационных символов Iпр(x) (устройство, аналогичное кодеру);
формировать последовательность синдромных символов
S(x)=Р`пр(х)Рсф(х);
производить анализ
N=m+1
символов синдрома или проверку Jk0 ортогональных проверочных уравнений на четность;
осуществлять коррекцию информационных и синдромных символов.
При пороговом декодировании с использованием обратной связи одновременно с декодированием информационных символов происходит коррекция синдромных символов, использованных при формировании сигнала коррекции. Это выполняется с целью устранения влияния ненулевых символов S(x) на правильное принятие решения при декодировании последующих информационных символов.
В общем случае ПД ССК имеют следующие преимущества:
- простоту реализации;
- большое количество кодов;
- способность работать в каналах связи, как с независимыми, так и с пакетами ошибок;
- способность работы на очень высоких скоростях передачи информации;
- гарантированная исправляющая способность на длине кодового ограничения;
Недостатками ПД ССК являются:
- уменьшение количества числа кодов с требуемой корректирующей способности при увеличении скорости кода;
- сложность реализации кодека с увеличением скорости кода;
- уменьшение исправляющей способности кодов с увеличением скорости кода;
- размножение ошибок на выходе декодера при возникновении в канале связи ошибок, превышающих корректирующую способность выбранного кода.
2. РАССЧЕТ ОСНОВНЫХ ПАРАМЕТРОВ СВЁРТОЧНОГО КОДА
Исходные данные:
1. Количество единиц в информационной подматрице проверочного треугольника 4;
2. Скорость входного потока R=3/4;
3. Тип помехоустойчивого кода ССК.
4. Алгоритм декодирования пороговый.
5. Тип канала связи ДСК без памяти
6. Среднее время восстановления работоспособности кодека 20 мин.
7. Время работы кодека 12 час.
8. Способ реализации проектируемого кодека аппаратурный.
Примечание. Выходной сигнал на выходе демодулятора квантуется на Q=2 уровня (жесткое решение).
Расчёт основных параметров СК
Определим параметры свёрточного кода:
1. Эти параметры можно определить исходя из скорости передачи кода, т.к.:
(1)
R=1-r (2)
где r - относительная избыточность свёрточного кода;
r= (1 - ѕ) •100= 25%
2. Исходя из представленных выше данных количество информационных символов ko=3, а количество кодовых символов no=4;
3. Т.к. значение ko определяет количество порождающих полиномов, то при наших условиях их три;
4. По количеству единиц в информационной подматрице проверочного треугольника можно судить о числе проверочных уравнений для данного кода. В нашем случае J=4, следовательно, ССК может исправлять
tисп?J/2=4/2=2 ошибки,
обнаруживать
tобн? d0-1 = (J+1) - 1 = 4 ошибки;
5. По значению k0 и J можно определить номер варианта, в нашем случае даны три полинома, в каждом из которых по четыре члена. Значит, необходимо выбрать 10 вариант, для которого:
a) Отношение сигнал/шум
Pc/Pш = 8 дБ;
b) Вероятность допустимой ошибки декодирования Рош.доп=10-8;
c) Скорость передачи входного информационного потока
I(D) = 1,544 Мбит/с;
d) Тип модуляции -- ОФМ;
e) Способ обработки модулированных сигналов -- когерентный;
f) , , ;
6. Выходная скорость передачи информации.
=; (2.2)
= = 2,059 Мбит/с;
7. Рассчитаем новое значение отношения сигнал/шум.
= -Д; (2.3)
Д=*процент из интервала (12 , 1) ,
исходя из значения
R= ; ( )
Рисунок 2.1 - Распределение значения процента в зависимости от значения отношения .
Исходя из зависимости процент, на который уменьшится отношение сигнал/шум 6%.
Д=•0,06;
=8дБ-8дБ•0,06=7,52дБ
8. Нахождение вероятности ошибки .
Исходя из полученного нового отношения сигнал/шум, определим по графику зависимости от при когерентном способе обработки информации и при типе модуляции ОФМ (Рисунок2.2).
Рисунок 2.2 - Вероятность ошибочного приёма двоичного символа в ДСК при когерентном способе обработки информации при типе модуляции ОФМ.
По графику видно, что 7*10-5
Вероятность первой ошибки декодирования .
? (2.4)
? (2.5)
=5.65 Ч 10-11 ?
9. Длина кодового ограничения свёрточного кода:
=(m+1)•; (2.6)
где m - максимальная степень порождающего полинома.
=(19+1)•4 дв.симв.;
10. Эффективная длина
= + + 1; (2.7)
=8+2+1=11;
3. РАЗРАБОТКА СТРУКТУРНОЙ СХЕМЫ КОДЕКА
3.1 Разработка структурной схемы кодера
Разработку структурной схемы кодера ССК следует выполнять с определения основных функций кодера, к которым следует отнести:
- деление входного потока на k0 информационных подпотоков;
- определение проверочных символов;
- объединение проверочных и контрольных символов.
Исходя из этого он должен содержать в себе следующие блоки:
1. КРИ(1/ k0) - коммутатор распределения информации I(х) на k0 информационных подпотоков;
2. ФПС - формирователь проверочных символов;
3. КОИ - коммутатор объединения n0 информационных потоков в один поток;
Для кода со скоростью 3/4 блоки КРИ и КОИ должны иметь следующие параметры:
- КРИ(1/3)
- КОИ(4/1)
Исходя из вышеуказанного, построим структурную схему кодера (Рисунок 3.1).
Рисунок 3.1 - Структурная схема кодера ССК.
Кодер ССК работает следующим образом.
Символы входного информационного потока I(x) разделяются в КРИ(1/3) на три подпотока - I1(x)…I3(x). Информационные символы данных подпотоков поступают одновременно на соответствующие входы КОИ(4/1) и ФПСк. В ФПС из символов информационных подпотоков формируются проверочные (контрольные) символы Рпер(x). Сформированные проверочные символы поступают на соответствующий вход КОИ(4/1), который объединяет символы информационных подпотоков I1(x)…I3(x) и символы проверочного подпотока в единый поток кодовых символов T(x), поступающих далее на вход устройства преобразования сигналов (УПС) или модема ДКС.
3.2 Разработка структурной схемы декодера
Для полученных в расчетах полиномов построим проверочные треугольники и определим по ним синдромы ошибок.
По этой матрице составим систему синдромов:
По этой матрице составим систему синдромов:
свёрточных код декодер
По этой матрице составим систему синдромов:
Разработка структурной электрической схемы декодера ССК с алгоритмом порогового декодирования производится по методике, аналогичной разработке структурной электрической схемы кодера ССК.
Декодер должен выполнять следующие функции:
1. Разделять принятый поток на n0 подпотоков - блок КРИ ј;
2. Формировать проверочные символы из принятых информационных I'(x) - блок ФПСд;
3. Формировать синдромные последовательности S - блок ФСП;
4. Анализировать синдромные последовательности - блок АСП с пороговыми элементами;
5. Корректировать ошибки - блок КО, включающий в себя регистры сдвига (РС) и сумматоры по модулю два;
6. Объединять скорректированные подпотоки в один информационный поток I(x) - блок КОИ 3/1
Построим структурную электрическую схему декодера ССК с алгоритмом порогового декодирования:
Рисунок 3.2 - Структурная электрическая схема декодера ССК с алгоритмом порогового декодирования
На вход КРИ 1/4 поступает принимаемый поток Т'(x). Далее он разделяется на 4 подпотока: 3 информационных и один проверочный. Информационные подпотоки поступают на Корректор Ошибок (КО) и на ФПСд. С ФПСд сформированный сигнал Рсф, и сигнал Р'пер , принятый с КРИ, поступают на формирователь синдромной последовательности (ФСП). В ФСП формируются символы синдромных последовательностей, после чего эти символы поступают на анализатор синдромной последовательности, на выходах которого формируются корректирующие символы информационной последовательности. В корректоре ошибок (КО) символы сравниваются и, если требуется, корректируются. С КО исправленные символы поступают в КОИ 3/1 и на выходе мы получаем декодированную информационную последовательность I(x).
4. РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ СХЕМЫ КОДЕКА
4.1 Разработка функциональной схемы кодера
В схему кодера входят такие функциональные блоки, как:
- КРИ 1/3;
- ФПСк;
- КОИ 4/1;
Наиболее простым способом построения КРИ 1/3 является использование двух регистров RG (последовательного RG1 и параллельного RG2) и блока формирования тактовых частот RG1 и RG2, представляющих собой схему управления, построенную на кольцевом счётчике CT и дизъюнкторе. Последовательный и параллельный регистры RG содержат по k0 ячеек памяти, т.е. в нашем случае по три ячейки памяти. Регистры представляют собой совокупность k0 D-триггеров, т.е. нам необходимо k0=3 D-триггера. Функциональная электрическая схема КРИ - 1/3 представлена на рисунке 4.1.
Рисунок 4.1 - Функциональная электрическая схема КРИ 1/3 кодера
Для описания принципа работы КРИ будем использовать временные диаграммы, построенные для контрольных точек (рисунок 4.2).
Отметим, что при построении временных диаграмм, необходимо учесть то, что счётчик работает по отрицательному фронту (по спаду), а данные считываются по переднему фронту тактовой последовательности.
Рисунок 4.2 - Временные диаграммы работы КРИ 1/3
Функциональная электрическая схема ФПСк выполняется в виде схем умножения полиномов и реализуется в виде регистра сдвига RG либо со встроенными сумматорами по модулю два.
Для полиномов
g(x)=1+x3+x15+x19, g(x)=1+x8+x17+x18, g=1+x6+x11+x13
построим ФПСк:
Так как максимальная степень порождающих полиномов m=19, RG будет содержать 19 сумматоров по модулю два.
Рисунок 4.3 - Схема функциональная электрическая ФПСк
Нумерация ячеек памяти ФПСк ведётся справа налево. Места включения сумматоров по модулю два определяются ненулевыми членами порождающих полиномов; выходной сумматор по модулю два является многовходовым (3 входа).
КОИ - 4/1 кодера ССК выполняется в виде синхронного мультиплексора на соответствующее число информационных и управляющих входов, а также формирователя сигналов управления мультиплексором, представляющего собой двоичный счётчик.
4.2 Разработка функциональной схемы декодера
В схему декодера входят такие функциональные блоки, как:
- КРИ 1/4;
- ФПСд;
- ФСП;
- АСП;
- КО;
- КОИ 3/1;
Способ построения КРИ-1/4 является аналогичным способу построения КРИ-1/3, различие заключается лишь в количестве D триггеров у регистров RG1 и RG2, а также в схеме управления. Необходимо отметить то, что сброс будет происходить по спаду каждого 4-ого такта, т.к. на выходе RG1 у нас 4 подпотока.
Способ построения КОИ-3/1 является также аналогичным способу построения КОИ-4/1, различие заключается лишь в количестве входов мультиплексора, в схеме управления, а так же в том, что сброс в нём будет происходить по спаду каждого 3-ого такта, т.к. у MUX будут задействованы 3 входа.
Для декодера ФПС будет таким же, как и для кодера.
Корректор ошибок (КО) декодера выполняется в виде трех регистров сдвига, каждый из которых содержит по 19 ячеек памяти. На выходе каждого регистра включается сумматор по модулю два, на второй вход которого поступает сигнал коррекции с выхода порогового элемента (ПЭ) анализатора синдромной последовательности (АСП) декодера.
Построим КО:
Рисунок 4.4 - Схема функциональная электрическая КО
Информационные символы с выходов КО поступают на соответствующие входы КОИ декодера.
Формирователь синдромной последовательности ФСП представляет собой сумматор по модулю два, на входы которого поступают Р`пер и Pсф, а на выходе формируется синдром S(x). Выход сумматора подключается к АСП.
Размещено на Allbest.ru
...Подобные документы
Разработка кодера и декодера кода Рида-Соломона. Общая характеристика структурных схем кодека циклического РС-кода. Синтез кодирующего и декодирующего устройства. Проектирование структурной, функциональной и принципиальной схемы кодера и декодера.
курсовая работа [937,5 K], добавлен 24.03.2013Применение коды Файра при необходимости последовательной обработки информации. Синтез кодера и декодирующего устройства. Разработка структурной и принципиальной схемы кодера. Устранение временной задержки при декодировании. Выбор и обоснование кода Файра.
курсовая работа [401,6 K], добавлен 21.03.2013Общие характеристики системы защиты от ошибок канального уровня. Выбор корректирующего кода в системе, алгоритм работы. Расчет внешних характеристик, относительной скорости передачи и времени задержки. Общий вид структурной схемы кодера и декодера.
контрольная работа [1,0 M], добавлен 17.12.2013Исследование принципа действия поэлементной синхронизации с добавлением и вычитанием импульсов. Характеристика кодирования в системах ПДС, классификации кодов, построения кодера и декодера циклического кода. Расчет параметров системы с ОС и ожиданием.
курсовая работа [2,8 M], добавлен 08.12.2011Анализ способов кодирования информации. Разработка устройства кодирования (кодера) информации методом Хемминга. Реализация кодера–декодера на базе ИМС К555ВЖ1. Разработка стенда контроля передаваемой информации, принципиальная схема устройства.
дипломная работа [602,9 K], добавлен 30.08.2010Выбор и обоснование параметров входа, разработка кодека. Исследование кодов, исправляющих ошибки, которые могут возникать при передаче, хранении или обработке информации по разным причинам. Синтез принципиальной схемы парафазного буфера и декодера.
курсовая работа [582,8 K], добавлен 24.03.2013Определение понятий кода, кодирования и декодирования, виды, правила и задачи кодирования. Применение теорем Шеннона в теории связи. Классификация, параметры и построение помехоустойчивых кодов. Методы передачи кодов. Пример построения кода Шеннона.
курсовая работа [212,6 K], добавлен 25.02.2009Функциональная схема и алгоритм работы устройства. Техническое обоснование выбора серии ИМС. Состав и описание работы узлов устройства. Расчёт необходимых сопротивлений резисторов, потребляемой мощности и тока. Построение и анализ временных диаграмм.
курсовая работа [311,7 K], добавлен 19.05.2011Методика и алгоритм статистических испытаний. Исследование сверточного кода порогового, мажоритарного декодеров, Витерби и Меггита. Исследование достоверности принятой информации на приемной стороне с УЗО и без него. Варианты корректирующих кодов.
курсовая работа [680,3 K], добавлен 23.01.2015Циклические коды как подкласс (подмножество) линейных кодов, пошаговый алгоритм и варианты их кодирования и декодирования. Методика построения интерфейса отладочного модуля. Элементарный план и элементы отладки декодирующего модуля циклических кодов.
лабораторная работа [133,8 K], добавлен 06.07.2009Схема алгоритма работы устройства сравнения трех чисел, структурная, функциональная и принципиальная схемы. Оценка параметров устройства. Схемы задержки и сброса по питанию, комбинационная схема определения среднего числа. Построение временной диаграммы.
курсовая работа [205,0 K], добавлен 24.06.2013Реализация схемы минимума матрицы в среде САПР- Active HDL (Aldec) и разработка VERILOG-кода схемы. Описание модуля и числовые примеры работы схемы. Разработка и описание фрагментов кода. Разработка временных диаграмм и рассмотрение их примеров.
курсовая работа [291,4 K], добавлен 11.11.2021Выбор и обоснование основных параметров кода. Коды Рида-Маллера первого порядка. Кодирование информации путем умножения исходного информационного сообщения на порождающую матрицу. Разработка структурной и функциональной схем кодера Рида-Маллера.
курсовая работа [555,2 K], добавлен 24.03.2013Сущность метода перестановочного декодирования. Особенности использования метода вылавливания ошибок. Декодирование циклического кода путем вылавливания ошибок. Распознавание пакетов ошибок как особенность циклических кодов. Вычисление вектора ошибок.
доклад [20,3 K], добавлен 24.05.2012Принципы защиты от ошибок информации при ее передаче по каналам связи. Блоковые коды и методы их декодирования. Построение линейных блочных аддитивных алгебраических кодов и принципы их декодирования синдромным методом. Основные возможности SciLab.
курсовая работа [394,4 K], добавлен 17.05.2012Коды Боуза-Чоудхури-Хоквингема (БЧХ) – класс циклических кодов, исправляющих многократные ошибки. Отличие методики построения кодов БЧХ от обычных циклических. Конкретные примеры процедуры кодирования, декодирования, обнаружения и исправления ошибок.
реферат [158,2 K], добавлен 16.07.2009История применения кодов. Технология применения кодов в современных условиях. Анализ "экстремальных кодов" - кодов, границы параметров которых достигают равенства. Способность кода корректировать ошибки, ее зависимость от величины кодового расстояния.
контрольная работа [164,9 K], добавлен 14.07.2012Особенности кодирования информации с помощью метода Хаффмана. Реализация кодера и декодера с использованием статического алгоритма Хаффмана. Структура программы, оценка ее эффективности (степени сжатия) в зависимости от типа и размера сжимаемых файлов.
курсовая работа [136,2 K], добавлен 15.06.2013Структурная схема записывающего устройства системы "компакт-диск". Стандартные характеристики конструкции и размеров компакт-диска и оптической головки проигрывателя. Разработка диска формата DVD, его емкость и понятие декодера для сжатия информации.
реферат [1,9 M], добавлен 14.11.2010Технические и пользовательские характеристики игры, требования к программному обеспечению и среде разработки C#. Составление блок-схемы алгоритма, uml-диаграммы и текста программы, тестирование корректности компьютерного кода и результатов его работы.
курсовая работа [1,8 M], добавлен 05.03.2013
