Свойства триггеров

Размещено на http://www.allbest.ru/

Свойства триггеров

1. Общие сведения

Триггерами, или спусковыми устройствами, называют устройства, имеющие два состояния устойчивого равновесия. Каждое из этих состояний может сохраняться сколь угодно длительное время. Переход из одного состояния устойчивого равновесия в другое осуществляется скачком под воздействием внешнего управляющего напряжения.

Перепады выходного напряжения или устойчивые состояния триггера можно принять в качестве логической информации «0» и «1». Поэтому триггер можно использовать в качестве запоминающего устройства, которое хранит один разряд числа, представленного в двоичном коде.

Триггеры подразделяются на две группы -- статические и динамические. Статическими называют триггеры, у которых каждое состояние характеризуется неизменным уровнем (потенциалом) выходного напряжения. Статические триггеры называют также потенциальными. В динамических триггерах одно из состояний (обычно единичное) характеризуется наличием на выходе непрерывной последовательности импульсов определенной частоты, а другое (нулевое) -- отсутствием импульсов.

Статический триггер реализуется на двухкаскадном усилителе с положительной ОС. Каждый усилитель образует одно плечо триггера. Если оба плеча обладают симметрией по схемотехнике и по параметрам входящих в них элементов, то такой триггер называют симметричным. Если симметрия отсутствует, то триггер называется несимметричным.

Интегральные триггеры используются как самостоятельные устройства и, кроме того, входят в состав различных функциональных устройств: счетчиков, регистров, запоминающих устройств и т.п. Современные интегральные триггеры часто строятся на основе нескольких логических элементов, объединенных в одну микросхему. Они могут иметь несколько входов и различаться способами ввода входной информации.

На схемах входы триггера обозначают буквами латинского алфавита в соответствии с табл. 6.1. По названиям информационных входов называют и триггеры: RS-триггер, D-триггер, JK-триггер и др.

В зависимости от схемы управляющего устройства триггеры делятся на синхронные и асинхронные. Асинхронные триггеры имеют только информационные (логические) входы, и в них запись информации осуществляется в момент ее поступления. В синхронных триггерах запись информации, поступившей на информационные входы, происходит только при поступлении на синхронизирующий (тактирующий) вход дополнительного командного импульса. Синхронные триггеры могут иметь и асинхронные входы, которые обычно служат для установки триггера в нужное исходное состояние.

Асинхронные триггеры используются в качестве коммутаторов, ключей, счетчиков импульсов, делителей частоты повторения импульсов и т.п. Синхронные триггеры применяются в вычислительной и цифровой технике.

Таблица 1. Функциональное назначение входов триггера

Триггеры, переключающиеся по уровню входных сигналов, называют триггерами со статическим управлением, а по фронтам и срезам -- триггерами с динамическим управлением.

Рис. 1. Условные обозначения триггеров

На схемах триггер изображают прямоугольником, разделенным вертикальной линией на две части (рис. 1.): правая часть -- основное поле, левая -- дополнительное. В основном поле помещается буква Т, а в дополнительном у каждого входа пишется буква (метка), указывающая на его функциональное назначение в соответствии с табл. 1. Статические прямые входы и выходы отображают прямыми линиями без каких-либо индикаторов, а инверсные имеют дополнительный индикатор в виде маленького кружка на стороне прямоугольника (рис. 1, а). Динамические входы обозначают небольшими треугольниками. У прямых динамических входов, вызывающих «опрокидывание» триггера при изменении уровня сигнала от 0 к 1, острие треугольника направлено внутрь поля (рис. 1, б), а у инверсных, вызывающих опрокидывание триггера при изменении уровня сигнала от 1 до 0, -- наружу (рис. 1, в).

У триггера может быть несколько информационных входов, связанных в группы операциями И либо ИЛИ. Группа входов, связанная операцией И, в дополнительном поле помечается символом логического умножения. Группа входов, связанная операцией логического сложения ИЛИ, дополнительных символов в условном обозначении не имеет (рис. 1, г).

триггер транзистор сигнал вход

2. Симметричный триггер на биполярных транзисторах

Упрощенная принципиальная схема симметричного транзисторного триггера приведена на рис. 6.2, а, а его временные диаграммы -- на рис..2, б. Если допустить, что после подачи напряжения источника на триггер оба транзистора VТ1 и VТ2 оказались открытыми, то вследствие даже незначительного отличия параметров элементов первого и второго плеч появятся различия в коллекторных токах и напряжениях, которые благодаря действию положительной ОС будут увеличиваться до тех пор, пока один из транзисторов не закроется, а другой не перейдет в режим насыщения.

Рис.2. Схема симметричного триггера (а) и графики напряжений на его входах и выходах

Если после подачи напряжения транзистор VТ1 оказался в режиме насыщения, а транзистор VТ2 -- в режиме отсечки, то первый отрицательный импульс, поступивший на базу VТ1, вызывает уменьшение тока и увеличение напряжения . Скачок напряжения поступает на базу транзистора VТ2.

Это приводит к увеличению тока и уменьшению напряжения , которое передается на базу VТ1.

В результате действия положительной ОС транзистор VТ1 запирается, а транзистор VТ2 отпирается и переходит в режим насыщения. Такое состояние триггера сохраняется до прихода отрицательного импульса на базу транзистора VТ2 (второй вход). Уменьшение напряжения вызывает уменьшение тока и увеличение напряжения . Создаются условия для нового срабатывания триггера.

Транзистор VТ1 открывается и переходит в режим насыщения, а транзистор VТ2 запирается. В таком состоянии триггер будет находиться до поступления на первый вход следующего отрицательного импульса, который вызовет его «опрокидывание» в первое устойчивое состояние, и т. д.

Напряжения на коллекторах транзисторов служат выходными сигналами триггера. Из приведенных графиков и принципа работы следует, что уровни сигналов на выходах являются взаимно инверсными и по состоянию одного выхода можно судить о состоянии другого. Один из выходов называют прямым и обозначают буквой . Другой выход -- инверсный -- обозначается . В силу симметрии схемы прямым или инверсным может быть назначен любой выход триггера.

Состояние триггера называют единичным, если на прямом выходе имеется уровень напряжения, соответствующий логической единице, а на инверсном -- логическому нулю, т.е. при , .

Вход, на который подается сигнал, устанавливающий триггер в состояние 1, обозначают буквой S. Вход, на который поступает сигнал, устанавливающий триггер в состояние 0 (, ), обозначают R (от англ. set -- установка и reset -- сброс). Такой триггер с раздельным запуском получил название RS-триггера.

3. RS-триггеры на логических элементах

Асинхронные RS-триггеры являются простейшими и выполняются на двух двухвходовых логических элементах типа И -- НЕ либо ИЛИ -- НЕ.

Асинхронные RS-триггеры на ЛЭ ИЛИ -- НЕ. Асинхронный RS-триггер на двух логических элементах ИЛИ -- НЕ (рис. 6.3, а) содержит два информационных входа и , на которых возможны четыре комбинации логических сигналов: ; ; и .

Рис.3. Схема (а) и условное обозначение (б) асинхронного RS-триггера на ЛЭ ИЛИ - НЕ с прямым управлением

Этим комбинациям соответствуют определенные сигналы на выходах триггера и , что отображается таблицей состояний триггера (табл. 6.2). В ней приняты следующие обозначения: и - моменты времени до и после срабатывания триггера; и - сигналы на информационных входах в момент ; и - сигналы на прямом выходе в моменты времени и .

На основании таблицы состояний и карты Карно можно получить выражение для логической (переключательной) функции для RS-триггера с прямым входом, которая имеет вид:

Таблица 2. Состояния -триггера с прямым управлением

Из таблицы состояний и выражения (6.1) видно, что первая комбинация входных сигналов не вызывает изменения состояния триггера. Действительно, если к моменту времени состояние триггера характеризовалось сигналами , , то в момент на входах верхнего ЛЭ будут действовать нулевые сигналы, и на его выходе будет логическая 1 (). В это же время на верхнем входе нижнего ЛЭ будет логическая 1, на нижнем входе -- логический 0, в результате чего на его выходе будет поддерживаться логический 0 (). Аналогично можно показать, что при данной комбинации входных сигналов состояние триггера, соответствующее выходным сигналам , и , также не изменится. По этой причине комбинацию входных сигналов называют режимом памяти.

Комбинация входных сигналов переводит RS-триггер в единичное состояние: , , если он перед этим находился в нулевом состоянии (, ). Если же RS-триггер в момент времени находился в единичном состоянии (,), то данная комбинация подтверждает это состояние (, ). Поэтому вход называют единичным входом. Комбинация входных сигналов обеспечивает нулевое состояние триггера.

Действительно, если , , то при поступлении сигналов и на одном входе верхнего ЛЭ появится логическая 1. Это вызовет появление на его выходе логического 0 (), и на обоих входах нижнего ЛЭ будут логические нули, а на его выходе -- логическая единица. Если же триггер находился в нулевом состоянии (, ), то комбинация входных сигналов состояние триггера не изменит, так как на обоих входах верхнего ЛЭ будут логические единицы, а нижнего ЛЭ -- логические нули, подтверждающие выходные сигналы , . По этой причине вход называют нулевым входом.

При комбинации входных сигналов на обоих выходах триггера появятся логические нули (, ). Если вслед за этим последует нейтральная комбинация входных сигналов (), то триггер с равной вероятностью примет единичное или нулевое состояние. Поэтому комбинацию входных сигналов для рассматриваемого RS-триггера называют запрещенной и в таблице состояний отображают буквой х. В рассмотренном триггере переключение состояний осуществляется единичными сигналами. Такой триггер называют триггером с прямым управлением и обозначают так, как показано на рис. 3, б.

Асинхронные RS-триггеры на ЛЭ И -- НЕ. Асинхронный RS-триггер можно выполнить и на двух двухвходовых ЛЭ И --НЕ (рис. 4, а).

Рис. 4. Схема (а) и условное обозначение (б) асинхронного RS-триггера на логических элементах И -- НЕ с инверсным управлением

В отличие от RS-триггера на ЛЭ ИЛИ -- НЕ переключения данного триггера осуществляются сигналами логического 0. Такой триггер называют триггером с инверсным управлением (-триггер). На функциональных схемах переключающие входы -триггера снабжаются индикаторами инверсии, а к буквенным обозначениям входов добавляются знаки отрицания (рис. 6.4, б). Состояния триггера в зависимости от комбинаций входных сигналов приведены в табл.6.3, а его логическая (переключательная) функция имеет вид:

Таблица 3. Состояния -триггера с инверсным управлением

Из таблицы состояний (6.3) и выражения (6.2) следует, что комбинация входных сигналов является нейтральной, а -- запрещенной.

Если ко входам -триггера добавить два инвертора (рис. 6.4, в), то получится -триггер, подобный триггеру на элементах ИЛИ -- НЕ. Асинхронные -триггеры используются в качестве ячеек памяти в оперативных запоминающих устройствах (ОЗУ) статического типа (например, ИМС К155РУ1).

Синхронные -триггеры на ЛЭ И -- НЕ. На рис. 6.5, а приведена структурная схема синхронного -триггера со статическим управлением на ЛЭ И -- НЕ. Собственно триггер выполнен на элементах и , а элементы и образуют устройство управления. Кроме информационных входов и , устройство управления имеет синхронизирующий, или тактовый, вход , связанный с входами и операциями И -- НЕ. Поэтому информация с входов и передается на собственно триггер только при .

Рис. 5. Схема (а) и условные обозначения (б, в) синхронного -триггера на логических элементах И -НЕ

Собственно триггер управляется внутренними сигналами и . Переключения осуществляются нулевыми уровнями этих сигналов так же, как в триггере на рис. 4, а. Так как ЛЭ и осуществляют инверсию входных сигналов и , то нулевым уровням сигналов и должны соответствовать единичные уровни внешних информационных сигналов и . Работа триггера определяется таблицей состояний (6.4) и его логической (переключательной) функцией:

Рассмотрим работу синхронного -триггера, приняв . Если , то ЛЭ и закрыты и . Такая комбинация внутренних сигналов и является нейтральной для собственно триггера, и он сохраняет свое состояние . Это состояние не изменяется при любых значениях информационных сигналов и . С приходом синхронизирующего импульса () на входах ЛЭ будет действовать логическая 1, вследствие чего и . Так как (поскольку и ), то на входы ЛЭ поступят сигналы и и на его выходе будет сигнал . Такое состояние будет сохраняться и после прекращения действия синхронизирующего импульса, так как при для собственно триггера опять возникнет нейтральная комбинация . Обратный переброс триггера в состояние произойдет в момент действия следующего синхронизирующего импульса при наличии на информационных входах сигналов . Комбинация входных сигналов для рассмотренного триггера является недопустимой, так как при возникнет недопустимая комбинация , создающая неопределенное состояние на выходах триггера: .

Условное обозначение рассмотренного синхронного -триггера с двумя информационными и одним синхронизирующим входами дано на рис. 6.5, б.

Таблица 4. Состояния синхронного -триггера с прямым управлением

Если на дополнительные входы элементов и (на рис..5, а они показаны пунктиром) подавать сигналы и , то можно осуществлять асинхронную установку триггера в состояния 0 и 1, минуя информационный и синхронизирующий входы. При этом функционирование триггера будет определяться состояниями, соответствующими состояниям триггера с инверсным управлением (см. табл. 6.3). Условное обозначение синхронного триггера с дополнительными входами, позволяющими осуществлять асинхронное управление его работой, показано на рис, 6.5, в.

При синхронной работе триггера на его дополнительных входах должна поддерживаться нейтральная комбинация .

Синхронные -триггеры с инверсным управлением на ЛЭ ИЛИ -- НЕ. Синхронный -триггер можно построить и на ЛЭ ИЛИ -- НЕ (рис. 6.6). Управление работой такого триггера осуществляется сигналами нулевого уровня или при в соответствии с табл. 6.3. Запрещенной комбинацией входных сигналов является комбинация при . Действительно, в этом случае на обоих входах ЛЭ и действует логическая 1 (, , ) . При этом на обоих выходах ЛЭ и будет логическая 1.

Рис. 6. Схема (а) и условное обозначение (б) синхронного -триггера на логических элементах ИЛИ -- НЕ

В синхронных -триггерах изменения состояний при наличии разрешающего синхронизирующего импульса происходят так же, как и в асинхронных. Поэтому смена сигналов на информационных входах должна производиться только в паузах между синхронизирующими импульсами, чтобы не произошло нарушения его работы.

4. D-триггеры

-триггеры имеют один информационный вход и могут быть асинхронными или синхронными. Наибольшее применение получили синхронные -триггеры. Простейший синхронный -триггер (рис.7, а) выполнен на ЛЭ и типа И -- НЕ по схеме -триггера и является ячейкой памяти. Логические элементы и образуют схему управления.

Рис. 7. Схема (а) и условное обозначение (б) -триггера на логических элементах И -- НЕ

Сигнал на выходе -триггера принимает такое же значение, какое имеется на информационном входе во время действия синхронизирующего импульса. Это значение хранится (запоминается) в триггере до прихода следующего синхронизирующего импульса, так как в паузах между синхронизирующими импульсами на входах ячейки памяти действует нейтральная комбинация сигналов . Следовательно, в -триггере осуществляется задержка на один такт сигнала, поступающего на информационный вход . Поэтому -триггер называют триггером задержки.

В -триггере вместо ЛЭ И-- НЕ можно использовать ЛЭ ИЛИ --НЕ. В последнем случае для синхронизации потребуются импульсы нулевого уровня.

Если требуется задержка записанной информации более чем на один такт, применяют -триггер, отличающийся от -триггера наличием дополнительного информационного входа (от англ. valve -- вентиль, клапан), как показано на рис. 8, а. Когда =1, триггер работает как -триггер. При =0 ЛЭ и закрыты при любых комбинациях сигналов на входах и , и в ячейке памяти хранится информация, записанная в предыдущем такте.

Рис.8. Схема (а), условное обозначение (б) -триггера и схема двухтактного триггера (в)

На рис. 8, в приведена схема однофазного двухтактного триггера на ЛЭ 2И -- ИЛИ. Запись логической 1 в этом триггере осуществляется через ЛЭ И2 при одновременном действии сигналов на входах и . После окончания действия сигналов и (или одного из них) единичное состояние триггера удерживается логическим элементом И1, на входе которого действуют сигналы и . Установка триггера в состояние логического нуля осуществляется подачей на вход логической 1 (при этом ).

Как устройства запоминания двоичной информации - и -триггеры применяются при построении регистров, счетчиков и других узлов цифровой техники.

5. JK-триггеры

JK-триггер функционирует подобно -триггеру, с той лишь разницей, что не имеет запрещенной комбинации входных сигналов. Вход выполняет роль входа , а вход -- роль входа . При входной комбинации , эквивалентной запрещенной комбинации для -триггера, состояние -триггера изменяется на противоположное.

Одноступенчатый -триггер. Структурная схема -триггера показана на рис. 6.9, а. На ЛЭ и выполнена ячейка памяти, представляющая -триггер. Элементы и образуют схему управления, а и осуществляют задержку сигналов, поступающих на входы ячейки памяти. Особенностью -триггера является наличие цепей обратной связи с выходов на входы, поэтому его состояние зависит не только от входных сигналов и , но и от сигналов на выходах и .

Работа JK-триггера определяется таблицей состояния и логической (переключательной) функцией:

Если , то независимо от сигналов и на выходах ЛЭ и будет нейтральная комбинация , сохраняющая информацию в ячейке памяти. При и по-прежнему промежуточный сигнал , а значение сигнала зависит от состояния ячейки памяти. Если и , то на входе ЛЭ будут сигналы , и . Состояние ячейки памяти не изменится. Если же , а , то , на выходе ЛЭ образуется сигнал , а на выходе ЛЭ -- сигнал . Аналогичным образом при и в ячейку памяти записывается логический нуль, если она находилась в состоянии логической единицы, или подтверждается ее нулевое состояние.

Рис.9. Схема (а) и условное обозначение (б) асинхронного -триггера

Пусть теперь и , а . Это приведет к установлению , в результате чего состояние ЛЭ изменится на значение и состояние ЛЭ -- на значение . При и , , будет , вследствие чего на выходе ЛЭ возникнет , а на выходе ЛЭ -- сигнал . Таким образом, независимо от того, в каком состоянии находился -триггер при комбинации входных сигналов происходит его переброс -- изменение состояния на противоположное.

Элементы задержки и служат для задержки времени поступления сигналов ОС с выходов триггера на входы ЛЭ и . Эти сигналы и поступают на ЛЭ и после окончания действия входных сигналов и , т.е. когда . Отсутствие элементов задержки вызвало бы многократное срабатывание триггера -- генерацию. Сигналы и должны быть кратковременными, что достигается управлением работой ЛЭ и по фронту или срезу импульсов. Следовательно, в -триггере используется динамическое управление записью информации, что и подчеркивается в его условном изображении (рис. 9, б).

Таблица. 5. Состояния асинхронного -триггера

Синхронный -триггер имеет такую же структуру, что и асинхронный. Отличие состоит в том, что входные элементы И-НЕ имеют три входа. Входы C объединены и используются для подачи тактовых сигналов. Переключение триггера при наличии соответствующего входного сигнала происходит в момент окончания тактового импульса. Работа синхронного -триггера определяется таблицей состояний (6.6) и логической функцией:

Таблица. 6. Состояния синхронного -триггера

На практике применяются двухступенчатые схемы синхронных -триггеров: -триггеры (от сокращения английских слов master-slave, что означает ведущий-ведомый).

Двухступенчатый -триггер. В состав двухступенчатого -триггера (рис. 6.10, а) входят синхронный -триггер первой ступени с логикой 2И на входе, синхронный триггер второй ступени и инвертор. Запись информации в первый триггер производится по сигналу . После окончания сигнала на входе () информация с первого триггера переписывается во второй. Следовательно, задержка в перезаписи информации будет определяться в основном длительностью сигнала на входе . В остальном работа двухступенчатого -триггера аналогична работе рассмотренного асинхронного -триггера.

Рис.10. Схема (а) и условные обозначения (б, в) двухступенчатого синхронного -триггера

В -триггер можно ввести дополнительные входы и и с их помощью осуществлять асинхронную установку состояний триггера независимо от сигналов на входах , и . Такой триггер называют комбинированным -триггером (рис. 6.10, в).

Если перед входом -триггера поставить инвертор (рис. 6.11), то -триггер можно использовать как -триггер. Допустим, и , тогда , . Синхронизирующий импульс переведет -триггер в состояние , .

Рис. 11. Схема -триггера, выполненного на синхронном -триггере

Если (, ), то после воздействия синхронизирующего импульса -триггер перейдет в состояние , .

Логическая (переключательная) функция синхронного -триггера получается из выражения (6.5) путем подстановки в него значений и

6. T-триггеры

-триггер представляет собой триггер со счетным входом (или счетным запуском). Он изменяет свое состояние на противоположное при поступлении на вход каждого запускающего импульса.

Состояния -триггера при различных значениях входных сигналов можно кратко отразить таблицей состояний (табл. 6.7).

Таблица. 7. Состояния -триггера

Логическая функция, определяющая работу асинхронного -триггера, имеет вид

Для синхронного -триггера можно записать

В интегральном исполнении -триггеры не выпускаются, так как они легко получаются из -, - или -триггеров.

На рис. 12, а показано преобразование двухступенчатого -триггера в -триггер. В те такты, когда (при этом ), синхронизирующий импульс устанавливает первый триггер в единичное состояние. Это состояние переписывается во второй триггер после прекращения действия синхронизирующего импульса На выходе триггера образуются сигналы , . При поступлении следующего синхронизирующего импульса первый триггер сигналом устанавливается в нулевое состояние, которое записывается во второй триггер после окончания действия синхронизирующего импульса: .

Рис. 12. Схема (а) и условные обозначения (б, в) -триггера, выполненного на синхронных -триггерах

Рис. 13. Условные обозначения -триггеров, полученных из -триггеров (а, б) и -триггера с динамическим управлением (в)

На рис. 13 показаны преобразования -триггера в асинхронный (а) и синхронный (б) -триггеры, а также преобразование -триггера с динамическим или двухступенчатым управлением записью в -триггер.

Разновидностью счетного триггера является -триггер, который имеет дополнительный вход (рис. 14, а). При =1 триггер работает как обычный -триггер, а при =0 переключений триггера не происходит.

Рис. 14. Условные обозначения -триггеров

На рис. 14, б показано преобразование в -триггер -триггера.

Асинхронные и синхронные - и -триггеры применяются в счетчиках и делителях частоты повторения импульсов.

В таблице 6.8 приведены логические функции для асинхронного -триггера, -триггера, -триггера и -триггера, а также их условные обозначения, таблицы истинности и временные диаграммы.

Таблица. 8. Триггеры

Размещено на Allbest.ur