Комп’ютерна схемотехніка

При досягненні вхідною напругою значення Uвх = Uп' транзистор починає відкриватися, його опір зменшується і вихідна напруга токож зменшується. Ділянка С-D відповідає перебуванню транзистора в активній області.

При подальшому збільшенні вхідної напруги Uвх > Uп" транзистор переходить в область насичення, його опір малий і на виході маємо низький рівень напруги Uвих = U0 (стан логічного нуля).

З характеристики видно, що для чіткого розмежування виключеного і включеного станів ключа варто так вибирати рівні вхідної напруги Uвх = U₀ Uп' і Uвх = U₁ Uп'', щоб транзистор знаходився або в режимі відсікання, або в режимі насичення навіть при наявності завад певного рівня.

Якщо при виключеному (закритому) транзисторі вхідна напруга Uвх = U₀ + Uз⁺ стане більшою порога відкривання транзистора Uп', то транзистор відкриється і його функціювання порушиться.

Аналогічне порушення може відбутися при включеному (відкритому) транзисторі і наявності завади Uз -, що виключає його, якщо вхідна напруга Uвх = U₁ - Uз - стане меншь значення Uп", то транзистор почне закриватися.

Значення Uз+ і Uз- при обраних рівнях логічного нуля U₀ і логічної одиниці U₁ вхідної напруги визначають статичну завадостійкість ключової схеми.

1.1.2 Робота ключа в динамічному режимі

Перехід ключа з положення «розімкнуто» (стан лог.1) у положення «замкнуте» (стан лог.0) і назад не може відбуватися миттєво, навіть якщо на вхід ключової схеми подавати ідеальні прямокутні імпульси.

Виникнення перехідних процесів пояснюється як інерційними властивостями самого транзистора, так і наявністю паразитних (монтажних) ємностей схеми, що заряджаються і розряджаються через резистори схеми за кінцевий час.

Еквівалентна схема, що враховує інерційні властивості ключа, і графіки перехідних процесів у різноманітних точках ключової схеми показані на рис. 1.4 і рис. 1.5

Рисунок 1.4 - Еквівалентна схема ключа

Рисунок 1.5 - Графіки перехідних процесів ключової схеми

У початковий момент (t = 0) напруга на вході схеми від джерела сигналу менше порога відмикання і транзистор знаходиться в області відсікання.

У момент часу t = t1 на вході схеми з'являється позитивний перепад напруги, амплітуда котрого більше граничного значення відмикання базового кола транзистора Uп”. Даний перепад напруги викликає появу струму в колі бази транзистора, проте колекторний струм починає зростати з деякою затримкою (момент t2). Виникнення затримки при вмиканні транзистора пояснюється процесом заряду бар'єрних ємностей транзистора Ckb і Cbe струмом бази через опір Rb.

Формування фронту вихідного сигналу здійснюється в інтервалі t2 -t3, при цьому транзистор відчиняється і переходить в активний режим.

Тривалість фронту (t_ф) вихідного сигналу визначається: інерційними властивостями самого транзистора (параметр ); бар'єрною ємністю його колекторного переходу (Ск) і паразитною ємністю навантаження Сн. Інтервал часу t1 - t3 визначає час переключення схеми зі стану логічної одиниці в стан логічного нуля (t_зт¹⁰).

У момент часу t3 колекторний перехід зміщюється в прямому напрямку і транзистор переходить в режим насичення. Зростання колекторного току припиняється, проте заряд в області бази продовжує зростати, прямуючи до стаціонарного значення.

У момент часу t4 вхідна напруга, що відпирає транзистор, закінчується і виникає зворотний струм бази. Проте, колекторний струм і вихідна напруга схеми не змінюються протягом інтервалу часу t4 - t5 за рахунок рассасывания розсасування надлишкового заряду, накопиченого в області бази транзистора при насиченому ключі.

Формування спаду вихідного сигналу починається в момент часу t5, коли закінчується розсасування надлишкового заряду в області бази і колекторний перехід зміщується в зворотному напрямку. При цьому транзистор переходить з області насичення в активну область. Колекторний струм починає зменшуватися по експоненційному закону і до моменту часу t6 досягає нульового значення. Транзистор закривається.

Інтервал часу t4 - t6 визначає час переключення схеми зі стану логічного нуля в стан логічної одиниці (t_зт⁰¹). На практиці вимірювання часів затримки t_зт¹⁰ та t_зт⁰¹ виконуються за рівнем половиної амплітуди сигналів (рис.1.5).

1.1.3 Засоби підвищення швидкодії ключової схеми

Одним із схемотехнічних засобів зменшення часу переключення схеми є зменшення опору резистора Rк, проте при цьому збільшується потужність, що споживається ключем від джерела живлення.

Зменшити час розсасування надлишкового заряду в базі можна, якщо використувати схему ключа з нелінійним зворотним зв'язком, що не дає перейти транзистору у режим насичення та усуває накопичення надлишкового заряду в області бази. Схеми ненасиченого ключа наведені на рис. 1.6 а, б.

Нелінійний зворотний зв'язок здійснюється через діод VD. Стан діода (проводить струм або не проводить) визначається полярністю і значенням напруги, прикладеної до діода:

(1.1)

а)	б)
а) - з звичайним діодом;	б) - з діодом Шоткі
Рис. 1.6 - Ключова схема з нелінійним зворотним зв'язком

До подачі на вхід схеми відпираючого імпульсу, діод закритий і зворотний зв'язок не діє. При надходженні великого вхідного сигналу вхідний струм спочатку протікає через резистори R1, R2 і перехід база-емітер транзистора. У процесі відмикання транзистора напруга на переході база-колектор зменшується, та у той момент, коли вона досягне значення

(1.2)

діод відчиниться і частина вхідного струму буде протікати через діод і колектор-емітер транзистора на корпус в обхід бази, внаслідок чого струм бази зменшується і транзистор не входить у насичення.

При виготовленні ключа по інтегральній технології в колі зворотного зв'язку використовують діоди Шоткі, що являють собою перехід "метал-напівпровідник" і відрізняються від звичайних діодів із p-n-переходом меншим падінням напруги на відкритому діоді, що дозволяє виключити резистор R2.

1.2 Ключі на МДН - транзисторах

Відомі три різновиди ключів на МДН - транзисторах: з резисторним навантаженням (рис. 1.7 а), з динамічним навантаженням (рис. 1.7 б) і на транзисторах з каналами протилежного типу провідності - комплементарні ключі (рис. 1.7 в). Два останніх типи використовуються головним чином у складі інтегральних схем.

1.2.1 Ключ на МДН - транзисторах з резистивним навантаженням

Схема ключа на МДН - транзисторі з індуцированим каналом n-типу наведена на рис.1.7 а.

Ключ може знаходитися в двох положеннях - «включене» і «виключено» в залежності від значення вхідного сигналу, що подається безпосередньо на затвор транзистора.

При подачі на вхід напруги Еg = Uo < Uп' менше порогової, транзистор закритий і ключ виключений. Включений стан ключа забезпечують, подаючи і підтримуючи на затворі високий позитивний рівень вхідного сигналу Еg = U₁ > Uп''.

Режим закритого транзистора характеризується тим, що при напрузі на затворі Uз = Uo < Uп' канал транзистора збіднений носіями, тому транзистор не проводить струм і має великий опір каналу. Напруга на виході схеми Uвих = +E.

а)	б)	в)
а) з резистивним навантаженням;	б) з динамічним навантаженням;	в) комплементарний ключ
Рисунок 1.7 - Ключі на МДН - транзисторах

Режим відкритого транзистора характеризується тим, що при напрузі на затворі Uз = U₁ > Uп'' канал транзистора збагачений носіями і має малий опір порядку 100-300 Ом.

Напруга на виході схеми

(1.3)

де R_т - опір транзистора. При Rc >> R_т вихідна напруга близька до нуля.

Динамічний режим роботи ключа на МДН - транзисторі визначається як властивостями транзистора, так і зовнішньої схеми.

Інерційність транзистора залежить від часу прольоту носіїв заряду уздовж каналу і часу перезаряда паразитних ємностей затвор- витік, затвор-стік, підшарок-стік і підшарок - витік. Інерційність зовнішньої схеми пояснюється наявністю ємностей навантаження (монтажу та вхідної ємності наступного ключа). Звичайно час прольоту носіїв заряду набагато менше часу перезаряду ємностей.

Оскільки у вихідному стані транзистор закритий, а сумарна паразитна ємність Сн заряджена до напруги живлення, тривалість фронту вихідного сигналу визначається часом, протягом якого здійснюється процес розряду ємності навантаження через паралельно з'єднані опори відкритого транзистора і навантаження схеми:

(1.4)

Тривалість спаду сигналу визначається часом заряду ємності навантаження через резистор у колі стоку транзистора при закритому транзисторі:

tc = 2,2 Cн*Rc. (1.5)

Оскільки струм стоку МДН - транзисторов дуже малий, а опори Rт і Rc великі, ємності перезаряджаються малими токами, що істотно знижує швидкодію ключів на МДН - транзисторах і цє є їхнім істотним недоліком.

1.2.2 Ключ на МДН - транзисторі з динамічним навантаженням

Схема такого ключа наведена на рис.1.7, б. Транзистор VT2, на затвор якого подається постійна напруга і котрий постійно відкритий, використовується як резистор навантаження для ключового транзистора VT1.

1.2.3 Ключ на МДН - транзисторах з доповнюючими типами провідності

Схема такого ключа наведена на рис.1.7, в. У ній використовуються транзистори різних типів: - основний - VT1 -с каналом n- типу і навантажувальний - VT2 -с каналом типу p. Таку схему називають схемою на МДН - транзисторах з доповнюючими типами провідності, або комплементарною схемою на МДН - транзисторах (КМДН- схемою).

При Eg = U₀ Uп' транзистор VT1 закритий, між затвором і витоком VT2 діє велика негативна напруга Uзв = U₀ - E, яка відкриває транзистор VT2. На виході ключа маємо високий рівень напруги Uвих = U₁. При Eg = U₁ Uп'' транзистор VT1 відкритий, при цьому напруга Uзв = U₁ - E близька до нуля і VT2 закритий. На виході схеми маємо низький рівень напруги Uвих = U₀.

Таким чином, у кожному зі сталих станів один транзистор закритий, а інший - відкритий і схема практично не споживає струм. Струми в схемі можуть виникати лише в короткі проміжки часу, у які ключ переключається з одного стану в інший, коли бувають відкритими обидва транзистори. Поряд із малою споживаною потужністю КМДН ключ має і більш високу швидкодію в порівнянні з іншими схемами на польових транзисторах. Це обумовлено тим, що ємності схеми швидко перезаряджаються через малий опір того з транзисторів, який у даний момент відкритий.

1.3 Транзисторний перемикач струму (струмовий ключ)

Схема перемикача струму наведена на рис.1.8. Перемикач струму, побудований на транзисторах VT1, VT2 і резисторах R1 - R6, являє собою диференційний підсилювач, що працює в режимі великого сигналу.

Коло на резисторах R4, R5 і конденсаторі С забезпечує перемикач струму опорною напругою Uоп, щодо якої здійснюється переключення. При наявності на базі VT1 напруги Eg = U₀ < Uоп транзистор VT1 закритий, а транзистор VT2 - відкритий, оскільки напруга на базі VT2 вище, ніж на базі VT1. При опорній напрузі Uоп = -1,2 В і падінні напруги на переході база-емітер відкритого транзистора біля 0,8 В, напруга в емітерному вузлі Uе складе - 2,0 В.

Рисунок 1.8 - Перемикач струму (струмовий ключ)

При вхідній напрузі Eg = U₀ < Uе транзистор VT1 закритий і струм, що протікає через резистор R3, тече через транзистор VT2 і резистор R6. На колекторі VT2 формується низький рівень напруги, значення котрого дорівнює Uвих = ((E Uе)*R6/R3.

При надходженні на базу VT1 високого рівня напруги Eg = U₁ > Uоп відкривається транзистор VT1 і весь струм, що протікає через резистор R3, переключається в коло колектора транзистора VT1 і резистора R2.

У емітерному вузлі встановлюється напруга Uе = Uвх - Uбе, що запирає транзистор VT2, оскільки Uбе VT2 дорівнює Uоп - Uе і менша напруги відмикання транзистора. На колекторі VT2 установлюється високий (відносно напруги живлення) рівень напруги Uвих = U₁ 0. Оскільки на виході схеми рівні сигналу не збігаються з рівнями вхідного сигналу, для передачі вихідного сигналу на наступний ключ необхідні додаткові схеми сполучення рівнів, що зміщують рівень вихідного сигналу в область більш негативних значень.

Внаслідок того, що амплітуда сигналу в струмовому ключі менша, ніж у ключі напруги, транзистори працюють в активному режимі і не входять в область насичення, та транзистор VT2 включений за схемою з загальною базою, струмові перемикачі є найбільш швидкодіючими ключовими схемами.

2. ПІДГОТОВКА ДО РОБОТИ

1. Користуючись рекомендованою літературою і даними методичними вказівками вивчити: роботу електронного ключа на біполярному транзисторі в статичному і динамічному режимах; роботу перемикача на МДН - транзисторі з індуцированим каналом; роботу транзисторного перемикача струму.

2. Відповісти на контрольні питання.

3. Підготувати протокол досліджень, аналогічний табл.2. 1.

Таблиця 2.1 - Результати дослідження електронних ключових схем

Найменування досліджуваної схеми	Статичні параметри	Динаміч. параметри
	Вхідні	Вихідні	tзт10	tзт01
	Uп'	Uп”	U1	U0	Сн'	Сн”	Сн'	Сн”

Таблиця 2.2 - Таблиця варіантів

Номер варіанта	Види схем
1	Рис.2.1 і Рис. 2.4
2	Рис.2.2 і Рис.2.4
3	Рис.2.3 і Рис.2.4
4	Рис.2.1 і Рис.2.5
5	Рис.2.3 і Рис.2.6
6	Рис.2.3 і Рис.2.7
7	Рис.2.2 і Рис.2.8
8	Рис.2.4 і Рис.2.9
9	Рис.2.5 і Рис.2.1
10	Рис.2.2 і Рис.2.8

Рисунок 2.1 - Ключ на біполярному транзисторі	Рисунок 2.2 - Ключ на біполярному транзисторі з діодно - резистивним вхідним колом
Рисунок 2.3 - Ключ на біполярному транзисторі з нелінійним зворотним зв'язком	Рисунок 2.4 - Ключ на польовому транзисторі з каналом n - типу
Рисунок 2.5 - Ключ на МОН - транзисторі з n - каналом	Рисунок 2.9 - Комплементарний ключ на МОН- транзисторах із каналами різноманітних типів провідності
Рисунок 2.7 - Ключ на польовому транзисторі з каналом n -типу і нелінійним навантаженням	Рисунок 2.8 - Ключ на МОН- транзисторах із каналами n -типу і нелінійним навантаженням
Рисунок 2.6 - Перемикач струму

3. ПОРЯДОК ВИКОНАННЯ РОБОТИ

1. Зберіть на робочому столі «Electronics Workbench» принципові схеми відповідно до заданого варіанту (табл. 2.2).

Проведіть нумерацію вузлів в схемі. Для цього виконайте з меню Circuit команду Schematic Options//Show/Hide//Show nodes.

2. Проведіть моделювання передаткової функції ключової схеми, що досліджується. Для цього необхідно виконати команду Parameter Sweep з меню Analysis.

Після виконання цієї команди на робочому столі EWB з'явиться діалогове вікно установки параметрів режиму моделювання Parameter Sweep. Встановіть параметри режиму моделювання згідно даних, наведених на рис. 3.1.

При виконанні команди Simulate на робочому столі EWB з'явиться діалогове вікно Analysis Graphs/Parameter з результатами моделювання передаткової функції.

Рисунок 3.1 - Вікно встановлення параметрів моделювання

Наведіть курсор на графік, та клацніть правою кнопкою миши. В меню, що з'явиться, виконайте команду Toggle Cursors.

При виконанні цієї команди з'являться курсори, за допомогою яких виміряйте значення Uп' та Uп'' вхідних сигналів, що відповідають моменту виникнення (появи) вихідних сигналів і моменту досягнення вихідними сигналами максимальної амплітуди.

Зафіксуйте значення U₁ і U₀ вихідних сигналів. Отримані результати внести в табл. 2.1.

Приклад моделювання передаткової функції схеми, що наведена на рис. 2.1 при вказаних на рис.3.1 параметрів, приведений на рис.3.2.



Рисунок 3.2 - Результати моделювання передаткової функції

3. Активізуйте джерело вхідних сигналів і встановіть значення напруги рівним 5 В. Встановіть такі положення органів керування осцилографа: Ky обох каналів - 2 V/div; Trigger - у положення Ext; входи обох каналів - DC. Інші значення параметрів вхідних сигналів і органів керування осцилографа установіть відповідно до табл.3.3.

Отримайте на екрані осцилографа осцилограми сигналів на вході (виході джерела сигналу) і на виході схеми.

4. Переведіть зображення осцилографа в режим «Expand» і, змінюючи коефіцієнт розгортки осцилографа, виконайте вимірювання часу затримки переключення ключової схеми зі стану логічної одиниці в стан логічного нуля t_зт¹⁰, та із стану логічного нуля в стан логічної одиниці t_зт⁰¹ (рис.3.3). Внесіть отримані результати до табл.2.1.

Таблиця 3.3- Вихідні положення органів керування засобів вимірювань

Досліджувана схема	Джерело вхідних сигналів	Осцилограф
	F(Mhz)	D(%)	Kx(s/div)	External level(V)
Рис.2.1	2.0	20	0.05	0.1
Рис.2.2	2.0	25	0.05	0.1
Рис.2.3	2.0	30	0.05	0.1
Рис.2.4	1.0	20	0.5	0.1
Рис.2.5	0.1	30	1.0	0.1
Рис.2.6	30.0	50	0.01	0.1
Рис.2.7	2.0	20	0.05	0.1
Рис.2.8	5.0	30	0.2	0.1
Рис.2.9	0.5	40	0.5	0.1

Рисунок 3.3 - Осцилограма сигналів на вході ї виході ключової схеми

6. Збільште ємність навантаження на 100 % і знову виконайте вимірювання часів t_зт⁰¹ і t_зт¹⁰ вихідного сигналу. Внесіть отримані результати до табл.2.1.

4. ЗМІСТ ЗВІТУ

1. Назва та мета роботи.

2. Схеми досліджуваних ключових схем згідно варіанта.

3. Результати досліджень у вигляді табл.2.1.

4. Висновки по параметрах ключових схем різноманітних видів.

5. КОНТРОЛЬНІ ПИТАННЯ

1 В чім полягає призначення ключових схем у схемотехніці цифрових пристроїв?

2 Перерахуйте різновиди електронних ключових схем.

3. Якому значенню дорівнює напруга на виході ключової схеми на біполярному транзисторі, якщо транзистор знаходиться в режимі насичення?

4. Як впливає ємність навантаження на час переключення схеми?

5. Якими засобами можна зменшити час переключення ключових схем на біполярних транзисторах?

6. Перерахуйте статичні та динамічні параметри електронного ключа.

7. Яка зі схем ключів споживає найменшу енергію? Аргументуйте відповідь.

8. Яка зі схем ключів є найбільш споживаючою ?

9. Яка зі схем ключів є найбільш швидкодіючою ?

10. Яка зі схем ключів створює найменші завади в колі живлення?

11. Яка зі схем ключів є найбільш завадостійкою ?

ЛАБОРАТОРНА РОБОТА № 4. ЛОГІЧНІ ЕЛЕМЕНТИ

Мета роботи - вивчити елементарні булеві функції.та логічні елементи , що їх реалізують.

1. СТИСЛІ ТЕОРЕТИЧНІ ВІДОМОСТІ

1.1 Поняття алгебри логіки

Логічними змінними в булевій алгебрі називаються величини, що, незалежно від своєї фізичної сутності, можуть приймати тільки два стани - 0 і 1. Символи 0 і 1 в алгебрі логіки не мають ніякого кількісного змісту, тобто не є числами, як у двійковій арифметиці, а тільки характеризують стани кіл, елементів, подій, сигналів.

Булевою функцією f(х1,х2,х3,… хn) називають функцію, що, як і її n аргументів, може приймати тільки два значення - 0 і 1.

Булеві функції від двох аргументів подані в табл.1.1

Двомісцеві булеві функції F0…F15 і n-місцеві кон'юнкцію і диз'юнкцію називають елементарними булевими функціями.

Логічними елементами (ЛЕ) називаються функціональні елементи електронної техніки, що реалізують функції алгебри логіки так, що стан їхніх виходів однозначно визначається комбінацією вхідних сигналів. Умовні графічні позначення (УГП) деяких логічних елементів приведені на рис.1.1

Рисунок 1.1 -Умовні графічні позначення ЛЕ а- елемент І (кон'юнктор); б- елемент АБО (диз'юнктор); в- елемент НІ (інвертор); г- елемент АБО-НІ(Пірса); д- елемент І-НІ(Шеффера); е- елемент ВИЛУЧАЮЧЕ АБО(суматор по модулю 2); ж- повторювач.

Таблиця 1.1 - Булеві функції від двох аргументів

Змінні	Логічні функції
Х0	Х1	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15
0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
0	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
1	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Назва функції	Константа 0	Кон'юнкція	Заборона Х1	Повторення Х0	Заборона Х0	Повторення Х1	ВИЛУЧАЮЧЕ АБО	Диз'юнкція	Стрілка Пірса	Рівнозначність	Інверсія Х1	Імплікація від Х1 до Х0	Інверсія Х0	Імплікація від Х0 до Х1	Штрих Шеффера	Константа 1
Позначення функції	0	Х0 ^ X1	Х0 Х1	Х0	Х1 Х0	Х1	Х0 Х1	Х0 Х1	Х0 Х1	Х0 Х1	Х1	Х1 Х0	Х0	Х0 Х1	Х0 / X1	1

2. ПІДГОТОВКА ДО РОБОТИ

1. Користуючись даними методичними вказівками і рекомендованою літературою, вивчити основні поняття алгебри логіки, познайомитися з елементарними булевими функціями від двох аргументів; познайомитися з табличним і аналітичним способом завдання булевих функцій; скласти таблиці істинності для двовходових логічних елементів, заданих таблицею варіантів (табл.3.1); відповісти на контрольні питання.

2. Підготувати протокол результатів досліджень, аналогічний табл.3.2

3. ПОРЯДОК ВИКОНАННЯ РОБОТИ

1. Зберіть на робочому столі ”Electronics Workbench ” схему іспитів логічного елемента відповідно до рис.3.1 і заданого варіанта (табл.3.1).

2. Активізуйте логічний перетворювач і відчиніть його лицеву панель.

3. Для одержання на екрані логічного перетворювача таблиці істинності клацніть лівою кнопкою “миші” на верхній клавіші панелі “Conversions”.

Перенесіть таблицю до протоколу.

4. Клацніть кнопкою та отримайте аналітичний вираз для функції, що виконує ЛЕ. Внесіть його до протоколу.

5. Повторіть пункти 3.1-3.4 для кожного ЛЕ, заданого таблицею варіантів.

6. Отримані результати пред'явіть викладачеві.

Таблиця 3.1 - Таблиця варіантів

Номер варіанта	Порядкові номери ЛЕ в бункері “Logic gates”(верхній ряд, зліва направо)
1	1, 3, 6, 9
2	2, 4, 7, 10
3	1, 3, 5, 8
4	2, 4, 6, 9
5	3, 5, 7, 10
6	1, 4, 6, 8
7	2, 5, 7, 9
8	3, 6, 8, 10
9	1, 4, 7, 9
10	2, 5, 8, 10

..

Рисунок 3.1 - Схема підключення логічного елемента до логічного перетворювача

Таблиця 3.2 - Результати випробувань

Умовні графічні позначення (УГП) досліджуваних ЛЕ	Таблиці істинності	Аналітичні вирази

4. ЗМІСТ ЗВІТУ

1. Назва роботи.

2. Мета роботи.

3. Результати досліджень у вигляді табл.3.2

4. Висновки з роботи.

5. КОНТРОЛЬНІ ПИТАННЯ

1. Що розуміють під логічною змінною?

2. Приведіть приклади фізичних носіїв логічних змінних.

3. Що розуміють під логічною функцією?

4. Що дає застосування апарата алгебри логіки для опису цифрових схем?

5. Приведіть таблиці істинності для елементарних логічних операцій - кон'юнкції, диз'юнкції і заперечення.

6. Запишіть вирази для таких логічних функцій від двох аргументів: кон'юнкції; диз'юнкції; заперечення.

7. Що розуміють під логічними елементами?

8. Наведіть умовні графічні позначення кон'юнктора; диз'юнктора; інвертора; суматора по модулю 2.

ЛІТЕРАТУРА

1. Карлащук В. И. «Электронная лаборатория на IBM PC. Программа Electronics Workbench и ее применение». Салон - Р. М.: 1999. - 506 с.

1 Калабеков Б.А., Мамзелев И.А. Цифровые устройства и микропроцессорные системы. - М.: Радио и связь, 1987.- 400с.

2. Каяскас А. А. Основы радиоэлектроники: Учеб. пособие для студентов вузов по спец. «Конструирование и производство радиоаппаратуры ». - М.: Высшая школа. 1988. - 464с.

Размещено на Allbest.ru

...