Электронные вычислительные машины и системы

При явной адресации операнда в команде есть поле адреса этого операнда, в котором задается адресный код Ак. Большинство методов адресации являются явными.

При неявной адресации адресное поле в команде отсутствует, адрес операнда подразумевается кодом операции.

Метод неявной адресации операндов используется во всех процессорах. Основное его назначение - уменьшение длины команды за счет исключения части адресов. При этом методе код операции точно задает адрес операнда. Например, из команды исключается адрес приемника результата. При этом подразумевается, что результат в этой команде помещается на место второго операнда.

3.2.2 Классификация способов адресации по кратности обращения в память

Широко используются следующие методы адресации операнда с различной кратностью обращения (R) в память:

1. Непосредственная (R = 0).

2. Прямая (R = 1).

3. Косвенная (R > 2).

Непосредственная адресация операнда. При этом способе операнд располагается в адресном поле команды. Обращение к регистровой памяти (РП) или оперативной памяти (ОП) не производится. Таким образом, уменьшается время выполнения операции, сокращается объем памяти. Непосредственная адресация удобна для задания констант, длина которых меньше или равна длине адресного поля команды.

Прямая адресация операндов. При этом способе (рис. 3.3) адресации обращение за операндом в РП или ОП производится по адресному коду в поле команды, т.е. исполнительный адрес операнда совпадает с адресным кодом команды (А_и = А_к).

Рис. 3.3 Схема прямой адресаций

Обеспечивая простоту программирования, этот метод имеет существенные недостатки, так как для адресации к ячейкам памяти большой емкости (число адресов М велико) требуется «длинное» адресное поле в команде. Прямая адресация используется широко в сочетании с другими способами адресации. В частности, вся адресация к «малой» регистровой памяти ведется только с помощью прямой адресации.

Косвенная адресация операндов. При этом способе адресный код команды указывает адрес ячейки памяти, в которой находится не сам операнд, а лишь адрес операнда, называемый указателем операнда. Адресация к операнду через цепочку указателей (косвенных адресов) называется косвенной.

Адрес указателя, задаваемый программой, остается неизменным, а косвенный адрес может изменяться в процессе выполнения программы. Косвенная адресация, таким образом, обеспечивает переадресацию данных, т.е. упрощает обработку массивов и списковых структур данных, упрощает передачу параметров подпрограммам, но не обеспечивает перемещаемость программ в памяти (рис. 3.4).

Адрес указателя

Рис. 3.4 Косвенная адресация

3.2.3 Классификация по способу формирования исполнительных адресов ячеек памяти

Способы формирования адресов ячеек памяти (А_и) можно разделить на абсолютные и относительные.

Абсолютные способы формирования предполагают, что двоичный код адреса ячейки памяти - А_и может быть извлечен целиком либо из адресного поля команды (в случае прямой адресации), или из какой-либо другой ячейки (в случае косвенной адресации), никаких преобразований кода адреса не производится.

Относительные способы формирования А_и предполагают, что двоичный код адреса ячейки памяти образуется из нескольких составляющих: Б - код базы, И - код индекса, С - код смещения, используемых в сочетаниях (Б и С), (И и С), (Б, И и С). При относительной адресации применяются два способа вычисления адреса Аи:

- суммирование кодов составляющих адреса (А_и = Б + С; А_и - И + С; А_и = Б + И + С);

- совмещение (конкатенация) кодов составляющих адреса (например А_и = Б/С).

Относительная адресация

Базирование способом суммирования. В команде адресный код А_к разделяется на две составляющие: А_б - адрес регистра в регистровой памяти , в котором хранится база Б (базовый адрес); С - код смещения относительно базового адреса (рис. 3.5).

С помощью метода относительной адресации удается получить так называемый перемещаемый программный модуль, который одинаково выполняется процессором независимо от адресов, в которых он расположен. Начальный адрес программного модуля (база) загружается, при входе в модуль, в базовый регистр. Все остальные адреса программного модуля формируются через смещение относительно начального адреса (базы) модуля. Таким образом, одна и та же программа может работать с данными, расположенными в любой области памяти, без перемещения данных и без изменения текста программы только за счет изменения содержания всего одного базового регистра. Однако время выполнения каждой операции при этом возрастает.

Базирование способом совмещения составляющих. Для увеличения емкости адресной ОП без увеличения длины адресного поля команды можно использовать для формирования исполнительного адреса совмещение (конкатенацию) кодов базы и смещения (рис. 3.6).

Рис. 3.5 Схема формирования относительного адреса способом суммирования кодов базы и смещения

СМ - сумматор,

РАОП - регистр адреса ОП,

Б - база (базовый адрес),

С - смещение,

А_б - адрес регистра базы

Однако в данном случае начальные адреса массивов не могут быть реализованы произвольно, а должны иметь в младших разрядах n нулей, где n - длина поля смещения.

Индексная адресация. Для работы программ с массивами, требующими однотипных операций над элементами массива, удобно использовать индексную адресацию. Схема индексной адресации аналогична базированию путем суммирования (см. рис. 3.5).

В этом случае адрес i-гo операнда в массиве определяется как сумма начального адреса массива (задаваемого полем смещения С) и индекса И, записанного в одном из регистров РП, называемом теперь индексным регистром. Адрес индексного регистра задается в команде полем адреса индекса -- А_ин (аналогично А_б).

В каждом i-м цикле содержимое индексного регистра изменяется на величину постоянную (часто равную 1). Использование индексной адресации значительно упрощает программирование циклических алгоритмов.

Для эффективной работы при относительной адресации применяется комбинированная индексация с базированием, при которой адрес операнда вычисляется как сумма трех величин (рис. 3.7):

А_и = Б + И + С

Рис. 3.6 Схема формирования относительного адреса способом совмещения кодов базы и смещения

Рис. 3.7 Схема формирования дополнительного адреса при индексной адресации и базировании: А_ИН - адрес индексного регистра

Стековая адресация

Стековая память (стек) является эффективным элементом современных ЭВМ, реализует неявное задание адреса операнда. Хотя адрес обращения в стек отсутствует в команде, он формируется схемой управления автоматически по специальному правилу.

ЛЕКЦИЯ 4. ТИПЫ ДАННЫХ

Основными типами данных в компьютерах являются байты, слова, двойные слова и квадрослова (учетверенные слова). Каждый из представленных типов данных может начинаться с любого адреса: это означает, что слово не обязано начинаться с четного адреса; двойное слово - с адреса, кратного 4 и т.д. Таким образом, достигается максимальная гибкость структур данных и эффективность использования памяти.

Данные со знаком

На рис. 4.1 приведены 4 формата данных со знаком с фиксированной точкой. Байт (биты 0ч6 - значение, бит 7 - знак), двойное слово (биты 0ч30 - значение, бит 31 - знак) и так далее.

Рис. 4.1 Данные со знаком

Данные без знака

На рис. 4.2 приведены 3 формата данных без знака с фиксированной точкой. Диапазон представления целых чисел: от -2^-64 до 2⁶⁴.

Рис. 4.2 Данные без знака

Данные в формате с плавающей точкой

Формат включает три поля: знака, мантиссы и порядка (рис. 4.3.). Поле мантиссы содержит значащие биты числа, а поле порядка содержит степень 2 и определяет масштабирующий множитель для мантиссы. Поддерживаются блоком FPU.

Диапазон представления:

нормализованных чисел с одинарной точностью: от ±2.9*10^-38 до ±1.7*10³⁸;

нормализованных чисел с двойной точностью: от ±2,23*10^-308 до ±1,79*10³⁰⁸;

нормализованных чисел с расширенной точностью: от ±3,37*10⁴⁹³² до ±1,18*10⁴⁹³².

Рис. 4.3 Форматы данных с плавающей точкой

Двоично-десятичные данные

Неупакованное BCD - одна цифра (биты 0ч3 - цифра, остальные - игнорируются). Упакованное BCD - две цифры (по 4 бита на цифру). 80-разрядное упакованное BCD в блоке FPU (биты 0ч71 - цифры, остальное игнорируется) см. рис. 4.4.

Данные типа строка

Строка представляет собой непрерывную последовательность бит, байт, слов или двойных слов (рис. 4.5).

Строка бит может быть длиной до 1 Гбита, а длина остальных строк может составлять от 1 байта до 4 Гбайтов. Поддерживается АЛУ.

Рис. 4.4 Форматы двоично-десятичных данных

Рис. 4.5 Данные типа строка

Символьные данные

Поддерживаются строки символов в коде ASCII и арифметические операции (сложение, умножение) над ними (рис. 4.6). На каждый символ ASCII отводится по восемь бит. Поддержка осуществляется блоком АЛУ.

Рис. 4.6 Символьные данные

Данные типа указатель

Указатель содержит величину, которая определяет адрес фрагмента данных. Поддерживается два типа указателей, приведенных на рис. 4.7.

Рис. 4.7 Структура описания данных: а) с теговой организацией памяти; б) дескриптор данных

длинный указатель (дальний) - смещение (32 разряда) + селектор (16 разрядов);

короткий указатель (ближний) - смещение (32 разряда).

Дальний указатель применяется в том случае, когда программа передает управление в другой сегмент памяти. Такой указатель с помощь селектора определяет новый сегмент и 32-битное смещение внутри этого сегмента. Ближний указатель - это 32-битное смещение, то есть расстояние в байтах от базы того сегмента, в котором находится нужный операнд.

Теги и дескрипторы. Самоопределяемые данные

Одним из эффективных средств совершенствования архитектуры современных ЭВМ является теговая организация памяти, при которой каждое хранящееся в памяти (или регистре) слово снабжается указателем - тегом (рис. 4.8,а).

Тег определяет тип данных - целое двоичное число, число с плавающей точкой, десятичное число, адрес, строка символов, дескриптор и т.д. В поле тега обычно указывается не только тип, но и длина (формат) и некоторые другие его параметры. Теги формируются компилятором.

Наличие тегов придает хранящимся в машине данным свойство самоопределяемости, вносящее принципиальные особенности в архитектуру и функционирование ЭВМ.

В обычных ЭВМ, соответствующих классической модели фон Неймана, тип данных - операндов и их формат задаются кодом операции команды, а в ряде случаев размер (формат) определяется следующими полями команды.

Теговая организация памяти, напротив, позволяет достигнуть инвариантности команд относительно типов и форматов операндов, что приводит к значительному сокращению набора команды машины.

Другие преимущества теговой организации памяти ЭВМ:

Ё упрощается и делается более регулярной структура процессора;

Ё облегчается работа программиста, в том числе при отладке программ;

Ё упрощаются компиляторы и сокращаются временные затраты на компиляцию (так как отпадает необходимость выбора типа команды в зависимости от типов данных);

Ё облегчается обнаружение ошибок, связанных с некорректным заданием типа данных (например, при попытке сложить адрес с числом с плавающей точкой);

Ё теговая организация памяти способствует реализации принципа независимости программ от данных;

Ё использование тегов приводит к экономии памяти, так как в программах обычных машин имеется большая информационная избыточность на задание типов и размеров операндов при их использовании несколькими командами.

Недостатки теговой организации памяти - некоторое замедление работы процессора из-за того, что установление соответствия типа команды типу данных, в обычных ЭВМ выполняемое на этапе компиляции, при использовании тегов переносится на этап выполнения программы.

В архитектуре некоторых ЭВМ используются дескрипторы - служебные слова, содержащие описание массивов данных и команд, причем дескрипторы могут употребляться как в машинах с теговой организацией памяти, так и без тегов. Дескриптор содержит сведения о размере массива данных, его местоположении (в ОП или внешней памяти), адресе начала массива, типе данных, режиме защиты данных (например, запрет записи в ячейки массива) и некоторых других параметрах данных. Отметим, что задание в дескрипторе размера массива позволяет контролировать выход за границу массива при индексации его элементов. На рис. 4.8 в качестве примера представлен один из видов дескрипторов - дескриптор данных.

Дескриптор содержит специфический тег - ТДс, указывающий, что данное слово является дескриптором определенного вида; Ук - группа указателей; А - адрес начала массива данных; L - длина массива; X - индекс.

Использование в архитектуре ЭВМ дескрипторов подразумевает, что обращение к информации в памяти производится через дескрипторы, которые при этом можно рассматривать как дальнейшее развитие аппарата косвенной адресации.

Рис. 4.8 Описание двумерного массива данных древовидной структурой дескрипторов: ТДс и ТДн - теги дескрипторов и данных

Адресация информации в памяти может осуществляться с помощью цепочки дескрипторов, при этом реализуется многоступенчатая косвенная адресация. То есть адресная часть дескриптора содержит адрес начала массива других дескрипторов, в адресной части каждого из которых содержится в свою очередь, адрес начала массива дескрипторов данных.

ЛЕКЦИЯ 5. ПРОЦЕССОРЫ. ЦЕНТРАЛЬНЫЙ ПРОЦЕССОР

В области вычислительной техники различают процессоры:

Ё центральные;

Ё специализированные;

Ё ввода/вывода; передачи данных;

Ё коммуникационные.

Центральный процессор (ЦП) - это основное устройство ЭВМ, осуществляющее обработку данных и выполняющее функции управления системой (инициирование ввода/вывода, управление доступом к основной памяти, обработку сигналов, поступающих от различных внешних устройств и от внутренних устройств ЭВМ и др.).

5.1 Логическая структура ЦП

Организация центрального процессора (ЦП) определяется архитектурой и принципами работы ЭВМ (состав и форматы команд, представление чисел, способы адресации, общая организация машины и её основные элементы), а также технико-экономическими показателями.

Рис. 5.1 Логическая структура ЦП

Логическую структуру ЦП представляет ряд функциональных средств (см. рис. 5.1):

Ё средства обработки;

Ё средства управления системой и программами;

Ё локальная память;

Ё средства управления вводом/выводом и памятью;

Ё системные средства.

Средства обработки обеспечивают выполнение операций с числами с фиксированной точкой, с числами с плавающей точкой, с десятичными данными и с полями переменной длины.

Локальная память состоит из регистров общего назначения, регистров с плавающей точкой, а также управляющих регистров.

Средства управления памятью подразделяются на средства управления доступом к ОП, средства предварительной выборки команд и данных, буферную память и средства защиты памяти.

Средства управления вводом/выводом обеспечивают приоритетный доступ программ к периферийным устройствам через каналы ввода/вывода (или контроллеры).

К системным средствам относятся средства службы времени: часы астрономического времени, таймер, коммутатор и т. д.

Существует обязательный минимальный (стандартный) набор функциональных средств для каждого типа центрального процессора. Он включает в себя:

a) регистры общего назначения;

b) средства выполнения стандартного набора операций;

c) средства управления вычислительным процессом.

Конкретная реализация ЦП может различаться составом средств, способом их реализации, техническими параметрами.

5.2 Структурная схема процессора

Структурная схема ЦП изображена на рисунке 5.2.

Все функциональные средства по своей структуре разбиваются на следующие устройства:

Ё Центральное устройство управления;

Ё Арифметико-логическое устройство;

Ё Устройство управления памятью;

Ё Сверхоперативное запоминающее устройство;

Ё Устройство предварительной выборки команд и данных;

Ё Интерфейс магистрали.

Центральное устройство управления (ЦУУ) включает дешифратор команд, блок управления и блок прерываний.

Рис. 5.2 Структурная схема процессора

Дешифратор команд дешифрирует (декодирует) команды, которые поступают из блока предварительной выборки.

Блок управления (БУ) формирует последовательности управляющих сигналов, которые поступают на все блоки процессора, обеспечивающие выполнение текущей команды и переход к выполнению следующей.

Блок прерывания обеспечивает реакцию ЭВМ на запросы прерываний от различных источников (устройств) внутри и вне ЦП.

Арифметико-логическое устройство (АЛУ) выполняет все арифметические и логические операции ЭВМ. В состав устройства входят:

- сумматоры,

- буферные и рабочие регистры,

- специализированные аппаратные средства (блок ускоренного умножения),

- собственный блок управления (иногда).

Во многих современных процессорах операции с плавающей точкой выполняются в отдельном блоке, который имеет собственные регистры данных, регистры управления и работает параллельно с блоком операций с фиксированной точкой.

Сверхоперативное запоминающее устройство (СОЗУ) - (регистровый файл) содержит регистры общего назначения, в которых хранятся данные и адреса.

Устройство предвыборки команд и данных включает блок предвыборки команд и внутреннюю кэш-память процессора (кэш первого уровня).

Блок предвыборки команд осуществляет формирование очереди команд, причем выборка из памяти осуществляется в промежутках между магистральными циклами команд.

Во внутренней кэш-памяти осуществляется буферизация часто используемых команд и данных. Благодаря этому существенно повышается производительность процессора, сокращается число обращений к ОП.

Устройство управления памятью (диспетчер памяти) предназначено для сопряжения ЦП и подсистемы ввода/вывода с ОП. Оно состоит из блока сегментации и блока страничной адресации, осуществляющих двухступенчатое формирование физического адреса ячейки памяти: сначала в пределах сегмента, а затем в пределах страницы.

Наличие двух этих блоков, их параллельное функционирование обеспечивают максимальную гибкость проектируемой системы.

Сегментация полезна для организации памяти локальных модулей и является инструментом программиста, в то время как страницы позволяют системному программисту эффективно использовать физическую память ЭВМ.

Интерфейс магистрали реализует протоколы обмена (связь по определенным правилам) ЦП с памятью, каналами (контроллерами) ввода/вывода и другими активными устройствами системы ЭВМ. Обмен осуществляется с помощью шин данных, адреса и управления.

В современных суперскалярных процессорах может использоваться от 2 до 6 параллельно работающих исполнительных устройств. Это могут быть:

Ё несколько целочисленных устройств;

Ё устройство плавающей точки (блок FPU);

Ё устройство выполнения переходов;

Ё устройство загрузки/записи.

Устройство выполнения переходов обрабатывает команды условных переходов. Если условия перехода доступны, то решение о направлении перехода принимается немедленно, в противном случае выполнение последующих команд продолжается по предположению (спекулятивно).

Пересылки данных между кэш-памятью данных, с одной стороны, и регистрами общего назначения и регистрами плавающей точки, с другой, обрабатываются устройством загрузки/записи.

5.3 Характеристики процессора

Говоря о внутренней архитектуре процессора, не следует забывать и о его характеристиках, главная из которых - производительность, то есть число итераций, выполняемых за одну секунду. Производительность, в свою очередь, характеризуется радом параметров:

Ё степенью интеграции;

Ё внутренней и внешней разрядностью обработки данных;

Ё тактовой частотой;

Ё памятью, к которой может адресоваться процессор;

Ё объемом и устройством кэш-памяти.

Степень интеграции процессора - число транзисторов, которые могут уместиться на микросхеме.

Внутренняя разрядность данных - количество бит, которое процессор может обрабатывать одновременно. Особенно важна эта характеристика для арифметических команд, выполняемых внутри ЦП.

Внешняя разрядность данных - разрядность системной шины. Тактовая частота современных процессоров превышает 300 МГц, тактовая частота системной шины составляет лишь 66 МГц. В самых последних моделях материнских плат - порядка 100 и 133 МГц, поэтому разрядность системной шины важна для эффективной работы ЦП.

Тактовая частота - количество циклов (или машинных тактов) в секунду, вырабатываемых генератором тактовых сигналов. Современные персональные компьютеры имеют несколько тактовых генераторов, работающих синхронно на различных частотах. Говоря о тактовой частоте системы, имеют в виду тактовую частоту системной шины.

Таблица 5.1

Характеристики различных процессоров

Ширина ША, или количество ячеек памяти, к которым может адресоваться процессор.

Ширина ШД, или количество бит данных, которые могут быть одновременно переданы по ШД.

5.4 Регистровые структуры центрального процессора

Набор регистров и их структуры рассмотрим на примере процессоров Intel с CISC-архитектурой. Можно выделить следующие группы регистров:

1. Основные функциональные регистры (используются при выполнении прикладных программ):

- регистры общего назначения (РОН);

- указатель команд;

- регистр флагов;

- регистры сегментов.

2. Регистры процессора (FPU) обработки чисел с плавающей точкой (используются при выполнении прикладных программ):

- регистры данных;

- регистр тегов;

- регистр состояния;

- регистр указателей команд и данных FPU;

- регистр управления FPU.

3. Системные регистры (используются при выполнении системных программ):

- регистры управления микропроцессора;

- регистры системных адресов.

4. Регистры отладки и тестирования (используются при отладке и тестировании).

Все 16-разрядные регистры микропроцессоров 8086, 80186, 80286 входят в состав набора 32-разрядных регистров.

5.4.1 Основные функциональные регистры

Содержимое этих регистров определяется текущей задачей, т.е. в эти регистры автоматически загружается новое значение при переключении задач.

Регистры общего назначения. Восемь 32-разрядных регистров предназначены для хранения данных и адресов. Они поддерживают работу с данными разрядностью 1,8, 16, 32 и 64 бита, битовыми полями длиной от 1 до 32 бит и адресами размером 16 и 32 бита. Младшие 16 разрядов этих регистров (рис. 5.3) доступны отдельно при использовании соответствующего имени, например регистр ЕАХ (имя АХ для 16 разрядов).

Рис. 5.3 Структура регистра общего назначения ЕАХ

При операциях с байтами можно отдельно обращаться к младшему байту (разряды 0 - 7) и старшему байту (8 - 15) по именам AL и АН. Доступ к отдельным байтам обеспечивает дополнительную гибкость при операциях с данными.

Регистры сегментов и дескрипторы сегментов. Шесть 16-разрядных сегментных регистров (CS, SS, DS, ES, FS, GS) содержат значения селекторов сегментов, указывающих на текущие адресуемые сегменты памяти. С каждым из них связан программно-недоступный регистр дескриптора сегмента (рис. 5.4).

В защищенном режиме каждый сегмент может иметь размер от 1 байта до 4 Гбайт, в режиме реальных адресов максимальный размер сегмента составляет 64 Кбайта.

Селектор в CS обеспечивает обращение к текущему сегменту команд, селектор в SS -- к текущему сегменту стека, селекторы в DS, ES, FS, GS -- к текущим сегментам данных. Каждый регистр дескриптора содержит 32-разрядный размер сегмента и другие необходимые атрибуты.

Когда в регистр сегмента загружается новое значение селектора, содержимое соответствующего регистра дескриптора автоматически корректируется. В реальном режиме базовый адрес сегмента получается путем сдвига значения селектора на 4 разряда влево (20 разрядов), максимальный размер и атрибуты сегмента в реальном режиме имеют фиксированные значения.

Рис. 5.4 Регистры сегментов и соответствующие регистры дескрипторов

Указатель команд. Указатель команд (рис. 5.5) представляет собой 32-разрядный регистр с именем EIP, содержимое которого используется в качестве смещения при определении адреса следующей выполняемой команды. Смещение задается относительно базового адреса сегмента команд CS. Младшие 16 бит (0-15) содержат 16-разрядный указатель команд с именем IP, который используется при 16-разрядной адресации.

Рис. 5.5 Структура регистра указателя команд

Указатель команд непосредственно программисту недоступен. Его содержимое изменяется при выполнении команд передачи управления и прерываний.

Регистр флагов является 32-разрядным, имеет имя EFLAGS. Его разряды содержат признаки результата выполнения команды, управляют обработкой прерываний, последовательностью вызываемых задач, вводом/выводом и рядом других процедур.

5.4.2 Регистры процессора обработки чисел с плавающей точкой

Набор регистров, входящих в блок (FPU), изображен на рис. 5.6.

Рис. 5.6 Регистры блока FPU

Регистр тегов FPU содержит 16-разрядное слово, включающее восемь двухбитовых тегов. Каждый тег (признак) характеризует содержимое одного из регистров данных.

Тег определяет, является ли регистр пустым (незаполненным) - код 11 или в него введено конечное число -- 00 (достоверное значение), или нуль -01, неопределенное значение (бесконечность) -- 10 (нет числа и неподдерживаемый формат). Слово тегов позволяет оптимизировать функционирование FPU посредством идентификации пустых и непустых регистров данных, проверить содержимое регистра без сложного декодирования хранящихся в нем данных.

5.4.3 Системные регистры

Системные регистры управляют функционированием микропроцессора в целом и режимами работы отдельных внутренних блоков: процессора с плавающей точкой, кэш-памятью, диспетчера памяти.

5.4.4 Регистры отладки и тестирования

Микропроцессор i486, например, имеет одиннадцать регистров отладки и тестирования (все они 32-разрядные). Из них 6 программно-доступных регистров (DRO -- DR3, DR6, DR7) поддерживают процесс отладки программ. Пять программно-доступных регистров (TR3 -- TR7) поддерживают тестирование внутренних блоков: TR3 -- TR5 используются для проверки кэш памяти; TR6, TR7 -- для тестирования механизма быстрого формирования адресов страниц.

5.5 Назначение и классификация ЦУУ

Центральное устройство управления -- это комплекс средств автоматического управления процессом передачи и обработки информации. ЦУУ вырабатывает управляющие сигналы (УС), необходимые для выполнения всех операций, предусмотренных системой команд, а также координирует работу всех узлов и блоков ЭВМ. В связи с этим можно считать ЦУУ преобразователем первичной командной информации, представленной программой решения задачи, во вторичную командную информацию, представляемую управляющими сигналами.

В общем случае ЦУУ формирует управляющие сигналы для реализации следующих функций:

Ё выборки из памяти кода очередной команды;

Ё расшифровки кода операции и признаков выбранной команды;

Ё выборки операндов и выполнения машинной операции;

Ё обеспечения прерываний при выполнении команд;

Ё формирования адреса следующей команды;

Ё учета состояний других устройств машины;

Ё инициализации работы контроллеров (каналов) ввода-вывода;

Ё организации контроля работоспособности ЭВМ.

К основным характеристикам ЦУУ следует отнести:

- принцип формирования и развертывания временной последовательности управляющих сигналов;

- способ построения цикла работы ЦУУ и ЭВМ в целом;

- общая организация управления ЭВМ;

- способ синхронизации узлов и блоков ЭВМ.

По принципу формирования и развертывания временной последовательности УС различают ЦУУ:

Ё аппаратного (схемного) типа, выполненным в виде управляющего автомата с жесткой логикой, в котором функции переходов и выходов реализуются набором логических элементов, а требуемое количество состояний автомата задается множеством запоминающих элементов;

Ё микропрограммного типа, в которых блок управления реализован как блок микропрограммного управления.

По способу построения рабочего цикла различают ЦУУ:

Ё с прямым циклом,

На первом этапе производится выборка из памяти команды, а затем следуют этапы выполнения машинной операции.

Ё с обращенным циклом,

В первую очередь выдаются управляющие сигналы для выполнения машинной операции по коду команды, поступившей в ЦУУ на предыдущем цикле (предвыборка команд), а затем из памяти выбирается код команды, которая будет исполняться в следующем цикле.

Ё с совмещением во времени циклов выполнения нескольких команд (конвейером команд).

По способу синхронизации работы ЭВМ в зависимости от числа тактов в цикле выполнения команды различают ЦУУ:

Ё с постоянным числом тактов;

Ё с переменным числом тактов.

В микропрограмме рабочего цикла выделяют общую и специальную части. К общей части относятся микрокоманды, исполняемые в цикле любой команды: выборка команды, анализ запросов на прерывание, формирование адреса следующей команды, анализ состояния процессора. Эти микрокоманды выполняются за постоянное число тактов.

К специальной части относятся микрокоманды, по которым вырабатываются управляющие сигналы в зависимости от содержания операционной части исполняемой команды. В этом случае количество тактов будет переменным для различных команд. В современных ЭВМ с различной структурой используемых команд, число тактов зависит от формата выбираемой команды, структуры ее адресной части и длины операндов.

По общей организации управление может быть:

Ё централизованным

Блок управления ЦУУ вырабатывает все УС микроопераций для всех команд, выполняемых процессором;

Ё смешанным

Применяются в процессорах, операционные и другие устройства которых имеют собственные узлы местного управления. Тогда блок управления ЦУУ, помимо сигналов микроопераций, вырабатывает так же сигналы для блоков местного управления;

По принципу организации циклов различают ЦУУ:

Ё синхронного типа, в которых время цикла может быть постоянным или переменным;

Ё асинхронного типа, в которых продолжительность цикла определяется фактическими затратами времени на выполнение каждой операции. В этом случае необходимо вырабатывать сигналы об окончании операции;

Ё смешанного типа, где частично реализуются оба предыдущих принципа организации циклов.

ЛЕКЦИЯ 6. УСТРОЙСТВА УПРАВЛЕНИЯ ЦП

6.1 ЦУУ с жесткой логикой