Система управления сбором и обработкой информации на базе приемно-передающего оборудования

Размещено на http://www.allbest.ru/

Федеральное агентство по образованию

ГОУ ВПО Кубанский государственный технологический университет

(КубГТУ)

Кафедра Систем управления и технологических комплексов

Факультет Машиностроения и автосервиса

Пояснительная записка

к курсовому проекту

по дисциплине: Компьютерные системы управления

на тему: Система управления сбором и обработкой информации на базе приемно-передающего оборудования

РЕФЕРАТ

Работа содержит 46 с., 16 рис., 1 табл., 3 источника информации.

Целью данного курсового проекта является выполнение аппаратной и программной части системы управления сбором и обработкой информации на базе приемно-передающего оборудования RT 4x4.

Ключевые слова: схемы автоматизации, технологический объект, соединение антенны и передатчика, высокочастотные сигналы, микроконтроллер, программное управление.

Введение

Антенные коммутационные матрицы RT-4x4 с емкостью 4х4 являются профессиональными изделиями, позволяющими локально или дистанционно осуществлять переключение коаксиальных линий сопротивлением 50 Ом в любой комбинации для того, чтобы соединить любой из подключенных передатчиков к любой из антенн системы.

Матрицы идеально подходят для использования с передатчиками мощностью до 1,5 кВт и антеннами, имеющими уровень коэффициента стоячей воды 3:1. Цикл работы на передачу составляет 100%.

Конструкция матрицы делает невозможным подключение передатчика более чем к одной антенне или подключение нескольких передатчиков к одной антенне.

Процесс коммутации полностью исключает кросс коммутации передатчиков и антенн между собой. При завершении процесса коммутации производится повторный контроль маршрутов коммутации для предотвращения ошибок подключения передатчиков и антенн.

Данное оборудование может входить в состав радиоцентров, работающих в условиях повышенного риска повреждения антенн или передатчиков, а также при использовании антенн со специально сформированной диаграммой направленности.

Состав матрицы:

- высокочастотный блок коммутации;

- блок питания DR-30-24;

- сервер коммуникации по локальной сети;

- контроллер управления;

- размеpы В х Ш х Д: 600 х 600 х 250 мм;

- напряжение питания: 100...240 VAC (кратковременно 80... 264 VAC;

- потребляемая мощность: 20 Вт.

1. Описание приёмно-передающего оборудования: антенная коммутационная матрица RT 4?4

Рисунок 1 - Габаритные размеры корпуса

Корпус матрицы предназначен для крепления на вертикальную поверхность. Допускается как установка на стене, так и внутри промышленных стоек. Для закрепления корпуса матрицы на стене имеются отверстия внутри корпуса. При помощи соответствующего инструмента необходимо просверлить 4 отверстия в стене и установить в них закладные дюбеля. Приложив корпус матрицы к отверстиям, необходимо надежно прикрутить винты. Для удобства крепления на верхней части матрицы имеется накладные уключины, на которые легко повесить корпус матрицы перед ее окончательным закреплением. Корпус матрицы может быть установлен в месте, которое допускает легкий доступ к подключаемым кабелям и не затрудняет открытие двери шкафа. При закреплении на вертикальную поверхность необходимо, чтобы соединительные кабели находились на минимальном расстоянии 100 мм от вертикальной поверхности, на которую крепится корпус. Рекомендуемое расстояние от пола - от 700 до 1000 мм.

Крепежные болты должны быть надежно закреплены в несущей поверхности. Кроме того, место установки матрицы должно быть защищено от попадания воды, дождя или конденсации влаги.

Не рекомендуется устанавливать корпус матрицы в непосредственной близости от передатчиков. Матрица должна находиться на максимально допустимом по планировке расстоянии между передатчиками и антеннами. Минимальное расстояние до ближайшего передатчика - не менее 3 метров.

Прокладка высокочастотных кабелей передатчиков, высокочастотных кабелей антенн, кабелей питающих напряжений вместе с кабелями блокировки передатчиков, кабеля локальной сети должна осуществляться раздельно для каждой из указанных групп. Минимальное расстояние между каждой из кабельных трасс указанных групп - 200 мм. Более близкое расположение указанных групп кабелей допускается на вертикальном отрезке от пола до непосредственного ввода в корпус матрицы и внутри корпуса матрицы.

матрица алгоритм микроконтроллер адресный

2. Алгоритм функционирования технологического объекта

Рисунок 2 - Функциональная схема высокочастотного блока

На рис. 2 приведена схема функционирования высокочастотного блока (в составе коммутационной матрицы), состоящего из 16 высокочастотных реле (LS1...LS16). Каждое высокочастотное реле имеет четыре коаксиальных входа, обеспечивающих коммутацию двух пар этих входов между собой (обозначенных J1-J4 условным графическим обозначении в схеме).

Для графического обозначения в схеме это означает осуществление высокочастотного соединения горизонтально и вертикально расположенных пар высокочастотных разъемов реле в зависимости от поданного на обмоткy реле напряжения.

Кроме того, в каждом из реле имеются так называемые информационные контакты (обозначенные номерами 5, б, 7 в схеме) - указывающие в каком положении находится реле в текущий момент времени. Сигнал на информационном выходе RET_xi от реле становится активным (равным напряжению питания реле), если на обмотку реле подано напряжение. Это позволит схеме управления реле иметь информацию от непосредственно высокочастотного блока o фактическом состоянии реле. Номинальное напряжение питания обмоток реле - от 24...32 B (в диапазоне температур -25°...+65°С).

При нормальных климатических условиях диапазон срабатывания коммутируемых сигналов без нарушения функциональной целостности реле -20...36 B. Срабатывание реле (соединение горизонтально расположенных пар входов) происходит при коммутации на «землю» второго контакта обмотки реле (АО..АЗ, ВО..ВЗ, СО.. СЗ и DO ... D3 соответственно).

Схема соединения информационных и коммутирующих входов высокочастотных реле сделана таким образом, что даже при наличии более двух активных контактов обмоток реле в столбце матрицы, сработает только реле, которое по схеме расположено «ниже».

Кроме того, если ни одно реле в «столбце» не активно, в цепи [Colum i], соответствующей этому столбцу, появится напряжение питания обмоток реле. Это позволяет иметь информацию о «пустом» состоянии столбца матрицы коммутации - то есть о том, что передатчик отключен от антенны. Если матрица при этом не снабжена опцией эквивалента нагрузки, передатчик должен блокироваться для выхода в эфир, поскольку его цепи не будут иметь нагрузки в этом состоянии.

Обмотки реле управляются сигналами, показанными на рис. 3.



Рисунок 3 - Функциональная схема управления

Структура указанной схемы регулярная и состоит из 4-х групп, управляющих столбцами матрицы коммутаций высокочастотных реле. Контроллер управления матрицы может поддерживать коммутацию 4-х «столбцов» и «строк» матрицы реле. Рассмотрим способ формирования сигналов управления реле матрицы коммутаций на примере одной из указанных выше четырех групп.

На обмотки высокочастотного реле поступает активный сигнал «срабатывания» при «нулевом» выходе схем типа «открытый коллектор» на микросхеме U19. Один из входов этого элемента ([SET_oA0], [SET_oB0], [SET_оС0], [SET_oD0]) становится активным (напряжение высокого уровня) при выборе с помощью сигнала [CS colum0] шинного формирователя U18. Активным сигнал [CS colum0] становится при высоком уровне сигнала [РТТ_Тх0] от схемы управления. Указанный активный уровень сигнала может быть аппаратно заблокирован сигналом [RF_Тх0], также поступающим от схемы управления и индицирующим наличие высокого напряжения на выходе соответствующего передатчика. .

После формирования сигнала срабатывания реле замыкается информационный контакт, ему соответствующий. На сигнале «информационного» возврата (RETx0) появиться напряжение питания обмотки реле. При этом потечет ток через те резисторы RN1 и RN3, которые соответствуют сработавшему реле.

Таким образом, обеспечивается засветка одного из светодиодов (D14...D21. D24...D31) и самоблокировка реле, которая будет продолжаться после снятия активного сигнала [РТТ_Тх_0] и перевода шинного формирователя U18 в третье состояние. На все время, пока сигнал выбора [CS_colum0] активен, активным является сигнал nBreak0, поступающий на схему блокировки передатчика, собранного на реле LS19 и далее на выходной разъем J14, который должен быть в конечном итоге подключен к входу блокировки передатчика.

Сигнал nBreak0 также становится активным (вне зависимости от сигнала [РТТ_Тх_0]) , если активен сигнал [Colum0] и замкнута перемычка J12. Другими словами, если передатчик не подключен ни к одной из антенн и в матрице отсутствует опция подключения к эквиваленту нагрузки.

Остальные группы управления столбцами матрицы коммутации - аналогичны по работе рассмотренной.

На рис. 4 приведена схема, обеспечивающая управление матрицей со стороны локальной панели и программы верхнего уровня. Схема собрана на элементах IC1 и IC2.

Контроллер на микросхеме IC1 обменивается с программой верхнего уровня через серийный интерфейс (микросхемы IC3 и IC4 - разъем J7). На выходах этого контроллера формируются активные сигналы [PTT_Txi] и [РTT_antj], в зависимости от поступивших команд коммутации. Эти сигналы фактически соединены по схеме «или» с сигналами от кнопок выбора передатчика и антенн (SW1 ... SW8).



Рисунок 4 - Электрическая схема управления

После «объединения» этих сигналов с сигналами кнопок, они поступают на входы программной логической матрицы (IC2), которая исключает запрещенные комбинации нажатых кнопок или управляющих сигналов на матрицу (например - «нажатие» одновременно двух кнопок передатчиков, антенн, «нажатие» кнопок антенны, если она уже подключена к другому передатчику.

Сформированные допустимые комбинации выбора коммутации строк и столбцов матрицы формируются на выходах \SET_Ai..\SET_Di микросхемы IC2. Далее эти сигналы поступают на вход шинных формирователей (U18, U29), работа которых была рассмотрена выше.

На рисунке 4 также изображена схема детектирования высокочастотного сигнала c выхода передатчиков. Чувствительным элементом является высокочастотный трансформатор, установленный на оплетку высокочастотного коаксиального кабеля на входе в матрицу. Сигнал от этого трансформатора по витой паре поступает на разъемы J2…J6. Схемы каждого из каналов измерения высокочастотного сигнала аналогичны, поэтому рассмотрим работу на примере одной из них.

Сигнал c разъема J2 через ограничивающие диоды D2, D37 поступает на вход первого каскада операционного усилителя U2. Коэффициент усиления фиксируется отношением величин резисторов R3/R6. B связи c тем, что данный операционный усилитель питается однополярным питанием, на его выходе формируется «выпрямленный» и усиленный высокочастотный сигнал трансформатора. Второй каскад усилителя U2 имеет переменный коэффициент усиления, задаваемый переменным потенциометром R2.

При повороте потенциометра по часовой стрелке коэффициент усиления увеличивается, при повороте против - уменьшается. C помощью данного потенциометра осуществляется аппаратная настройка матрицы на диапазон мощностей передатчика, который может быть детектирован как опасный для осуществления коммутации при работе на передачу.

Выход второго каскада усилителя U2 через фильтрующую цепочку R7, C4 поступает на микроконтроллер для измерения, a также через резистор R5 - на схему аппаратной блокировки изменения состояния столбца матрицы (при наличии высокочастотного сигнала), собранной на схеме U1 (сигнал [RF_Тх3]). На эту же схему поступает блокирующий сигнал от контроллера [RF_sens_On3].

Настройка схемы производится следующим образом:

Настроенный передатчик и антенна в рабочем состоянии коммутируются c помощью матрицы друг на друга. При этом необходимо обеспечить безусловное отсутствие выхода в эфир в момент осуществления коммутации.

Активизируется передатчик на передачу половины номинальной мощности (0,5 кВт при номинальной мощности передатчика 1 кВт) в эфир. Измеряется напряжение в точке (катод D1). Оно должно быть не менее 3 B.

B том случае, если величина напряжения в указанной точке недостаточна, плавно вращая резистор R2 по часовой стрелке, можно добиться нужной величины напряжения.

Необходимо остановить передачу в эфир, убедиться, что напряжение в точке (катод D1) стало меньше 1 B, повторить указанные выше процедуры на уровне полной выходной мощности передатчика. Работа и настройка остальных частей схемы, осуществляющих детектирование наличия мощности c выхода передатчика, аналогична описанной.

На рис. 5 приведена схема внешних подключений и питающих напряжений контроллера матрицы коммутации.

Питающие напряжения от двух источников АС/DC через диодную сборку D9 поступают на вход стабилизаторов U13, U14. Питающие напряжения схем управления высокочастотных реле и питания высокочастотных реле гальванически развязаны от схем логического управления матрицы через DC/DC конвертора LS17.

При наличии хотя бы одного из питающих напряжений, вырабатываемых блоками питания от входного переменного напряжения, выход схемы U15 [nАС_yes] становится активным (равным логическому 0). Если указанные напряжения отсутствуют, контроллер детектирует на этом сигнале логическую «1» и периодически активизируя (логическая 1) выход Buzzer управляет подачей звукового сигнала на Buzzer LS 18.



Рисунок 5 - Внешние подключения и питающие напряжения

Микросхема ключа Q1 кроме функции управления Buzzer выполняет также функции подключения аккумулятора к питанию схемы при отсутствии напряжения от источников питания переменного тока.

Аккумулятор подключается к разъему J11 схемы и через балластный резистор, подключенный к разъему J10, заряжается при наличии указанных выше питающих напряжений в кепи питания переменного тока.

На рис. 6 показаны состав и подключения компонентов системы.



Рисунок 6 - Структура подключения компонентов системы и внешних подключений

Питающие напряжения и цепи блокировки передатчика кабельными соединениями заводятся в шкаф и подключаются к клеммным колодкам.

Питающие напряжения 2208 (маркировка АС1 и АС2) желательно подключить к двум независимым источникам питания, предпочтительно из точек, к которым подключены питающие напряжения передатчиков.

Цепи блокировки передатчика (маркировка ВК1...ВК4) представляют собой «сухой контакт». В случае блокировки контакт находится в замкнутом состоянии.

Каждая из цепей блокировки гальванически развязана как от цепей матрицы коммутации, так и между собой. Нагрузочная способность указанных цепей - 1 A, напряжением до 100 В.

Цепи заземления антенн (маркировка HGND) подключаются к матрице через высокочастотные разъемы. От этих разъемов до места фактического заземления антенн указанные цепи должны быть проложены высокочастотными кабелями c фактическим подключением оплетки и центральной жилы кабеля в месте непосредственного заземления.

Цепь заземления шкафа матрицы (маркировка GND) должна быть выполнена медной шиной c сечением не менее 6 мм2. Шина от точки непосредственного заземления до точки подключения внутри шкафа должна быть изолирована от других цепей c помощью изолированного земляного кабеля. В комплекте поставки находится 3 м такого кабеля.

Кабель для подключения матрицы к локальной вычислительной сети (маркировка LAN) заводится вовнутрь корпуса матрицы и подключается к сетевому конвертору c помощью разъема типа RJ-45.

Подключение передатчиков (маркировка Тх1...Тх4) и антенн (маркировка Ant A...Ant D) осуществляется высокочастотными кабелями по правилам, специфицированным для передатчиков и антенн.

3. Разработка системы управления на базе МК ATmega128

Рисунок 7 - Упрощенная структурная схема контроллера

Функциональные блоки:

1. Тактовый генератор выполняет синхронизацию всех внутренних устройств.

2. ПЗУ - постоянное запоминающее устройство, используется для хранения программы и неизменяемых данных (констант).

3. Дешифратор команд - управляющее устройство.

4. АЛУ - арифметико-логическое устройство, выполняет арифметические (сложение, вычитание и т.д.) и логические (И, ИЛИ, НЕ, Исключающее ИЛИ) операции над числами.

5. РОН - регистры общего назначения, их АЛУ оперирует, а так же используются для временного хранения данных. Регистры РОН могут объединяться в регистровые пары:

r26 : r27 - X;

r28 : r29 - Y;

r30 : r31 - Z.

Регистровые пары используются для косвенной адресации данных в ОЗУ.

6. ОЗУ - оперативное запоминающее устройство, используется для хранения данных, массивов и стека.

7. PORTA-PORTn - порты ввода/вывода.

8. Спец. УВВ - специальные устройства ввода/вывода, контроллеры различной периферии, например СОМ-порт, иногда USB, АЦП.

Рисунок 8 - Расположение выводов у ATmega128

Описание выводов.

Port A (PA7..PA). 8-разрядный двунаправленный порт. К выводам порта могут быть подключены встроенные нагрузочные резисторы (отдельно к каждому разряду). Выходные буферы обеспечивают ток 20 мА и способность прямо управлять светодиодным индикатором. При использовании выводов порта в качестве входов и установке внешнего сигнала в низкое состояние, ток будет вытекать только при подключенных встроенных нагрузочных резисторах. Порт А при наличии внешней памяти данных используется для организации мультиплексируемой шины адреса/данных.

Port B (PB7..PB0). 8-разрядный двунаправленный порт со встроенными нагрузочными резисторами. Выходные буферы обеспечивают ток 20 мА. При использовании выводов порта в качестве входов и установке внешнего сигнала в низкое состояние, ток будет вытекать только при подключенных встроенных нагрузочных резисторах. Порт В используется также при реализации специальных функций.

Port C (PC7..PC0). Порт С является 8-разрядным выходным портом. Выходные буферы обеспечивают ток 20 мА. Порт C при наличии внешней памяти данных используется для организации шины адреса.

Port D (PD7..PD0). 8-разрядный двунаправленный порт со встроенными нагрузочными резисторами. Выходные буферы обеспечивают ток 20 мА. При использовании выводов порта в качестве входов и установке внешнего сигнала в низкое состояние, ток будет вытекать только при подключенных встроенных нагрузочных резисторах. Порт D используется также при реализации специальных функций.

Port Е (PE7..PE0). 8-разрядный двунаправленный порт со встроенными нагрузочными резисторами. Выходные буферы обеспечивают ток 20 мА. При использовании выводов порта в качестве входов и установке внешнего сигнала в низкое состояние, вытекающий через них ток обеспечивается только при подключенных встроенных нагрузочных резисторах. Порт E используется также при реализации специальных функций.

Port F (PF7..PF0). 8-разрядный входной порт. Входы порта используются также как аналоговые входы аналого-цифрового преобразователя. Выполняет функции интерфейса JTAG.

Port G (PG4..PG0). 5-разрядный двунаправленный порт со встроенными нагрузочными резисторами. Выходные буферы обеспечивают ток 20 мА. При использовании выводов порта в качестве входов и установке внешнего сигнала в низкое состояние, вытекающий через них ток обеспечивается только при подключенных встроенных нагрузочных резисторах. PG3 и PG4 - выводы генератора.

#RESET. Вход сброса. Для выполнения сброса необходимо удерживать низкий уровень на входе более 50 нс.

XTAL1, XTAL2. Вход и выход инвертирующего усилителя генератора тактовой частоты.

TOSC1, TOSC2. Вход и выход инвертирующего усилителя генератора таймера/счетчика.

#WR, #RD. Стробы записи и чтения внешней памяти данных.

ALE. Строб разрешения фиксации адреса внешней памяти. Строб ALE используется для фиксации младшего байта адреса с выводов AD0-AD7 в защелке адреса в течение первого цикла обращения. В течение второго цикла обращения выводы AD0-AD7 используются для передачи данных.

AVCC. Напряжение питания аналого-цифрового преобразователя. Вывод подсоединяется к VCC через низкочастотный фильтр.

AREF. Вход опорного напряжения для аналого-цифрового преобразователя. На этот вывод подается напряжение в диапазоне между AGND и AVCC.

AGND. Это вывод должен быть подсоединен к отдельной аналоговой земле, если она есть на плате. В ином случае вывод подсоединяется к общей земле.

#PEN. Вывод разрешения программирования через последовательный интерфейс. При удержании сигнала на этом выводе на низком уровне после включения питания, прибор переходит в режим программирования по последовательному каналу.

Vcc, GND. Напряжение питания и земля.

3.1 Функциональные характеристики микроконтроллера

Микроконтроллер ATmega128 включает следующие функциональные блоки:

- 8-разрядное арифметическо-логическое устройство ( АЛУ );

- внутреннюю флэш-память программ объемом 128 Кбайт с возможностью внутрисистемного программирования через последовательный интерфейс;

- 32 регистра общего назначения;

- внутреннюю EEPROM память данных объемом 4 Кбайт;

- внутреннее ОЗУ данных объемом 4 Кбайт;

- 6 параллельных 8-разрядных портов;

- 4 программируемых таймера-счетчика;

- 10-разрядный 8-канальный АЦП и аналоговый компаратор;

- последовательные интерфейсы UART0, UART0, TWI и SPI;

- блоки прерывания и управления (включая сторожевой таймер).

Рассмотрим подробнее отличительные особенности микроконтроллера:

- развитая RISC-архитектура, 133 мощных инструкций, большинство из которых выполняются за один машинный цикл;

- 32 8-разр. регистров общего назначения + регистры управления встроенной периферией;

- полностью статическая работа;

- производительность до 8 млн. операций в секунду при тактовой частоте 8 МГц;

- встроенное умножающее устройство выполняет умножение за 2 машинных цикла;

- энергонезависимая память программ и данных;

- износостойкость 128-ми кбайт внутрисистемно перепрограммируемой флэш-памяти: 1000 циклов запись/стирание;

- опциональный загрузочный сектор с отдельной программируемой защитой (внутрисистемное программирование встроенной загрузочной программой; гарантированная двухоперационность: возможность чтения во время записи);

- износостойкость 4 кбайт ЭСППЗУ: 100000 циклов запись/стирание;

- встроенное статическое ОЗУ емкостью 4 кбайт;

- опциональная возможность адресации внешней памяти размером до 64 кбайт;

- программируемая защита кода программы;

- интерфейс SPI для внутрисистемного программирования;

- интерфейс JTAG (совместимость со стандартом IEEE 1149.1);

- граничное сканирование в соответствии со стандартом JTAG;

- обширная поддержка функций встроенной отладки;

- программирование флэш-памяти, ЭСППЗУ, бит конфигурации и защиты через интерфейс JTAG.

Отличительные особенности периферийных устройств.

- два 8-разр. таймера-счетчика с раздельными предделителями и режимами сравнения;

- два расширенных 16-разр. таймера-счетчика с отдельными предделителями, режимами сравнения и режимами захвата;

- счетчик реального времени с отдельным генератором;

- два 8-разр. каналов ШИМ;

- 6 каналов ШИМ с программируемым разрешением от 2 до 16 разрядов;

- модулятор выходов сравнения;

- 8 мультиплексированных каналов 10-разрядного аналогово-цифрового преобразования ( 8 несимметричных каналов; 7 дифференциальных каналов;

- 2 дифференциальных канала с выборочным усилением из 1x, 10x и 200x);

- двухпроводной последовательный интерфейс, ориентированный не передачу данных в байтном формате;

- два канала программируемых последовательных УСАПП;

- последовательный интерфейс SPI с поддержкой режимов ведущий/подчиненный;

- программируемый сторожевой таймер со встроенным генератором;

- встроенный аналоговый компаратор.

Специальные возможности микроконтроллера.

- сброс при подаче питания и программируемая схема сброса при снижении напряжения питания;

- встроенный калиброванный RC-генератор;

- внешние и внутренние источники прерываний;

- шесть режимов снижения энергопотребления: холостой ход (Idle), уменьшение шумов АЦП, экономичный (Power-save), выключение (Power-down), дежурный (Standby) и расширенный дежурный (Extended Standby);

- программный выбор тактовой частоты;

- общее выключение подтягивающих резисторов на всех линиях портов ввода-вывода.

ATmega128 - маломощный 8-разрядный микроконтроллер, основанный на расширенной AVR RISC-архитектуре. За счет выполнения большинства инструкций за один машинный цикл ATmega128 достигает производительности 1 млн. операций в секунду/МГц, что позволяет оптимизировать соотношение энергопотребления и быстродействия.

3.2 Распределение адресного пространства

Различные виды памяти ATmega128: микроконтроллеры AVR имеют раздельные пространства адресов памяти программ и данных в соответствии с гарвардской архитектурой. Кроме того, ATmega128 содержит память на ЭСППЗУ для энергонезависимого хранения данных. Все три области памяти являются линейными и равномерными.

Рисунок 9 - Организация памяти программ

Высокие характеристики семейства AVR обеспечиваются следующими особенностями архитектуры:

* В качестве памяти программ используется внутренняя флэш-память. Она организована в виде массива 16-разрядных ячеек и может загружаться программатором, либо через порт SPI;

* 16-разрядные память программ и шина команд вместе с одноуровневым конвейером позволяют выполнить большинство инструкций за один такт синхрогенератора (50 нс при частоте FOSC=20 МГц);

* память данных имеет 8-разрядную организацию. Младшие 32 адреса пространства занимают регистры общего назначения, далее следуют 64 адреса регистров ввода-вывода, затем внутреннее ОЗУ данных объемом до 4096 ячеек. Возможно применение внешнего ОЗУ данных объемом до 60 Кбайт;

* внутренняя энергонезависимая память типа ЭСППЗУ объемом до 4 Кбайт представляет собой самостоятельную матрицу, обращение к которой осуществляется через специальные регистры ввода-вывода.

Рисунок 10 - Организация памяти данных

Реализовано пять различных способов адресации для охвата всей памяти: прямая, косвенная со смещением, косвенная, косвенная с предварительным декрементом и косвенная с последующим инкрементом. Регистры R26…R31 из файла регистров используются как регистры-указатели для косвенной адресации.

Прямая адресация позволяет адресоваться ко всей памяти данных.

Косвенная адресация со смещением позволяет адресовать 63 ячейки, начиная с адреса указанного в регистрах Y или Z.

При использовании инструкции косвенной адресации с предварительным декрементом и последующим инкрементом значения адресных регистров X, Y и Z, соответственно декрементируются до или инкрементируются после выполнения инструкции.



Рисунок 11 - Регистры общего назначения микроконтроллера ATmega128

32 регистра общего назначения (РОН) включены в сквозное адресное пространство ОЗУ данных и занимают младшие адреса. Хотя физически регистры выделены из памяти данных, такая организация обеспечивает гибкость в работе. Регистры общего назначения прямо связаны с АЛУ. Каждый из регистров способен работать как аккумулятор. Большинство команд выполняются за один такт, при этом из регистров файла могут быть выбраны два операнда, выполнена операция и результат возвращен в регистровый файл. Старшие шесть регистров могут использоваться как три 16-разрядных регистра, и выполнять роль, например, указателей при косвенной адресации.

Следующие 64 адреса за регистрами общего назначения занимают регистры ввода-вывода (регистры управления/состояния и данных). В этой области сгруппированы все регистры данных, управления и статуса внутренних программируемых блоков ввода-вывода. При использовании команд IN и OUT используются адреса ввода-вывода с $00 по $3F. Но к регистрам ввода-вывода можно обращаться и как к ячейкам внутреннего ОЗУ. При этом к непосредственному адресу ввода-вывода прибавляется $20. Адрес регистра как ячейки ОЗУ приводится далее в круглых скобках. Регистры ввода-вывода с $00 ($20) по $1F ($3F) имеют программно доступные биты. Обращение к ним осуществляется командами SBI и CBI, а проверка состояния - командами SBIS и SBIC. В таблице 1 приведен список регистров ввода-вывода.

Таблица 1 - Регистры ввода-вывода ATmega128

Название	Функция
PORTG	Регистр данных порта G
DDRG	Регистр направления данных порта G
PING	Выводы порта G
PORTF	Регистр данных порта F
DDRF	Регистр направления данных порта F
SREG	Регистр состояния
SPH	Указатель стека, старший байт
SPL	Указатель стека, младший байт
TIMSK	Регистр маски прерываний от таймеров/счетчиков
TIFR	Регистр флагов прерываний от таймеров/счетчиков
MCUCR	Регистр управления микроконтроллером
MCUCSR	Регистр управления и состояния микроконтроллера
TCCR0	Регистр управления таймером/счетчиком Т0
TCNT0	Счетный регистр таймера/счетчика Т0
OCR0	Регистр совпадения таймера/счетчика Т0
ASSR	Регистр состояния асинхронного режима
TCCR1A	Регистр управления А таймера/счетчика Т1
PORTA	Регистр данных порта А
DDRA	Регистр направления данных порта А
PINA	Выводы порта А
PORTB	Регистр данных порта В
DDRB	Регистр направления данных порта В
PINB	Выводы порта В
PORTC	Регистр данных порта С
DDRC	Регистр направления данных порта С
PINC	Выводы порта С
PORTD	Регистр данных порта D
DDRD	Регистр направления данных порта D
PIND	Выводы порта D
SPDR	Регистр данных SPI
SPSR	Регистр состояния SPI
SPCR	Регистр управления SPI
ACSR	Регистр управления и состояния аналогового компаратора
ADMUX	Регистр управления мультиплексором АЦП
ADCSRA	Регистр управления и состояния АЦП
ADCH	Регистр данных АЦП, старший байт
ADCL	Регистр данных АЦП, младший байт
PORTE	Регистр данных порта Е
DDRE	Регистр направления данных порта Е
PINE	Выводы порта Е
PINF	Выводы порта F

3.3 Функциональная схема МК ATmega128

Рисунок 12 - Функциональная схема микроконтроллера ATmega128

ATmega128 содержит следующие элементы: 128 кбайт внутрисистемно программируемой флэш-памяти с поддержкой чтения во время записи, 4 кбайт ЭСППЗУ, 4 кбайт статического ОЗУ, 53 линии универсального ввода-вывода, 32 универсальных рабочих регистра, счетчик реального времени (RTC), четыре гибких таймера-счетчика с режимами сравнения и ШИМ, 2 УСАПП, двухпроводной последовательный интерфейс ориентированный на передачу байт, 8-канальный 10-разр. АЦП с опциональным дифференциальным входом с программируемым коэффициентом усиления, программируемый сторожевой таймер с внутренним генератором, последовательный порт SPI, испытательный интерфейс JTAG совместимый со стандартом IEEE 1149.1, который также используется для доступа к встроенной системе отладке и для программирования, а также шесть программно выбираемых режимов уменьшения мощности.

Режим холостого хода (Idle) останавливает ЦПУ, но при этом поддерживая работу статического ОЗУ, таймеров-счетчиков, SPI-порта и системы прерываний. Режим выключения (Powerdown) позволяет сохранить содержимое регистров, при остановленном генераторе и выключении встроенных функций до следующего прерывания или аппаратного сброса. В экономичном режиме (Power-save) асинхронный таймер продолжает работу, позволяя пользователю сохранить функцию счета времени в то время, когда остальная часть контроллера находится в состоянии сна. Режим снижения шумов АЦП (ADC Noise Reduction) останавливает ЦПУ и все модули ввода-вывода, кроме асинхронного таймера и АЦП для минимизации импульсных шумов в процессе преобразования АЦП. В дежурном режиме (Standby) кварцевый/резонаторный генератор продолжают работу, а остальная часть микроконтроллера находится в режиме сна. Данный режим характеризуется малой потребляемой мощностью, но при этом позволяет достичь самого быстрого возврата в рабочий режим. В расширенном дежурном режиме (Extended Standby) основной генератор и асинхронный таймер продолжают работать.

Основная часть микроконтроллера ATmega128 - ядро центрального процессорного устройства AVR. Основная функция ядра ЦПУ заключается в гарантии корректности выполнения программы. Помимо этого, ЦПУ должен иметь возможность адресоваться к различным видам памяти, выполнять вычисления, управлять периферийными устройствами и обрабатывать прерывания.

Рисунок 13 - Функциональная схема архитектуры AVR

В целях достижения максимальной производительности и параллелелизма у AVR-микроконтроллеров используется Гарвардская архитектура с раздельными памятью и шинами программ и данных.

Команды в памяти программ выполняются с одноуровневой конвейеризацией. В процессе выполнения одной инструкции следующая предварительно считывается из памяти программ. Данная концепция позволяет выполнять одну инструкцию за один машинный цикл. Память программ представляет собой внутрисистемно программируемую флэш-память.

Регистровый файл с быстрым доступом содержит 32 8-разрядных рабочих регистров общего назначения с однотактовым циклом доступа. Благодаря этому достигнута однотактность работы арифметико-логического устройства (АЛУ). При обычной работе АЛУ сначала из регистрового файла загружается два операнда, затем выполняется операция, а после результат отправляется обратно в регистровый файл и все это происходит за один машинный цикл.

6 регистров из 32 могут использоваться как три 16-разр. регистра косвенного адреса для эффективной адресации в пределах памяти данных. Один из этих указателей адреса может также использоваться как указатель адреса для доступа к таблице преобразования во флэш-памяти программ. Данные 16-разр. регистры называются X-регистр, Y-регистр и Z-регистр и описываются далее в этом разделе.

АЛУ поддерживает арифметические и логические операции между регистрами, а также между константой и регистром. Кроме того, АЛУ поддерживает действия с одним регистром. После выполнения арифметической операции регистр статуса обновляется для отображения результата выполнения операции.

Для ветвления программы поддерживаются инструкции условных и безусловных переходов и вызовов процедур, позволяющих непосредственно адресоваться в пределах адресного пространства. Большинство инструкций представляют собой одно 16-разр. слово. Каждый адрес памяти программ содержит 16- или 32-разр. инструкцию. Флэш-память программ разделена на две секции: секция программы начальной загрузки и секция прикладной программы. Обе секции имеют раздельные биты защиты от записи и чтения/записи. Инструкция SPM (запись в секцию прикладной программы) должна использоваться только внутри секции программы начальной загрузки.

При генерации прерывания и вызове подпрограмм адрес возврата из программного счетчика записывается в стек. Стек эффективно распределен в статическом ОЗУ памяти данных и, следовательно, размер стека ограничен общим размером статического ОЗУ и используемым его объемом. В любой программе сразу после сброса должна быть выполнена инициализация указателя стека (SP) (т.е. перед выполнением процедур обработки прерываний или вызовом подпрограмм). Указатель стека - SP - доступен на чтение и запись в пространстве ввода-вывода. Доступ к статическому ОЗУ данных может быть легко осуществлен через 5 различных режимов адресации архитектуры AVR.

Гибкий модуль прерываний содержит свои управляющие регистры в пространстве ввода-вывода и имеет дополнительный бит общего разрешения работы системы прерываний в регистре статуса. У всех прерываний имеется свой вектор прерывания в соответствии с таблицей векторов прерываний. Прерывания имеют приоритет в соответствии с позицией их вектора. Прерывания с меньшим адресом прерывания имеют более высокий приоритет.

Пространство памяти ввода-вывода содержит 64 адреса с непосредственной адресацией или может адресоваться как память данных, следующая за регистрами по адресам $20 - $5F. Кроме того, ATmega128 имеет пространство расширенного ввода-вывода по адресам $60 - $FF в статическом ОЗУ, для доступа к которому могут использоваться только процедуры ST/STS/STD и LD/LDS/LDD.

АЛУ AVR-микроконтроллеров работает в непосредственной связи со всеми 32 универсальными рабочими регистрами. АЛУ позволяет выполнить за один машинный цикл операцию между двумя регистрами или между регистром и константой. Операции АЛУ могут быть классифицированы на три группы: арифметические, логические и битовые. Кроме того, архитектурой ATmega128 поддерживаются операции умножения со знаком и без знака и дробным форматом.

Регистр статуса содержит информацию о результате только что выполненной арифметической инструкции. Данная информация может использоваться для ветвления программы по условию. Следует понимать, что регистр статуса обновляется после выполнения всех операций АЛУ в объеме, предусмотренном для каждой конкретной инструкции. Флаги этого регистра в большинстве случаев позволяют отказаться от использования инструкций сравнения, делая код программы более компактным и быстрым.

Состояние регистра статуса автоматически не запоминается при вызове процедуры обработки прерываний и не восстанавливается при выходе из нее. Это необходимо выполнять программно.

Регистр статуса SREG AVR-микроконтроллера имеет следующую структуру:

Разряд 7 - I: Общее разрешение прерываний

Бит общего разрешения прерываний используется для активизации работы системы прерываний. Разрешение отдельных прерываний осуществляется в соответствующих управляющих регистрах. Если бит общего разрешения прерываний сбросить, то ни одно из прерываний не будет активным независимо от их индивидуальной конфигурации. Бит I сбрасывается в 0 аппаратно после генерации запроса на прерывание, а после выполнения инструкции возврата из прерывания RETI снова устанавливается к 1 для выполнения последующих прерываний. Бит I может также сбрасываться и устанавливаться с помощью инструкций CLI и SEI, соответственно.

Разряд 6 - T: Хранение копируемого бита

Специальные битовые операции BLD (копирование из Т-бита) и BST (копирование в Т-бит) используют в качестве источника и получателя данных бит T. Любой бит из регистрового файла может быть скопирован в бит T инструкцией BST, а также содержимое бита Т может быть скопировано в любой бит регистрового файла с помощью инструкции BLD.

Разряд 5 - H: Флаг половинного переноса

Данный флаг устанавливается при выполнении некоторых арифметических инструкций и индицирует о возникновении половинного переноса. Как правило половинный перенос широко используется в двоично-десятичной арифметике.

Разряд 4 - S: бит знака, S = Искл. ИЛИ (N,?V)

Бит S - результат выполнения логической операции исключающего ИЛИ между флагом отрицательного результата N и флагом переполнения двоичного дополнения V.

Разряд 3 - V: Флаг переполнения двоичного дополнения

Флаг переполнения двоичного дополнения V поддерживает арифметику с двоичным дополнением.

Разряд 2 - N: Флаг отрицательного результата

Флаг отрицательного результата N индицирует, что результатом выполнения арифметической или логической операции является отрицательное значение.

Разряд 1 - Z: Флаг нулевого результата

Флаг нулевого результата Z индицирует, что результатом выполнения арифметической или логической операции является ноль.

Разряд 0 - C: Флаг переноса

4. Управление работой матрицы

Управление работой матрицы может осуществляться как в локальном режиме, так и в pежиме удаленного управления.

Внешний вид лицевой панели матрицы, c помощью которой осуществляется локальное управление, приведен на рис. 14.

Рисунок 14 - Внешний вид панели управления

На двери корпуса матрицы расположено поле из кнопок «Передатчики» (Т1, Т2, ТЗ и Т4) и «Антенны» (А, В, С, D), образующие систему «строка-столбец». Столбец в данном обозначении означает состояние подключения антенн, а «строка» состояние выбора передатчика. Нажатая кнопка означает активное состояние запроса на проведение коммутации.

Изменение состояния коммутации столбца происходит при нажатии кнопки «Т1», «Т2», «ТЗ» или «Т2». При этом матрица коммутаций выполняет коммутацию, заданную значением нажатой кнопки выбора одной из антенн от «А» до «В».

Проведение коммутации передатчика и антенны не допускается в одном из следующих случаев:

- когда в выбранной строке матрицы есть активное состояние (другими словами, когда антенна, для которой осуществляется запрос на коммутацию уже коммутирована к другому передатчику);

- когда выбранный передатчик уже подключен к какой-либо другой антенне;

- когда на выбранном передатчике детектируется наличие ВЧ сигнала в этом случае запрещена не только коммутация этого передатчика, но запрещено изменение текущего состояния столбца матрицы, т.е запрещена раскоммутация передатчика);

Таким образом, для осуществления нужной коммутации передатчика и антенны (если она не запрещена ввиду одной из выше названных причин), необходимо:

- нажать кнопку выбора антенны;

- удерживая выше названную кнопку, нажать кнопку выбора передатчика, отпустить кнопку выбора передатчика;

При этом, если коммутация разрешена, на пересечении выбранной строки и столбца загорится светодиод.

Следует помнить, что в матрице фиксируется последнее состояние, которое было на момент отпускания кнопки «Т1», «Т2», «ТЗ» или «Т4». Другими словами, если отпускание кнопки «Антенна» произошло до отпускания кнопки «передатчик», в столбец матрицы будет загружено «пустое» значение, т.е. будет произведена раскоммутация выбранного столбца матрицы.

Для сброса коммутации передатчика и антенны нужно нажать и отпустить кнопку выбора соответствующего передатчика, не нажимая кнопки выбора антенны (т.е. загрузить в матрицу «пустое» состояние столбца). Если до указанного действия передатчик и антенна были коммутированы, потухнет светодиод, отображающий эту коммутацию.

На момент осуществления коммутации устанавливается сигнал блокировки передатчика, который должен отрабатывать передатчик.

B случае, когда для данного передатчика не произведено коммутации ни к одной из антенн, и матрица не снабжена опцией эквивалентов нагрузки, формируется сигнал блокировка передатчика на все время пока передатчик не коммутирован к антенне.

B случае, если антенна не выбрана для подключения ни к одному из передатчиков, ее вход поступает на разъем заземления.

B режиме удаленного управления управление матрицей осуществляется по локальной сети c помощью специализированного программного продукта, функционирующего на персональном компьютере под управлением ОС MS Windows ХР.

Программа управления передающей матрицей коммутации.

На рис. 15 представлен интерфейс для управления передающей матрицей коммутации.

Рисунок 15 - Внешний вид интерфейса программного управления

Программное обеспечение функционирует под управлением операционной системы MS Windows ХР (SP2) - исполняемый модуль «tx_matrix.exe». Инсталляция данной программы не требуется. Достаточно скопировать программу на компьютер и запустить ее, предварительно указав порт, через который она должна работать, и установив драйвера работы этого порта.

Обмен информацией между компьютером (с установленным ПО) и контроллером управления матрицей осуществляется с помощью серийного интерфейса по локальной вычислительной сети. Таким образом, для осуществления управления матрицей на компьютере должны быть установлены драйвера работы с коммуникационным сервером, обеспечивающим функционирование серийного порта через LAN.

Для осуществления операции коммутации или разрыва коммутации необходимо выбрать («нажать») кнопку соответствующего передатчика (Тх1 или Тх2), а также соответствующей антенны (ANT1 или ANT2). После выбора передатчика и антенны необходимо нажать кнопку «Подключить» (для установления коммутации) или «Отключить от антенны» (для разрыва коммутации).

Панель «220» будет моргать красным цветом при получении информационного сообщения от матрицы о потере основной и резервной сетей питания 220 В.

Под кнопками выбора передатчика расположены индикаторы выходной мощности передатчиков (НТ).

Отображение коммутированных путей антенн и передатчиков производится как при локальной, так и при удаленной коммутации.



Рисунок 16 - Внешний вид программы управления с установленным соединением

Настройки СОМ-порта располагаются в файле «tx_matrix.ini» раздел «[RS]», ключевой параметр «PORT=...».

Все статусные сообщения от матрицы выводятся в окне «Статус».

Возможные статусные сообщения:

[Alarm: Lost power supply 220V] - сообщение o пропадении питающей сети 220В.

[Turn on power supply 220V] - сообщение o появлении питающей сети 220В после очередного ее пропадения.

Ответные сообщения на команду установки/удаления коммутации:

[Error: Wrong transmitter number] - выдается если в команде на установку/сброс коммутации указан недопустимый номер передатчика.

[Error: Wrong antenna number] - выдается если в команде на установку/сброс коммутации указан недопустимый номер антенны.

[Error: There is no power supply 200V] - выдается при попытке создать коммутацию в условиях когда отсутсвует пИтание от сети 220В.

[info: This connection already estaЫished] - выдается при попытке создать уже существующую коммутацию.

[Info: This disconnection already estaЫished] - выдается при попытке разорвать уже не существующую коммутацию. [Error: Antenna Nx already use for transmitter Ny] - выдается при попытке подключить указанную антенну к передатчику, в то время как эта антенна уже подключена к другому передатчику.

[Error: Transmitter Nx now is active] - выдается при попытке выполнить коммутацию c передатчиком, y которого продетектировано наличие ВЧ сигнала выше установленного порога.;

[Info: Antenna Nx disconnected from transmitter Ny] - сообщение об успешном удалении коммутации между указанным передатчиком и антенной.

[Info: Antenna Nx connected to transmitter Ny] - сообщение об успешной установке коммутации между указанным передатчиком и антенной.

[Error: Connection error] - сообщение об неудачно закончившейся попытке создать коммутацию. Неудача по причине сбоя в работе аппаратуры матрицы коммутаций (от ВЧ реле не поступил ответный сигнал об осуществлении коммутации)

[Error: Disconnection error] - сообщение об неудачно закончившейся попытке удалить коммутацию. Неудача по причине сбоя в работе аппаратуры матрицы коммутаций (от ВЧ реле не поступил ответный сигнал o разрыве коммутации).

Уровни пороговых величин, c которыми сравнивается значение от схемы определения высоких частот на входе матрицы, поступающем от передатчика, задаются в файле tx_matrix.ini. Уровень, выше которого должен осуществляться запрет на коммутацию данного передатчика (НТ High Leve1) задается в разделе [CONTROL]>, параметр [Р5 = НТ High Level].

Уровень, ниже которого запрет на коммутацию передатчика снимается (НТ Low Level) задается в этом же разделе Р4= НТ Low Level. Диапазон допустимых величин для указанных уровней - от 0 до 1024.

Значения по умолчанию: НТ Low Level = 300 НТ High Level = 600

Также в конфигурационном файле можно изменить названия передатчиков и антенн. Соответствующие поля

«ТХ1=...» ... «ТХ4=...»

«ANT1=...» ... «ANT4=...»

5. Блок-схема управляющей программы

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Заключение

В курсовом проекте разработана аппаратная и программная части системы управления сбором и обработкой информации на базе приемно-передающего оборудования RT 4x4, в том числе, функциональная схема автоматизации технологического объекта. Определен алгоритм функционирования контроллера в составе автоматизированной системы управления.

Список используемой литературы

1.Олифер В.Г, Олифер Н.А. Компьютерные сети: Принципы, технологии, протоколы. СПб.: Питер, 2001.- 672 с.

2. Голубь Н.Г. - Искусство программирования на Ассемблере: 2-е изд., испр. и доп. СПб.: ООО ДиаСофтЮп 2002. - 563 с.

3. Мортон Дж. - Микроконтроллеры AVR. - М.: Додека, 2006. - 272 с.

Размещено на Allbest.ur

...