Функциональная и структурная организация операционного устройства

Размещено на http://www.allbest.ru/

1. Разработка структурной схемы операционного устройства

Поскольку в любой системе цифровой обработки информации можно выделить операционный и управляющий блоки, то проектируемый автомат можно представить в следующем виде совокупности управляющего и операционного автоматов:

Функциональная и структурная организация операционного устройства базируется на принципах микропрограммного управления. Управляющий автомат в операционном устройстве формирует набор управляющих сигналов Y под воздействием осведомительных сигналов X, поступающих в автомат и реализующих микропрограмму работы дискретного устройства. При этом функция операционного автомата состоит в непосредственном выполнении заданного набора операций над словами множества D с целью вычисления множества выходных слов R.

Порядок выполнения операций в дискретном устройстве будет определяться микропрограммой, представляющей совокупность микроопераций и логических условий.

Рассмотрим синтез управляющего и операционного автоматов в связи с техническим заданием (см. п.1 пояснительной записки) подробнее в следующих пунктах пояснительной записки.

2. Разработка микропрограммы выполнения заданной арифметической операции и структурно-операционной схемы операционного автомата

Функция операционного автомата сводится к вводу, выводу и хранению слов информации, выполнению микроопераций и вычислению логических условий.

В состав операционного автомата входит (см. рис. 1):

1) память S, предназначенная для фиксации входных и выходных значений, а также промежуточных результатов

2) функции преобразователи , предназначенные для вычисления содержимого памяти автомата.

3) функциональные преобразователи Ф предназначенные для вычисления логических условий.

Поскольку разработка операционного автомата сильно зависит от критериев (требований к быстродействию и стоимости) обратимся к техническому заданию.

Критерием для разработки нашего автомата является максимальное быстродействие (см. п. 1. пояснительной записки) поэтому при выполнении операции затраты оборудования в комбинационной части автомата нужно минимизировать.

Построим структуру операционного автомата производительность которого не ниже производительности автомата с канонической структурой, а затраты оборудования минимальны.

Операционный автомат, структура которого обеспечивает одновременное выполнение всех функций несовместимых микроопераций при использовании возможного минимального количества комбинационных схем выделяется в класс I-автоматов.

Синтез таких автоматов сводится к преобразованию совокупности микроопераций в множество обобщенных операторов, которые используются для построения структурной схемы I-автоматов.

Этапы синтеза:

Множество операций Y (y_1, y_{2, …,} y_m) разбивается на подмножеств F Y₁, Y₂, …, Y_M.

На подмножестве Y_i выделяют несколько классов эквивалентных микроопераций.

Для каждого класса K_ij содержащего не менее 2-х эквивалентных микроопераций строятся обобщенные операторы.

На основе содержательного графа с использованием обобщенных операторов строится структура I-автомата.

Нам необходимо реализовать операцию умножения. Воспользуемся третьим алгоритмом умножения, выбранным с учетом критерия (См п.1), так как он менее затратен, чем другие, в связи с тем, что сдвиг и передача информации не совмещены во времени.

Алгоритм умножения старшими разрядами множителя со сдвигом множимого вправо. Знак результата определяется сложением по модулю два знаков множителей

1. Происходит подготовка регистров.

2. Находится значение порядка результата.

3. Происходит сдвиг множимого вправо на 1 разряд.

4. Анализируется старший разряд множителя. Если он равен 1, то происходит сложение частичных сумм и множимого, если он равен 0, то переходим к пункту 5.

5. Происходит сдвиг множителя влево на 1 разряд.

6. Затем переходим к пункту 3. И так до тех пор пока не закончим умножение (число повторов определяется числом разрядов мантиссы множителя)

Для более точного описания алгоритма необходимо составить программу на ф-языке и представить ее в виде содержательной граф-схемы алгоритма.

Предварительно же необходимо рассчитать разрядную сетку. Расчет будем производить исходя из погрешности и диапазона представления чисел. (см. п. 1 пояснительной записки.)

Расчет разрядной сетки:

Из диапазона представления чисел найдем число бит необходимых под порядок, а из погрешности число бит необходимых для мантиссы.

Размещено на http://www.allbest.ru/

Так как по шине данные передаются по 1 байту поэтому доведем разрядную сетку до кратной 8.



Размещено на http://www.allbest.ru/

РА - множимое

РВ - множитель

РС - произведение

СЧ - счетчик

ТП - триггер переполнения

Теперь закодируем нашу ГСА (См. лист 1 чертежа):

Обозначим все операции через y_i;

Обозначим все условия через x_i;

Теперь составим таблицу микроопераций и управляющих сигналов им соответствующих.

Y	Микрооперации	x	Управляющие сигналы
y1	РА (32:55) = 0	x1	РА (0)
y2	РС (0:55) = 0	x2	РВ (0)
y3	СЧ = 2410	x3	РС (0:1) = 10
y4	РА (0:6) = 11. ¬РА (2:6) + 1	x4	РВ (8)
y5	РС = РА (0:6) + 11. ¬РВ (2:6) + 1	x5	СЧ = 0
y6	РС (0:6) = РА (0:6) + РВ (0:6)	x6	РС (8)
y7	РА (8:55) = R1(0. РА (8:55))	x7	РС (0)
y8	РС (8:55) = РС (8:55) + РА (8:55)	x8	РС (1)
y9	РВ (8:31) = L1 (РВ (8:31). РВ(8))
y10	СЧ := СЧ - 1
y11	РС (7) = РА (7) ? РВ (7)
y12	РС (8:55) = L1 (РС (8:55). 0)
y13	РС (0:6) = РС (0:6) + 1111111
y14	ТП = 1
Y15	РС(0:6) = 11. ¬РС(2:6) + 1

Синтез I-автомата

1) По таблице микроопераций (м/о) выделяем множества внутренних слов, которым соответствуют м/о:

2) На подмножестве Y_i выделяем классы эквивалентных м/о k_ij:

Y	К	классы	операция
YРА	КРА(1)	y1	Обнуление
	КРА(2)	y4	Сложение
	КРА(3)	y7	Сдвиг вправо
YРВ	КРВ	y9	Сдвиг влево
YРС	КРС(1)	y2	Обнуление
	КРС(2)	y5, y6, y8,y13, y15	Сложение
	КРС(3)	y11	Сложение по модулю 2
	КРС(4)	y12	Сдвиг влево
YСЧ	КСЧ(1)	y3	Присваивание
	КСЧ(1)	y10	Вычитание
YТП	КТП	y14	Присваивание

3) Для k_ij, содержащего не менее двух эквивалентных м/о, строится обобщённый оператор.

4) На основе содержательной ГСА с использованием обобщённых операторов строится структура I-автомата.

Зная классы эквивалентных микроопераций, можно построить для каждого класса обобщенный оператор, а затем легко синтезировать схему.

В схеме мы будем использовать следующие структурные элементы:

Шина:

Шина это совокупность цепей для передачи информации.

Различают информационную шину и управляющую шину.

Информационная шина:

Размещено на http://www.allbest.ru/

Управляющая шина:

Размещено на http://www.allbest.ru/

В управляющей шине сигнал S не пройдет, если y_i.

Регистр:

Регистр - совокупность триггеров.

Обозначается:

Размещено на http://www.allbest.ru/

Значения можно присваивать, как отдельным группам разрядов, так и всему регистру в целом. Считывать можно и из всего регистра сразу, и из отдельных его разрядов.

Обозначается:

Размещено на http://www.allbest.ru/

Регистр S, с n+1 разрядами.

Счетчик:

Совокупность триггеров. Реализует счет.



Размещено на http://www.allbest.ru/

Обозначается:

Размещено на http://www.allbest.ru/

Преобразователь:

Функция-преобразователь, это функция определяемая разработчиком. Обозначается:

Размещено на http://www.allbest.ru/

Примером может служить преобразователь числа в дополнительный код:

Размещено на http://www.allbest.ru/

Сумматор:

Служит для выполнения операции сложения двух чисел в двоичном коде.

Обозначается:

Двухвходовой сумматор Трехвходовой сумматор

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Отдельный вид сумматора - «сумматор по модулю два». Он реализует операцию сложения «по модулю два». Обозначается:

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Сдвигатель:

Реализует операцию сдвига влево или вправо. Обозначается: R1 - сдвигает в право на 1 бит, L1 - влево на один бит.

Размещено на http://www.allbest.ru/

Комбинационная схема сдвигателя выглядит следующим образом:

Размещено на http://www.allbest.ru/

Дешифратор:

Преобразует n-разрядный двоичный код в унитарный код.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Компаратор:

Эта схема производит сравнение. Обозначается:

Размещено на http://www.allbest.ru/

Например, проверка счетчика на равенство нулю:

Размещено на http://www.allbest.ru/

Мультиплексор:

Мультиплексор - это схема обеспечивающая подключение 1-ой из входных шин на выход:

Размещено на http://www.allbest.ru/

3. Разработка устройства управления выполнением операции (управляющего автомата) с жесткой логикой

Управляющий автомат с жесткой логикой может быть построен на основе автоматов Мили или Мура.

Автомат мили в нашей ГСА имеет 10 состояний а мура 14 состояний. И тот и другой случай соответствует 4 триггерам, поэтому выбираем автомат мура, т.к. он быстрее.

Проведём анализ содержательной ГСА на предмет совместимости м/о, следующих друг за другом.

Необходимо произвести отметку закодированной ГСА.

Входы различных вершин, за исключением конечной, должны быть отмечены разными символами.

Для автомата Мура отметка производиться следующим образом:

Символом а₁ отмечаются начальная и конечная вершины;

Все остальные операторные вершины, кроме уже отмеченных а₁, отмечаются как а₂…а_m, но не более чем одним символом.

В качестве метода борьбы с гонками выберем в нашем автомате противогоночное кодирование, а в качестве элементов памяти синхронные RS - триггеры, из-за указанного в техническом задании критерия.

Тогда структурная схема нашего автомата будет следующей:

Построим закодированную отмеченную ГСА. См. лист 1 чертежа.

Построим по отмеченному графу структурную таблицу автомата:

K(am)	Аm (yn)	K(as)	As	X(as, am)	F(as, am)
					S1	S2	S3	S4	R1	R2	R3	R4
0000	a1	0010	a6	1							1
		1100	a11						1	1
		1101	a12						1	1		1
		0011	a13	1							1	1
		0100	a14	1						1
0001	a2 y1, y2, y3	0000	a1	1				1
0101	a3 y4	0001	a2	x1		1
0110	a4 y5	0001	a2			1	1					1
		0101	a3	x2			1					1
0111	a5 y6	0001	a2			1	1
		0101	a3				1
0010	a6 y2	0110	a4	x3						1
		0111	a5	x3						1		1
1011	a7 y7	0110	a4		1			1		1
		0111	a5		1					1
		1010	a10					1
1000	a8 y8	1011	a7	x4							1	1
1001	a9 y9	1000	a8	1				1
		1011	a7								1
1010	a10 y10	1001	a9	1			1					1
1100	a11 y11	1010	a10	x5		1					1
1101	a12 y12,y13	1100	a11					1
0011	a13 y4	1100	a11	x6x7			1	1	1	1
		1101	a12	x7			1		1	1
0100	a14 y14	1100	a11						1
		1101	a12						1			1

При кодировании состояний исходят из того, что сложность схем формирования функции возбуждения находится в пропорциональной зависимости от количества единиц в коде состояний.

Из-за того что в ГСА существует цикл из нечетного кол-ва переходов (3-х) то использовать соседнее кодирование запрещено. Тогда закодируем методом развязывания пар.

Тогда:

Автомат, в котором все пары переходов осуществляемые под воздействием одного и того же сигнала являются развязанными, то в гонки в таком автомате отсутствуют. Развязыванию подлежат пары у которых пересечение индексов равно нулю.

1		2		3		4		5
a1-a6	a1-a13	a1-a13	a1-a14	a1-a14	a2-a1	a2-a1	a9-a8	a9-a8	a10-a9
	a1-a14		a2-a1		a9-a8		a10-a9
	a2-a1		a9-a8		a10-a9
	a9-a8		a10-a9
	a10-a9
	1	2	3	4
a1	0	0	0	0
a2	0	0	0	1
a3	0	1	0	1
a4	0	1	1	0
a5	0	1	1	1
a6	0	0	1	0
a7	1	0	1	1
a8	1	0	0	0
a9	1	0	0	1
a10	1	0	1	0
a11	1	1	0	0
a12	1	1	0	1
a13	0	0	1	1
a14	0	1	0	0

	б	в
	12	34
a1	00	00
a2	00	01
a3	01	01
a4	01	10
a5	01	11
a6	00	10
a7	10	11
a8	10	00
a9	10	01
a10	10	10
a11	11	00
a12	11	01
a13	00	11
a14	01	00

б = {1, 3, 4, 5} в = {2, 6, 7, 8}

(1) = 00 (4) = 10 (2) = 00 (7) = 10

(3) = 01 (5) = 11 (6) = 01 (8) = 11

Составим по таблице аналитические выражения функций сигналов возбуждения и выходов в базисе 2-И-НЕ.

При преобразовании функций будем использовать следующие правила алгебры логики:

1) ab =

2)

3)

4)

1) функции возбуждения:

2) выходные сигналы:

y₁ = a₂

y₂ = a₂ v a₆

y₃=

y₄=

y₅=

y₆=

y₇=

y₈=

y₉=

y₁₀=

y₁₁=

y₁₂ = a₁₂

y₁₃ = a₁₂

y₁₄ = a₁₄

y₁₅ = a₁₃

4. Разработка устройства управления выполнением операции (управляющего автомата) с программируемой логикой

Принцип микропрограммного управления был предложен Wilkes в 1951 г.

И впервые был реализован IBM 8/360.

Последовательность управляющих сигналов в таком устройстве задаётся микропрограммой хранимой в постоянном запоминающем устройстве (ПЗУ).



Размещено на http://www.allbest.ru/

накопитель

УУ с программируемой логикой содержит:

Регистр адреса микрокоманд.

Регистр микрокоманд.

Схему формирования адреса следующей микрокоманды.

При горизонтальном кодировании под каждый управляющий сигнал выделяется один разряд, что позволяет в рамках одной микрокоманды формировать любые сочетания микроопераций, но приводит к большим затратам на хранение и низкой эффективности использования памяти.

При вертикальном кодировании достигается минимальная длина операционной части микрокоманды, равная ]log2 Мо[, где Мо - количество микрокоманд. При этом в каждой микрокоманде кодируется только одна операция. Так как наш операционный автомат относится к классу I-автоматов, позволяющим достигнуть максимальную производительность с использованием одновременно нескольких управляющих сигналов, вертикальное кодирование не подходит.

При смешанном кодировании, горизонтально-вертикальном, вся совокупность м/о группируется на несовместимые м/о и каждая группа кодируется вертикально и дешифруется отдельно.

Отметим закодированную ГСА методом смешанного кодирования для принудительной адресации. Тогда количество бит, используемых под ПЗУ = 18 бит/ команда * 18 м/к =324 бит.

Узнаем формат ячейки ПЗУ

Для начала необходимо разбить м/о по полям операционной части м/к так, что внутри каждого поля они были несовместимы между собой. Построим матрицу совместимости. М/о выполняющиеся одновременно кодируются 1. Например y1,y2,y3.

Матрица совместимости

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	s1
1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	s2
1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	s3
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	s4
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	s5
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	s6
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	s7
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	s8
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	s9
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	s10
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	s11
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	s12
0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	s13
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	s14
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	s15
		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
	R1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
S1 ? R1 = ?	R1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
S2 ? R1 ? ?	R2	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
S2 ? R2 = ?	R2	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
S3 ? R1 ? ?
S3 ? R2 ? ?	R3	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
S3 ? R1 = ?	R3	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
S4 ? R1 = ?	R1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0
S5 ? R1 = ?	R1	1	0	0	1	1	0	0	0	0	0	0	0	0	0	0
S6 ? R1 = ?	R1	1	0	0	1	1	1	0	0	0	0	0	0	0	0	0
S7 ? R1 = ?	R1	1	0	0	1	1	1	1	0	0	0	0	0	0	0	0
S8 ? R1 = ?	R1	1	0	0	1	1	1	1	1	0	0	0	0	0	0	0
S9 ? R1 = ?	R1	1	0	0	1	1	1	1	1	1	0	0	0	0	0	0
S10 ? R1 = ?	R1	1	0	0	1	1	1	1	1	1	1	0	0	0	0	0
S11 ? R1 = ?	R1	1	0	0	1	1	1	1	1	1	1	1	0	0	0	0
S12 ? R1 = ?	R1	1	0	0	1	1	1	1	1	1	1	1	1	0	0	0
S13 ? R1 ? ?
S13 ? R2 = ?	R2	0	1	0	0	0	0	0	0	0	0	0	0	1	0	0
S14 ? R1 = ?	R1	1	0	0	1	1	1	1	1	1	1	1	1	0	1	0
S15 ? R1 = ?	R1	1	0	0	1	1	1	1	1	1	1	1	1	0	1	1
	R1	1	0	0	1	1	1	1	1	1	1	1	1	0	1	1
	R2	0	1	0	0	0	0	0	0	0	0	0	0	1	0	0
	R3	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0

Y1 = {y1,y4,y5,y6,y7,y8,y9,y10,y11,y12,y14,y15}

Y2 = {y2,y13}

Y3 = {y3}

Для удобства кодирования поместим по 5. несовместимых м/о в разные подмножества. Каждую м/о закодируем вертикальным кодированием в разных подмножествах.

X
0001	1
0010	2
0011	3
0100	4
0101	5
0110	6
0111	7
1000	8

Условия закодируем вертикально.

Код	Y1	Y2	Y3
001	y1	y2	y3
010	y4	y5	y6
011	y7	y8	y9
100	y10	y11	y14
101	y12	y13	y15

При естественной адресации микрокоманды в ПЗУ делят на управляющие и операционные микрокоманды. Управляющая микрокоманда:

1	X	А

При единичном условии X осуществляется по адресу из поля A, иначе выполняется следующая микрокоманда из ПЗУ

Операционная команда:

0	Y

Y - поле операционной части, затем всегда выполняется следующая микрокоманда из ПЗУ.

Для моего алгоритма программа с естественной адресацией будет выглядеть так:

		Х	А1
Адрес	К	Y
1	0	y1,y2,y3
2	1	1	12
3	1	2	14
4	0	y6
5	1	3	16
6	0	y7
7	1	4	28
8	0	y9
9	0	y10
10	1	5	18
11	1	0	6
12	0	y4
13	1	0	3
14	0	y5
15	1	0	5
16	0	y2
17	1	0	23
18	0	y11
19	1	6	21
20	0	y12,y13
21	1	7	24
22	1	8	26
23	0	0	0
24	0	y15
25	1	0	23
26	0	y14
27	1	0	23
28	0	y8
29	1	0	8

По условию задания - максимальная производительность, т.е. с минимальной длиной программы, выбираем из рассмотренных вариантов автомат с принудительной адресацией.

Можно было использовать 2 адресных поля, тогда бы мы избавились он одного безусловного перехода. Но такие изменения незначительны, а аппаратные затраты существенно больше, поэтому я использую одно адресное поле.

В принудительной адресации адрес следующей команды явно записан в микрокоманде. При смешанном кодировании формат ячейки выглядит так:

Y1	Y2	Y3	X	A
1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18

Закодируем ПЗУ:

	Y1	Y2	Y3	X	A
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
1	0	0	1	0	0	1	0	0	1	0	0	0	1	0	0	0	1	0
2	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	1	0	0
3	0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	1	0	0
4	0	0	0	0	0	0	0	1	0	0	0	1	1	0	0	1	1	0
5	0	0	0	0	1	0	0	0	0	0	0	1	0	0	0	1	1	0
6	0	1	1	0	0	0	0	0	0	0	1	0	0	0	1	0	0	0
7	0	0	0	0	0	1	0	0	0	0	0	0	0	1	0	0	0	1
8	0	0	0	0	0	0	0	1	1	0	0	0	0	0	1	0	1	0
9	0	0	0	0	1	1	0	0	0	0	0	0	0	0	1	0	0	0
10	1	0	0	0	0	0	0	0	0	0	1	0	1 ...

Подобные документы

• Проектирование процессора

  Разработка структурной схемы вычислительного устройства, выбор системы команд и определение форматов. Разработка алгоритма командного цикла, выполнения арифметических и логических операций. Проектирование операционного автомата, устройств управления.
  
  курсовая работа [2,8 M], добавлен 15.05.2014
  

• Разработка среды для имитационного моделирования операционного устройства

  Описание структурной схемы операционного устройства. Построение обратной структурной таблицы автомата. Проектирование функций выходов и управление элементами памяти. Изображение пользовательского интерфейса и инструкции по инсталляции и запуску программы.
  
  курсовая работа [642,6 K], добавлен 19.05.2014
  

• Функциональная организация и система команд процессора

  Функциональная организация процессора. Сложение с нормализацией, синтез операций, выборка команды. Описание структурной схемы процессора. Синтез управляющего автомата, разметка граф схемы. Разбиение микроопераций по полям и кодирование логических условий.
  
  курсовая работа [91,8 K], добавлен 24.09.2010
  

• Разработка операционного устройства

  Разработка устройства, выполняющее следующие операции: загрузку операндов, алгебраическое вычитание чисел с фиксированной точкой в модифицированных дополнительных кодах и выдачу результата. Функциональная микропрограмма работы операционного устройства.
  
  курсовая работа [2,7 M], добавлен 14.02.2012
  

• Расчет устройства записи, хранения и передачи чисел

  Выбор принципов проектирования устройства записи, хранения и передачи чисел. Разработка алгоритма выполнения операций, необходимых для обработки информации. Структурная схема устройства. Элементарная база, необходимая для разработки принципиальной схемы.
  
  курсовая работа [1,3 M], добавлен 16.08.2012
  

• Разработка функциональной микропрограммы команды ЭВМ

  Базовая структура процессора. Хранение признаков перехода и состояний. Применение буферного регистра. Алгоритм выполнения команды условного перехода. Увеличение быстродействия процессора. Выполнение микроопераций и вычисление логических условий.
  
  курсовая работа [777,7 K], добавлен 31.01.2016
  

• Информатика. Устройства ввода и вывода. Периферийные устройства

  Обработка информации компьютерами. Средства преобразования информации в цифровую форму и обратно. Основные устройства компьютера: системный блок, жесткий диск, материнская плата. Устройства ввода и вывода информации: клавиатура и манипулятор мышь.
  
  курсовая работа [18,4 K], добавлен 25.11.2010
  

• Разработка устройства обработки информации на базе ЦСП

  Анализ выбора цифрового сигнального процессора и структурной схемы устройства обработки информации. Расчет надежности устройства и производительности обмена данных, разработка ленточного графика. Обзор особенностей радиального и межмодульного интерфейса.
  
  дипломная работа [1,8 M], добавлен 20.05.2012
  

• Разработка вычислительного устройства для выполнения операции умножения двоичных чисел

  Теоретическое изучение системы проведения арифметических операций над двоичными числами. Создание описания операций умножения и блок-схемы алгоритма её выполнения. Определение набора управляющих сигналов и синтез схемы арифметико-логического устройства.
  
  курсовая работа [169,3 K], добавлен 25.12.2012
  

• Синтез операционного устройства ЭВМ

  Основные принципы структурной и функциональной организации цифровых вычислительных машин и их главных узлов. Проектирование узлов ЭВМ и изготовление соответствующей конструкторской документации. Функциональная организация ЭВМ Единой системы (ЕС ЭВМ).
  
  курсовая работа [464,2 K], добавлен 17.12.2013
  

• Проектирование устройства перевода чисел

  Алгоритм выполнения операций, необходимых для обработки информации. Расчет и составление временной диаграммы управляющих сигналов. Выбор элементной базы, необходимой для разработки принципиальной схемы. Обнаружение ошибок, допущенных при вводе информации.
  
  курсовая работа [1,3 M], добавлен 16.08.2012
  

• Моделирование процессора (операционного и управляющего автоматов) для выполнения набора машинных команд

  Принцип работы процессора (одномагистральная структура). Временные диаграммы, описывающие выполнение микроопераций для каждой команды. Структурная схема управляющего автомата на основе памяти с одним полем адреса. Описание процессора на языке Active VHDL.
  
  курсовая работа [621,0 K], добавлен 24.09.2010
  

• Разработка схемы арифметическо-логического устройства для выполнения арифметической операции

  Алгоритм реализации арифметической операции и разработка блок-схемы устройства. Составление и минимизация логических выражений работы блоков. Логическая схема регистра, сумматора, сдвига и мультиплексора. Анализ и синхронизация работы устройства.
  
  курсовая работа [1,2 M], добавлен 27.02.2014
  

• Архитектура компьютера

  Архитектура современного персонального компьютера. Виды и характеристики центральных и внешних устройств ЭВМ. Структурная и функциональная схемы персонального компьютера. Устройства для ввода информации в системный блок и для отображения информации.
  
  курсовая работа [592,5 K], добавлен 18.01.2012
  

• Разработка устройства сравнения трех чисел

  Схема алгоритма работы устройства сравнения трех чисел, структурная, функциональная и принципиальная схемы. Оценка параметров устройства. Схемы задержки и сброса по питанию, комбинационная схема определения среднего числа. Построение временной диаграммы.
  
  курсовая работа [205,0 K], добавлен 24.06.2013
  

• АЛУ суммирования двоичных чисел в дополнительном коде

  Разработка устройства обработки и передачи информации для суммирования двоичных чисел в дополнительном коде. Разработка алгоритма выполнения операций и структурной схемы. Составление временной диаграммы управляющих сигналов, расчет быстродействия.
  
  курсовая работа [32,0 K], добавлен 16.08.2012
  

• Функциональная и структурная организация компьютера

  Структурная, функциональная организация персонального компьютера. Оперативная и постоянная память. Внешние устройства: носители информации, диск, клавиатура, дисплей. Практический пример автоматического поиска вариантов по трудоустройству для безработных.
  
  курсовая работа [1,2 M], добавлен 08.04.2014
  

• Проектирование устройства управления учебным роботом

  Разработка структурной схемы устройства управления учебным роботом. Выбор двигателя, микроконтроллера, микросхемы, интерфейса связи и стабилизатора. Расчет схемы электрической принципиальной. Разработка сборочного чертежа устройства и алгоритма программы.
  
  курсовая работа [577,8 K], добавлен 24.06.2013
  

• Проектирование процессора с плавающей точкой

  Разработка устройства, реализующего набор команд из числа операций с плавающей точкой семейства процессора i486. Структура сопроцессора FPU. Принцип выполнения операций, разработка блок-схемы, построение структурной схемы основных блоков процессора.
  
  курсовая работа [734,9 K], добавлен 27.10.2010
  

• Проектирование вычислительного устройства, реализующего операцию деления без восстановления остатка

  Совокупность управляющего и операционного автоматов. Разработка микропрограммы выполнения операции деления с жесткой логикой и структурно-операционной схемы ОА. Иллюстрация функционирования ОУ на заданных числах. Оценка эффективности кодирования.
  
  курсовая работа [314,4 K], добавлен 12.03.2014
  

• главная
• рубрики
• по алфавиту
• вернуться в начало страницы
• вернуться к началу текста
• вернуться к подобным работам