Разработка и отладка на симуляторе программного обеспечения микропроцессорной системы управления

Функциональная схема блока аналого-цифрового преобразователя. Карта адресов внешней памяти. Разработка алгоритмов реализуемых функций. Характеристика блока центрального процессора. Назначение выводов микропроцессора. Функциональная схема блока памяти.

Рубрика Программирование, компьютеры и кибернетика
Вид курсовая работа
Язык русский
Дата добавления 28.10.2020
Размер файла 1,7 M

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Министерство образования и науки Российской Федерации

федеральное государственное бюджетное образовательное учреждение высшего образования

«САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ

ПРОМЫШЛЕННЫХ ТЕХНОЛОГИЙ И ДИЗАЙНА»

ВЫСШАЯ ШКОЛА ТЕХНОЛОГИИ И ЭНЕРГЕТИКИ

Институт безотрывных форм обучения

Программирование и наладка контроллеров в системах автоматизации(ПНК)

Курсовой проект на тему:

«Разработка и отладка на симуляторе программного обеспечения микропроцессорной системы управления»

Выполнил

студенты учебной группы № 7-551 шифр

Маклак Виктория Юрьевна

Проверил: Писарев Андрей Сергеевич

(должность, фамилия, имя, отчество)

Санкт-Петербург-2020

1. Разработка структуры МПС для заданных функций управления МПС предназначена для управления некоторым объектом

Микропроцессорная система (МПС) принимает информацию {X} об объекте управления (ОУ) от аналоговых и цифровых датчиков (Д), вырабатывает управляющее воздействие {Y} в соответствии с законом управления и подает их на исполнительные механизмы (ИМ). Закон управления реализуется в МПС, состоящей из микроконтроллера (МК) - управляющей микроЭВМ, и пульта управления (ПУ). С помощью ПУ оператор получает возможность управлять работой МПС:

Запускать МПС.

Останавливать МПС.

Снимать с индикаторов информацию о состоянии объекта и значения констант.

С помощью последовательного канала (ПК) связи МПС может передавать обработанную информацию машине более высокого уровня по запросу от ее терминала.

В курсовом проекте разрабатывается структурная схема МПС, включая устройства связи с Д и ИМ, и программы, обеспечивающие выполнение заданного алгоритма и алгоритма обмена, осуществляется оценка характеристик МПС.

Рис.1. Структурная схема связи МПС с внешними объектами

Выполняемая функция.

В разрабатываемой МПС реализуется функция, состоящая из нескольких подфункций, объединенных в следующие группы:

Подфункции взаимодействия с объектом управления (прием и обработка данных с Д, передача результата на ИМ).

Подфункция взаимодействия с ПУ (прием запроса на с ПУ и выдача на индикаторы значений).

Подфункция взаимодействия с внешней ЭВМ более высокого уровня (прием запроса от внешней ЭВМ и передача данных по последовательному каналу связи).

Подфункция обработки аппаратных прерываний.

Разработка алгоритмов реализуемых функций

Подфункции взаимодействия с объектом управления.

В данной группе подфункции реализуются согласно следующему алгоритму:

Рис.2. Алгоритм обработки подфункций взаимодействия с ОУ

Пояснения к алгоритму рис.2:

Блок 1 выполняет начальную установку системы и засылку в выходные каналы начальных значений управляющих воздействий и т.д.

Блок 2 реализует задачу логического управления: принимает информацию от двоичных датчиков X1, X2, X3, X4 и вычисляет значение булевой функции F(X1,X2,X3,X4) X? 1? X2 X3 X4. При единичном значении функции МПС вырабатывает выходной сигнал Y11 длительностью 90 мкс. Это означает, что через 90 мкс после выдачи единичного сигнала Y1 необходимо выработать нулевой сигнал Y1.

Блок 3 обеспечивает прием информации с аналоговых датчиков U1, U2, ее преобразование в цифровую форму, вычисление значений управляющих воздействий Y2, Y3, Y4, и выдачу их на ИМ. При этом Y2 и Y3 являются двоичными сигналами, а Y4 - 12-разрядным кодом, преобразуемым в аналоговый сигнал U4.

Сигналы с аналоговых датчиков U1 и U2 преобразуются в цифровую форму в АЦП. С выхода АЦП 12-разрядные коды Nu1 и Nu2, представляющие целые без знака числа, поступают на обработку. Полученное значение функции Nu max(Nu1;Nu2) сравнивается с константой Q, хранящейся в ПЗУ. В зависимости от результатов сравнения МПС вырабатывает единичный сигнал Y2 или Y3 длительностью 40 и 80 мкс, соответственно. Единичный сигнал Y2 вырабатывается в случае, если Nu Q . В противном случае вырабатывается единичный сигнал Y3.

Управляющее воздействие Y4 формируется в виде аналогового сигнала U4 с ЦАП и поступает на ИМ, на вход ЦАП микроконтроллер выдает 12-разрядный цифровой код. Значение Y4 определяется по формуле: Y4 = A + Nu3, где A - 12- разрядный коэффициент, хранящийся в ПЗУ МПС; Nu3 - 12-разрядный код, поступающий с выхода АЦП.

Все исходные величины меньше 1 и представляются с фиксированной запятой.

Блок 4 обеспечивает циклический режим управления или останов МПС в соответствии с командой, поступающей от оператора с ПУ.

Подфункция взаимодействия с ПУ

При выполнении подфункции, указанной выше, оператор может прервать ее выполнение нажатием на ПУ соответствующей клавиши. Прерывание от оператора влечет за собой выполнение следующих действий:

1.Выдать на светодиоды индикации значения следующих четырех булевских переменных:

Последнее значение вычисленной функции F;

Результат сравнения Nu Q (см. п.5.1.1);

Значение выражения x1x2x3x4;

Значение выражения x1x2x3 x4;

2.Выдать на табло индикации значение сохраняемой в ПЗУ константы Q.

3.Организовать выход из прерывания на начало программы обработки (блок 2 на рис. 1).

Следует отметить, что нажатие оператором указанной клавиши не ведет ни к каким действиям, если в момент нажатия обрабатывается подфункция взаимодействия с внешней ЭВМ более высокого уровня или подфункция обработки аппаратных прерываний.

3. Структурная схема МПС, краткое описание, состав и назначение основных элементов системы

На рис.3 приняты следующие обозначения:

БЦП - блок центрального процессора. Содержит собственно микропроцессор, кнопки и переключатели пульта управления, схему сопряжения с интерфейсом RS-232, кварцевый резонатор и триггеры-защелки запросов на прерывания.

БП - блок памяти. Содержит микросхемы оперативной памяти, ПЗУ, схемы управления памятью и устройствами, входящими в состав МПС, но лежащими за пределами данного блока.

БИ - блок индикации. Содержит 9 семисегментных индикаторов, 8 светодиодов индикации, зуммер, регистры для хранения индицируемого кода и схему динамического управления индикаторами.

БЦАП - блок цифро-аналогового преобразователя. Содержит в себе собственно цифроаналоговый преобразователь, а также регистры для хранения преобразуемого цифрового кода.

БАЦП - блок аналого-цифрового преобразователя. Содержит в себе собственно аналого-цифровой преобразователь, коммутатор для переключения аналоговых сигналов, а также регистр для хранения номера аналогового канала и буферные элементы для выдачи на шину данных результатов преобразования.

Ниже все эти блоки описаны более подробно.

3.1 Блок центрального процессора

На рис.4 представлена схема данного блока

Рис.4. Функциональная схема блока центрального процессора

Описание элементов блока:

D1 - микросхема преобразования уровня сигналов интерфейса RS-232 к ТТЛуровню сигналов. Состоит из двух элементов.

D2 - микросхема, состоящая из шести инверторов. В данном блоке используется один из инверторов для инвертирования сигнала запроса от внешней ЭВМ.

D3 - два элемента 4ИЛИ-НЕ. Элемент D3.1 используется для объединения трех запросов на прерывания (от внешнего датчика, от оператора и от внешней ЭВМ) в один для подачи на вход Р3.3 микропроцессора (см. описание его работы ниже).

D4 - микропроцессор. Назначение его выводов:

Таблица 2. Назначение выводов микропроцессора

D5 - микросхема-преобразователь уровней сигнала ТТЛ к уровню сигналов интерфейса RS-232. Состоит из четырех элементов.

D9 - четыре элемента 2ИЛИ-НЕ. На основе элементов D9.3 и D9.4 построен асинхронный RS-триггер, фиксирующий запрос на прерывание от аварийного датчика.

К1 - кнопка прерывания от пульта оператора. По нажатию данной клавиши происходит прерывание выполняемой программы и вызов соответствующей процедуры обработки. Процедура обработки выводит на индикаторы последние вычисленные значения Y4, F, X1X2X3X4, X1 v X2 v X3 v X4, а также результат сравнения Nu Q.

К2 - кнопка STOP. По нажатию данной клавиши в блоке 4 алгоритма (см. задание) происходит зацикливание программы, иначе - переход на блок 2.

К3 - кнопка RESET. По нажатию данной клавиши происходит перезагрузка МПС.

К4 - тумблер внешн/внутр ПЗУ. Когда тумблер установлен в нижнее (по схеме) положение, выполняется программа, расположенная во встроенном ПЗУ микропроцессора, иначе выполняется программа, расположенная во внешнем ПЗУ (см. функциональную схему, элементы D22-D29).

R1 - резистор сопротивлением 1 кОм. Используется для подачи на соответствующие входы значения логической единицы.

Z1 - кварцевый резонатор, номинал частоты 12МГц. Используется для тактирования микропроцессора.

Описание работы блока:

Микропроцессор (далее в тексте используется сокращение «МП») принимает управляющие сигналы и данные от внутренних и внешних устройств МПС и вырабатывает управляющие сигналы и посылает данные на эти устройства в соответствии с управляющей программой находящейся в ПЗУ микропроцессора (или внешней ПЗУ).

При поступлении запроса на прерывание от источника питания (логический ноль по линии Int0) на вход «Внешнее прерывание 0» (вывод Р3.2 МП) МП прекращает работу и переходит на процедуру обработки прерывания.

Прерывание от оператора, от внешнего датчика и от внешней ЭВМ (запрос на прием данных с внешней ЭВМ) объединены по ИЛИ-НЕ и подаются на вход МП «Внешнее прерывание 1» (вывод Р3.3 МП). Кроме этого, эти сигналы подаются на входы P1.5-P1.7 МП, чтобы можно было выяснить источник данного прерывания. В частности, при поступлении по линии IntD (прерывание от внешнего датчика) единичного сигнала, этот сигнал через RS-триггер поступает на элемент D3.1. В результате чего, с выхода этого элемента на вход МП Р3.3 поступает нулевой сигнал, что вызывает переход МП на процедуру обработки прерывания 1. В ходе обработки прерывания, проверяется вход Р1.6 МП. Если он равен 1, то выполняются соответствующие действия. Следует отметить, что данный сигнал фиксируется на RS-триггере, собранном на элемента D3.2, D3.3. Сигнал от датчика может быть недолгим и процессор за это время может его не распознать. На триггере сигнал фиксируется, если его продолжительность была не менее 19 нс и удерживается до поступления сигнала RESET.

При поступлении нулевого сигнала DTR (запрос на прием от внешней ЭВМ), этот сигнал инвертируется в единицу на элементе D2.1 и единичный сигнал поступает на вход элемента D3.1, с выхода которого нулевой сигнал поступает на вход Р3.3 МП.

В ходе обработки прерывания анализируется входной сигнал Р1.5 МП. Если он равен нулю, то происходит переход на процедуру подготовки к приему (см. текст программы).

При поступлении единичного сигнала от пульта оператора (нажата клавиша К1), на вход Р3.3 МП поступает нулевое значение (по аналогии с прерыванием от внешнего датчика, но на триггере значение не фиксируется). В ходе обработки прерывания анализируется входной сигнал Р1.7 МП. Если он равен нулю, то происходит переход на процедуру индикации соответствующих значений (см. текст программы).

Блок памяти

Данный блок принимает от блока центрального процессора данные и управляющие сигналы, под воздействием этих управляющих сигналов записывает в микросхемы ОЗУ принимаемые данные или передает в блок центрального процессора данные из памяти (ОЗУ или ПЗУ). Кроме этого, под воздействием управляющих сигналов с блока центрального процессора передает свои управляющие сигналы и пересылает данные с блока центрального процессора на следующие блоки: блок индикации, блок цифро-аналогового преобразователя и блок аналого-цифрового преобразователя, а также пересылает данные с вышеуказанных блоков на блок центрального процессора. Таким образом, помимо решения своих задач, блок памяти является посредником между всеми остальными блоками.

Схема блока изображена на рис.5.

Рис.5. Функциональная схема блока памяти

микропроцессор преобразователь цифровой аналоговый

Описание элементов блока:

D2.2 - инвертор. Служит для инвертирования поступающего с блока центрального процессора сигнала WR для передачи инвертированного сигнала на блоки индикации, цифро-аналогового и аналого-цифрового преобразователя. Дело в том, что запись в регистры, содержащиеся в этих блоках, осуществляется по положительному фронту сигнала С, а БЦП подразумевает запись по отрицательному фронту сигнала WR . Для согласования этих блоков и служит данный элемент.

D14 - четыре элемента 2И. В схеме используется лишь один из этих элементов.

D15 - двунаправленный буферный элемент с тремя состояниями. Используется для организации двунаправленной шины адрес-данные, а также для усиления сигнала Р0, поступающего с блока центрального процессора.

Вход ОЕ данного элемента замкнут на землю, при этом выходы данного элемента всегда активны (не находятся в третьем состоянии). Элемент имеет 8- разрядные входы-выходы A и B. При подаче на вход Т значения единицы, А используется как вход, а В, как выход элемента. При подаче на вход Т нулевого значения, направление сигнала обратное. Вход Т подключен к выходу элемента 2И (D14.1), на вход которого с блока центрального процессора подаются управляющие сигналы PSEN и RD . Когда не осуществляется чтение из ПЗУ программ или из ОЗУ оба эти сигнала установлены в 1, соответственно с выхода конъюнктора на вход Т поступает значение 1 и элемент D15 передает данные со входа А на выход В. Если осуществляется чтение, то один из сигналов устанавливается в 0, и на вход Т поступает значение 0. В результате этого буферный элемент переключается в обратном направлении, и данные из ОЗУ или ПЗУ поступают на блок центрального процессора.

D16 - дешифратор 4 канала на 16. Используется в качестве дешифратора старшей части адреса. На вход элемента поступают 11-14-е разряды адреса. С выхода элемента значения поступают на микросхемы памяти и на устройства в составе других блоков МПС. В любой момент времени на одном из выходов элемента устанавливается логический ноль, на всех остальных - логическая единица (для этого входы разрешения V0 и V1 замкнуты на землю). При поступлении на вход CS микросхемы ПЗУ, логический ноль переводит ее выходы из третьего состояния в состояние, соответствующее прошивке ПЗУ по поступающему на адресные входы 11-разрядному адресу. При поступлении на вход CS микросхемы ОЗУ, логический ноль разрешает операции записи или чтения с этой микросхемой. Поступающий логический ноль на устройства в составе других блоков разрешает операции запись или чтение в этих устройствах.

D17 - двунаправленный буферный элемент с тремя состояниями. Служит для усиления сигналов с выхода блока центрального процессора. Вход ОЕ данного элемента замкнут на землю, при этом выходы данного элемента всегда активны (не находятся в третьем состоянии). На вход Т данного элемента подается значение логической единицы для обеспечения направления передачи со входа А на выход В.

D18 - 8-разрядный регистр с тремя состояниями на выходе. Служит для фиксации поступающего с блока центрального процессора младшего байта адреса. Вход ОЕ данного элемента замкнут на землю, при этом выходы данного элемента всегда активны (не находятся в третьем состоянии). Запись в регистр осуществляется по управляющему сигналу ALE с блока центрального процессора (по положительному фронту сигнала).

D19-D22 - микросхемы ОЗУ. Служат для хранения промежуточных данных. Назначение выводов:

Таблица 3. Назначение выходов микросхем ОЗУ

D23-D30 - микросхемы ПЗУ. Служат для хранения текста программ, а также констант. Назначение выводов аналогично указанному выше.

Блок индикации.

Данный блок служит для индикации значений, пересылаемых через блок памяти из блока центрального процессора. Индикация организована динамическим способом. Т.е. через каждую 1 мс в выполняемой микропроцессором программе возникает прерывание, в ходе обработки которого на следующий индикатор выводят значение и удерживают там до следующего прерывания (1 мс). Всего индикаторов десять (девять семисегментных индикаторов и восемь светодиодов, которые адресуются, как один индикатор). Таким образом, каждый индикатор 100 раз в секунду подсвечивается на 1 мс. Человеческий глаз не в состоянии воспринять такое быстрое изменение значения и воспринимает изображение, как постоянное, не меняющееся.

Рис.6. Функциональная схема блока индикации

Описание элементов блока:

D9 - четыре элемента 2ИЛИ-НЕ. В данном блоке используется лишь один из элементов.

D34 - 4-разрядный двоично-десятичный реверсивный счетчик. Служит для переключения указателя индицируемого регистра. Назначение выводов:

Таблица 4. Назначение выводов счетчика

D36-D37 - 4-разрядные регистры с тремя состояниями. Служат для хранения индицируемого значения. Назначение выводов:

Таблица 5. Назначение выводов регистра

VD1-VD9 - семисегментные светодиодные индикаторы.

VD10-VD17 - светодиоды.

Описание работы блока:

При срабатывании прерывания (используется прерывание от таймера\счетчика 0) микропроцессор записывает в адрес, соответствующий регистрам D36, D37, очередное значение. При этом данные и управляющий сигнал поступают из блока центрального процессора через блок памяти на данный блок. Фактически данные поступают на входы регистров, на управляющие входы Е0, Е1 обоих регистров с выхода блока памяти поступает логический ноль, что разрешает запись в эти регистры. По положительному фронту сигнала WR поступающего с блока памяти на входы С регистров происходит запись данных в эти регистры.

Те же самые управляющие сигналы поступают на вход элемента 2ИЛИ-НЕ, в результате чего с выхода этого элемента на управляющий вход «+1» счетчика поступает логическая единица, по фронту которой происходит инкрементирование содержимого счетчика. Изменение значений на выходах счетчика приводит к изменению состояния дешифратора D35, т.е. в нулевое состояние переключается другая выходная линия данного дешифратора. К выходам дешифратора подсоединены катоды индикаторов (светодиодов).

Когда выходная линия дешифратора установлена в единичное состояние, то на катоде индикаторов (светодиодов) более высокий или равный потенциал напряжения, чем на управляющих анодах. В результате этого все переходы индикатора (светодиода) закрыты и он не горит. При подаче логического нуля на катод индикатора (светодиода) его потенциал становится меньше, чем у управляющих анодов, на которые подана логическая единица и эти переходы начинают светиться.

Блок цифро-аналогового преобразователя.

Данный блок служит для выдачи на внешний разъем аналогового сигнала Y4. Блок принимает данные и управляющие сигналы от блока центрального процессора через блок памяти. Цифровой сигнал Y4 12-разрядный, следовательно запись этого значения в регистры блока должна происходить в два этапа: сначала записывается младший байт значения, а затем старшие 4 разряда. После этого дается команда «Старт ЦАП». Схема данного блока изображена на рис.7.

Рис.7. Функциональная схема блока цифро-аналогового преобразователя

Элементы блока:

D6-D8 - 4-разрядные регистры с тремя состояниями. Используются для хранения 12-разрядного значения цифрового кода Y4. Назначение выводов см. в таблице 5.

D9.1 - элемент 2ИЛИ-НЕ. Служит для управления запуском ЦАП.

D11 - цифро-аналоговый преобразователь. Назначение выводов: D - 12- разрядный цифровой вход, Q - аналоговый выход, C - управляющий вход запуска ЦАП.

Блок аналого-цифрового преобразователя

Данный блок служит для преобразования поступающих на входы МПС аналоговых сигналов Nu1, Nu2, Nu3 в цифровые сигналы. Данные (номер аналогового канала) и управляющие сигналы поступают с блока центрального процессора через блок памяти, и под их воздействием данный блок формирует цифровые данные и передает их на шину данных. Схема блока приведена на рис.8.

Рис.8. Функциональная схема блока аналого-цифрового преобразователя

Описание элементов блока:

D9.2 - элемент 2ИЛИ-НЕ. Используется для подачи сигнала запуска АЦП.

D10 - 4-разрядный регистр с тремя состояниями. Используется для хранения номера аналогового канала. Назначение выводов см. в таблице 5.

D12 - 8-входовой аналоговый коммутатор. Используется для выбора из трех поступающих аналоговых сигналов одного. На аналоговые входы подаются аналоговые сигналы. Имеется 3 цифровых адресных входа выбора сигнала. С выхода коммутатора снимается аналоговый сигнал, поступающий с одного из аналоговых входов в соответствии со значениями, поступившими на адресные входы.

D13 - аналого-цифровой преобразователь. Имеет аналоговый вход, управляющий вход запуска С (срабатывание по положительному фронту сигнала), 12- разрядный цифровой выход Q и флаг готовности АЦП RDY (в схеме не используется).

D31 - четыре элемента 2ИЛИ. В схеме МПС используются лишь два элемента из четырех для подачи сигналов выдачи результатов преобразования на общую шину.

D32, D33 - два двунаправленных буферных элемента. Первый из элементов служит для подачи на общую шину младшего байта 12-разрядного кода с АЦП, второй - для выдачи на общую шину 4-х старших разрядов кода с АЦП (младшая тетрада) и поступающих извне цифровых значений X1-X4 (старшая тетрада). На вход Т подается константа единицы, чтобы однозначно определить направление: от входа А к выходу В. На входы ОЕ подается сигнал к выдаче данных на общую шину.

Описание работы блока:

Вначале в регистр D10 записывается значение номера используемого канала (от нуля до двух). С выхода регистра это значение поступает на адресные входы коммутатора, что вызывает переключение последнего. Время срабатывания коммутатора составляет 0,5 мкс, поэтому к следующей команде на вход АЦП уже поступают необходимые для работы данные. После этого осуществляется запуск АЦП. Время срабатывания АЦП также составляет 0,5 мкс. Результат обработки АЦП сохраняет в своих внутренних регистрах до следующего запуска и выдает их на выход. За счет открытия одного из буферных элементов на блок центрального процессора (через блок памяти) поступает информация с выхода АЦП (либо младшие 8 разрядов, либо старшие 4 разряда плюс значения Х).

Карта распределения адресного пространства МПС.

Таблица 6. Карта адресов внешней памяти

Примечания:

1. Здесь подразумевается, что не указанные в таблице ячейки отсутствуют (или программно не используются) и операции записи и чтения с ними не имеют смысла (или могут привести к нежелательным последствиям).

2. Адресация к внешнему ПЗУ для адресов 0000H-0FFFH используется при верхнем положении тумблера К4 (см. схему блока центрального процессора, рис. 3). Если этот тумблер находится в нижнем положении, то для этих адресов используется встроенное ПЗУ микропроцессора.

Таблица 7. Карта адресов встроенного ОЗУ микропроцессора

Примечание: Область адресов 80H-0FFH используется для регистров специального назначения. Адреса и функции этих регистров строго фиксированы и не могут быть изменены.

Оценка МПС с точки зрения максимального времени выполнения алгоритма.

Выполнение работы основного алгоритма может быть прервано процедурами обработки прерываний. Для того, чтобы можно было реально оценить максимальное время работы алгоритма необходимо сделать следующие оговорки:

1. За время работы алгоритма не было прерываний от источника питания и от внешнего датчика. В противном случае, алгоритм до конца реализован не будет.

2. За время работы алгоритма прерывание с пульта оператора было вызвано лишь один раз. Действительно, приблизительно время работы алгоритма составляет единицы миллисекунд. За это время оператор физически не сможет нажать на кнопку более одного раза.

3. Последовательный канал всегда активен, прием осуществляется без сбоев. В противном случае невозможно определить максимальное время.

Таблица 9. Оценка МПС с точки зрения максимального времени выполнения программы

Оценка сложности исходя из необходимого объема ОЗУ и ПЗУ.

Микропроцессор К1816ВЕ51 имеет встроенное ПЗУ емкостью 4К и ОЗУ емкостью 256 байт. Для решения поставленной задачи этого объема ОЗУ и ПЗУ вполне достаточно. Более того, даже это ОЗУ загружено на 70%, а ПЗУ лишь на 40%. Необходимости во внешних микросхемах ОЗУ и ПЗУ нет и они установлены лишь по требованию заказчика.

Размещено на Allbest.ru

...

Подобные документы

  • Структура микропроцессорной системы, алгоритм ее управления и передачи сигналов. Карта распределения адресов. Разработка электрической принципиальной схемы и выбор элементной базы. Расчет потребляемого тока, блока питания, программного обеспечения.

    курсовая работа [5,1 M], добавлен 22.01.2014

  • Типовая структура ПЭВМ. Основные элементы системного блока персонального компьютера, их функциональное назначение. Управление обменом информации. Назначение оперативной памяти ПК, схема и принцип работы. Основные характеристики микросхем памяти.

    презентация [1,6 M], добавлен 01.05.2012

  • Разработка структурной схемы процессора; синтез микропрограммного и управляющего автомата с жесткой логикой. Функциональная организация процессора: программные модели, форматы данных и команд. Организация оперативной памяти. Проектирование блока операций.

    учебное пособие [1,1 M], добавлен 09.04.2013

  • Разработка алгоритма работы. Выбор и обоснование структурной схемы. Разработка функциональной схемы блока ввода и блока вывода. Проектирование принципиальной схемы блока ввода и блока вывода, расчет элементов. Разработка программного обеспечения.

    курсовая работа [1,7 M], добавлен 25.12.2011

  • Ознакомление с языком ассемблера процессора Neuro Matrix NM 6403, его возможности, особенности работы, содержание операций в регистрах, архитектура. Разработка программы для заполнения блока памяти, компилирование и отладка файла, фиксирование его адреса.

    лабораторная работа [48,2 K], добавлен 18.10.2012

  • Структурная схема системы управления. Характеристики первичных датчиков, электронасоса, индикатора, микроконтроллера, системы прерываний. Работа регистров и аналого-цифрового преобразователя. Алгоритм работы микропроцессора - управляющего устройства.

    курсовая работа [2,2 M], добавлен 06.02.2013

  • Написание алгоритма приема 10 пакетов по 12 байт из последовательного порта и размещение их в памяти PRAM. Создание управляющего блока PTSCB для режима блоковой передачи данных. Аппаратная обработка прерываний в режима аналого-цифрового сканирования.

    практическая работа [2,0 M], добавлен 25.04.2012

  • Характеристика компонентов системного блока: микропроцессора, материнской платы, оперативной памяти, жесткого диска, CD-DVD привода, видеокарты и блока питания. Изучение принципа работы монитора, компьютерной клавиатуры и механического манипулятора мыши.

    курсовая работа [45,7 K], добавлен 04.06.2011

  • Разработка структурной схемы гипотетической ЭВМ, ее функциональной или принципиальной схемы и алгоритма работы конкретного блока, входящего в состав этой ЭВМ. Принципы работы и архитектура центрального процессора и памяти, система прерывания программ.

    курсовая работа [4,1 M], добавлен 25.03.2012

  • Описание структуры обучающего блока. Проектирование его алгоритма и лингвистического и информационного обеспечения. Организация его взаимодействия с базой данных. Разработка графического интерфейса. Программная реализация основных функций приложения.

    дипломная работа [2,1 M], добавлен 20.12.2015

  • Принципы программного управления компьютером. Модульная и функциональная организация, аппаратная реализация электронно-вычислительной машины. Назначение устройств ввода и вывода информации. Функции процессора; устройства внутренней и внешней памяти.

    презентация [2,2 M], добавлен 27.11.2013

  • Общая структура микропроцессора. Жизненный цикл программного обеспечения. Проектирование схемы операционного блока, создание временных диаграмм с использованием средств Microsoft Office и в среде OrCAD. Разработка алгоритма хранения значений констант.

    курсовая работа [839,5 K], добавлен 24.07.2013

  • Описание действий во время сборки системного блока. Выполняемые работы, используемые инструменты. Установка в корпус материнской платы, процессора и кулера, модулей оперативной памяти, дисководов. Обжимка сетевого кабеля. Модернизация офисного компьютера.

    отчет по практике [4,3 M], добавлен 30.04.2014

  • Описание алгоритмов работы программного блока, тестирования, сохранения результатов, просмотра статистики и построения графика. Разработка пользовательского интерфейса. Анализ тестовых испытаний программного блока. Руководство оператора. Охрана труда.

    дипломная работа [4,4 M], добавлен 06.03.2013

  • Функциональная схема микропроцессора Intel 8086 (i8086). Формирование физического адреса памяти, выборка команд из памяти и запись их в очередь команд. Система команд процессора. Суть защищенного режима, переход из защищенного режима в реальный режим.

    практическая работа [93,3 K], добавлен 24.03.2013

  • Принципиальная электрическая схема микропроцессорной системы. Моделирование в Proteus 7.10. Алгоритмы обработки и хранения информации. Аналого-цифровой преобразователь. Назначение выводов источника опорного напряжения. Значения сопротивления резисторов.

    курсовая работа [1,4 M], добавлен 28.05.2013

  • Анализ архитектуры и структуры элементной базы видеоадаптеров компьютера. Учет критериев оптимизации по потребляемой мощности и аппаратным средствам при разработке буферной памяти. Разработка структурной и принципиальной схемы. Подбор блока питания.

    курсовая работа [929,1 K], добавлен 22.04.2014

  • Характеристика микроконтроллера: тип, корпуса и выводы, перечень битов конфигурации и идентификаторов. Разработка и изготовление лабораторного блока для программирования бутлоадера в микроконтроллер: блок-схема устройства, изготовление печатной платы.

    дипломная работа [1,7 M], добавлен 07.06.2012

  • Структура персонального компьютера и принцип его работы. Состав и назначение основных блоков. Классификация компонентов: устройства ввода-вывода информации и ее хранения. Физические характеристики микропроцессора, оперативной памяти, жесткого диска.

    реферат [185,6 K], добавлен 02.06.2009

  • История развития центрального процессора. Основные проблемы создания многоядерных процессоров. Проектирование микропроцессорной системы на базе процессора Intel 8080. Разработка принципиальной схемы и блок-схемы алгоритма работы микропроцессорной системы.

    курсовая работа [467,6 K], добавлен 11.05.2014

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.