Цифрові пристрої - суматори, їх характеристика і призначення

Размещено на http://www.allbest.ru/

План

1. Суматори

2. Загальна характеристика суматорів

3. Призначення суматорів

1. Суматори

Суматор - це пристрій, який перетворює інформаційні сигнали в сигнал, еквівалентний сумі цих сигналів. Суматор служить, перш за все, центральним вузлом арифметико-логічного пристрою комп'ютера, проте він знаходить застосування також і в інших пристроях. По способу дії суматори поділяються на:

· Послідовні

· Паралельні

Напівсуматор - це вузол (рис.16,а,б) з двома входами та двома виходами, який виконує операцію арифметичного додавання двох одно розрядних чисел A та B у відповідності до наступного правила: при будь-яких наборах сигналу A та B на виході сигналу суми S' формується результат додавання по модулю два, на виході сигналу переносу P' у всіх випадках буде 0, крім A=B=1, тоді P'=1. Таким чином, для реалізації напівсуматора необхідні суматор по модулю два та логічний елемент І.

Напівсуматори

Повний одно розрядний суматор виконує операцію арифметичного додавання двох одно розрядних чисел Ai та Bi з урахуванням переносу з молодшого розряду. Він має три входи і два виходи (суми S та сигналу переносу P). Правила роботи суматора визначає таблиця16.

Правила роботи повного одно розрядного суматора

Багато розрядні суматори виконують операцію арифметичного додавання двох багато розрядних чисел. Кількість входів та виходів суматора визначається розрядністю доданків. За організацією переносу розрізняють суматори з послідовним (рис.17) та паралельним перенесенням. За першим способом побудовані, наприклад, чотирьох розрядні суматори К155ИМ3, К555ИМ7. Швидкодія такого суматора визначається часом розповсюдження сигналу через усі його елементи, і тому вона значно нижча за швидкодію елементів.

Суматори з паралельним перенесенням володіють найвищою швидкодією завдяки тому, що мають в своїй структурі схему прискореного перенесення (СПП) в усі розряди одночасно. Прикладом такого суматора є ІМС К555ИМ6. Багато ІМС чотирьох розрядних суматорів мають вмонтовану СПП, наприклад, К561ИМ1, 564ИМ1 (рис.18,а). В цих суматорів затримка формування суми більша за затримку формування сигналу групового переносу: наприклад, у 564ИМ1 затримка по виходах S4 та P складає 1.1 та 0.14мкс відповідно. Тому вмонтована СПП дозволяє значно прискорити процес додавання багато розрядних чисел в пристрої сумування, який створений шляхом з'єднання декількох ІМС суматорів.

Суматор з послідовним перенесенням

Суматор 564ИМ1

Склад суматорів в сеірях ІМС

2. Загальна характеристика суматорів

Суматором називається функціональний вузол комп'ютера, призначений для додавання двох n-розрядних слів (чисел). Операція віднімання заміняється додаванням слів в оберненому або доповняльному коді. Операції множення та ділення зводяться до реалізації багаторазового додавання та зсування. Тому суматор є важливою частиною арифметико-логічного пристрою. Функція суматора позначається буквами SM або ?.

Суматор складається з окремих схем, які називаються одно розрядними суматорами; вони виконують усі дії з додавання значень однойменних розрядів двох чисел (операндів).

Суматори класифікуються за такими ознаками:

- способом додавання;

- паралельні;

- послідовні;

- паралельно-послідовні;

- числом входів;

- напівсуматори;

- одно розрядні;

- багато розрядні суматори.

Організацією зберігання результату додавання - комбінаційні, накопичувальні, комбіновані; організацією перенесення між розрядами - з послідовним, наскрізним, паралельним або комбінованим перенесеннями (з груповою структурою); системою числення - позиційні (двійкові, двійково-десяткові, трійкові) та непозиційні, наприклад, у системі залишкових класів розрядністю (довжиною) операндів - 8-, 16-, 32-, 64-розрядні способом представлення від'ємних чисел - в оберненому або доповняльному кодах, а також в їхніх модифікаціях часом додавання - синхронні, асинхронні.

У паралельних n-розрядних суматорах значення всіх розрядів операндів поступають одночасно на відповідні входи одно розрядних підсумовуючих схем. У послідовних суматорах значення розрядів операндів та перенесення, що запам'ятовувалися в минулому такті, поступають послідовно в напрямку від молодших розрядів до старших на входи одного одно розрядного суматора. В паралельно-послідовних суматорах числа розбиваються на частини, наприклад, байти, розряди байтів поступають на входи восьми розрядного суматора паралельно (одночасно), а самі байти - послідовно, в напрямку від молодших до старших байтів з урахуванням запам'ятованого перенесення.

У комбінаційних суматорах результат операції додавання запам'ятовується в регістрі результату. В накопичувальних суматорах процес додавання поєднується із зберіганням результату. Це пояснюється використанням Т-тригерів як одно розрядних схем додавання.

Організація перенесення практично визначає час виконання операції додавання. Послідовні перенесення схемно створюються просто, але є повільно діючими. Паралельні перенесення схемо організуються значно складніше, але дають високу швидкодію.

Розрядність суматорів знаходиться в широких границях: 4-16 - для мікро- та міні-комп'ютерів та 32-64 і більше - для універсальних машин.

Суматори з постійним інтервалом часу для додавання називаються синхронними. Суматори, в яких інтервал часу для додавання визначається моментом фактичного закінчення операції, називаються асинхронними. В асинхронних суматорах є спеціальні схеми, які визначають фактичний момент закінчення додавання і повідомляють про це в пристрій керування. На практиці переважно використовуються синхронні суматори. Суматори характеризуються такими параметрами:

- швидкодією;

- часом виконання операції додавання ta, який відраховується від початку подачі операндів до одержання результату;

- часто швидкодія характеризується кількістю додавання в секунду Fa=1/ta, тут маються на увазі операції типу регістр-регістр (тобто числа зберігаються в регістрах АЛП);

- апаратурними витратами: вартість одно розрядної схеми додавання визначається загальним числом логічних входів використаних елементів; вартість багато розрядного суматора визначається загальною кількістю використаних мікросхем;

- споживаною потужністю суматора.

Однорозрядні суматори

Однорозрядні суматором називається логічна схема, яка виконує додавання значень i-х розрядів Xi та Yi двійкових чисел з урахуванням перенесення Zi з молодшого сусіднього розряду та виробляє на виходах функції результат Si і перенесення Pi в старший сусідній розряд. На основі одно розрядних схем додавання на три входи та два виходи будуються багато розрядні суматори будь-якого типу. Алгоритм роботи одно розрядного суматора відображається таблицею істинності (табл. 10.1).

На основі табл. 10.1 записується система логічних функцій для результату Si та перенесення Pi у ДДНФ:

Карти Карно для мінімізації функцій: а - Si; б - Рi. При проектуванні комбінаційних одно розрядних суматорів враховують такі чинники схема має характеризуватися регулярністю (подібністю) структури та мінімальною вартістю, тобто мати по можливості найменше число логічних входів всіх елементів з метою підвищення швидкодії багато розрядного суматора потрібен мінімальний час одержання функції перенесення tП=k tР, де k - число послідовно увімкнених елементів від входів до виходів Рi або tP - середня затримка розповсюдження сигналу одним логічним елементом в обраній серії інтегральних мікросхем; параметр k часто називають каскадністю (поверховістю) схем. Таким чином, для мінімізації часу одержання перенесення необхідно зменшити каскадність схеми та використати інтегральні мікросхеми з малим часом затримки розповсюдження сигналу для схем одно розрядних суматорів на основі рівнянь необхідно виробляти як прямі Pi , так й інверсні значення функції перенесення. Така організація перенесень називається парафазною.

Для побудови схеми одно розрядного суматора на універсальних логічних елементах НЕ І рівняння перетворюються на основі правил подвійної інверсії та де Моргана до такого вигляду:

Схеми підсумовування: а, б - напівсуматор і його умовне позначення; в, г - одно розрядний суматор і його умовне позначення

Послідовний багато розрядний суматор

Послідовний двійковий багато розрядний суматор містить: n-розрядні зсуваючі регістри операндів X і Y, регістр результату S, одно розрядний суматор SM і двоступеневий D-тригер для запам'ятовування перенесення. Усі регістри забезпечують одночасне зсування праворуч, у бік молодших розрядів.

Схема послідовного багато розрядного суматора. У послідовному суматорі попарна подача значень розрядів Xi і Yi починається з молодших розрядів. Утворюються значення суми Si і перенесення Pi, які записуються відповідно в регістр результату та в тригер запам'ятовування перенесення на один такт Тс. Послідовне додавання виконується за стільки тактів, скільки розрядів у числі. Тому час додавання tS визначається співвідношенням: tS = nTс, де Тс - тривалість машинного такту.

Від'ємні числа рекомендується представляти в доповняльному коді. Послідовний суматор потребує мінімальних апаратних витрат, однак тривалість операції додавання пропорційна розрядності операндів. Тому послідовний суматор можна використовувати у відносно повільно діючих цифрових пристроях.

Паралельні багато розрядні суматори

Паралельний багато розрядний суматор містить n одно розрядних схем додавання, наприклад, чотири.

Паралельний чотири розрядний суматор: а - схема; б - умовне позначення

Значення всіх розрядів двох чисел Х та Y поступають на входи відповідних однорозрядних суматорів паралельно (одночасно). В паралельних суматорах з послідовним перенесенням значення сигналу перенесення Pi передається від розряду до розряду послідовно в часі (асинхронно). При застосуванні оберненого коду перенесення з найстаршого розряду подається на вхід перенесення молодшого розряду по ланцюзі циклічного перенесення. При застосуванні доповняльного коду ланцюг циклічного перенесення розривається, а на вхід перенесення молодшого розряду подається логічний нуль. У паралельних суматорах з послідовним перенесенням час додавання визначається співвідношенням tS = (n-1) tП + tS , де tП - час формування перенесення в кожному розряді, tS - час додавання в найстаршому розряді. У гіршому випадку можливий варіант, коли сигнал перенесення послідовно розповсюджується від першого до n-го розряду.

Мікросхеми ALU. Промисловість випускає мікросхеми із символом функції ALU для виконання 16 арифметичних та 16 порозрядних логічних мікрооперацій залежно від вхідних сигналів настройки. У серіях ТТЛШ 530, 531, 533, 555 та 1533 вони мають позначення ИП3; в серіях ЕЗЛ 100, 500 і 700 використовують позначення ИП179. Мікросхема ALU в серіях ТТЛШ має інформаційні входи для подання двох чотири розрядних операндів X i Y входи настроювання E3-E0 для задання номера однієї з мікрооперацій вхід M для задання типу мікрооперації: М=0 - арифметичні, М=1 - логічні вхід перенесення, необхідний тільки при виконані арифметичних мікрооперацій виходи: результату мікрооперації S4-S1, послідовного перенесення L, генерації G, транзиту Н, а також вихід з відкритим колектором від внутрішнього компаратора для вироблення ознаки рівності операндів FA=B. Перелік арифметичних і логічних операцій, які виконують ALU, наведений у табл. 10.2. При виконанні логічних операцій перенесення між розрядами не використовується.

Арифметичні операції реалізуються з урахуванням перенесень і позик. В арифметичні операції включені фрагменти логічних дій. Наприклад, запис означає, що спочатку виконується операція інверсії, потім - логічного додавання (X v Y) та логічного множення, а потім одержані таким чином два числа додаються арифметично з урахуванням перенесень.

Двійково-десяткові суматори використовуються для обробки масивів десяткової інформації за порівняно простими алгоритмами, оскільки при цьому вилучаються витрати часу на переведення чисел з десяткової системи числення в двійкову і навпаки.

Кожна десяткова цифра Xi кодується двійковим кодом прямого заміщення “8421” (двійковою тетрадою), тобто Xi=Xi4Xi3Xi2Xi1 і Yi=Yi4Yi3Yi2Yi1. Наприклад Xi=710=01112-10, Yi=910=10012-10; для дворозрядних десяткових чисел: XiXi-1=1610=000101102-10: YiYi-1=2810=001010002-10.

Один розряд двійково-десяткового суматора (декада) містить чотирирозрядний суматор SM1 для одержання попередньої суми в тетраді, чотирирозрядний суматор SM2 для корекції результату та логічний елемент І ЧИ для вироблення ознак.

Однорозрядний двійково-десятковий суматор:

а - схема;

б - умовне позначення

Декада працює таким чином. Двійкові тетради десяткових цифр Xi=Xi4Xi3Xi2Xi1 і Yi=Yi4Yi3Yi2Yi1 разом із перенесенням поступають на входи суматора SM1 і на його виходах утворюється попередня сума S'iT=S'i4S'i3S'i2S'i1, де S'iT - десятковий еквівалент тетради.

При цьому можливі три випадки:

1) для значення 0 ? S?iT ? 9 корекція не потрібна;

2) для значень 10 ? S?iT ?15 потрібно відняти з попередньої суми число 10 і здійснити перенесення в старшу сусідню декаду; віднімання числа 10 в доповняльному коді відповідає додаванню за допомогою суматора SM2 до попереднього результату числа шість, тобто плюс 01102; ознакою такої корекції є одиничне значення функції корекції суми та перенесення F?iT=S?i4S?i3 v S?i4S?i2, яке реалізується елементом І ЧИ;

3) для значень 16 ? S?iT ? 19 на виході суматора SM1 виникає перенесення PiT з вагою 1610. Однак у старшій декаді його значення сприймається як 10, тому потрібно додати до попереднього результату за допомогою суматора число шість, тобто 01102.

Схема чотирирозрядного двійково-десяткового суматора.Операція віднімання в двійково-десятковому суматорі заміняється додаванням операндів у оберненому або доповняльному кодах. Обернений код від'ємних десяткових чисел одержують заміною кожної цифри її доповненням до дев'яти. Схема одного десяткового суматора з перетворювачами прямого коду операндів і результату в обернений код.

Схема одного розряду десяткового суматора з перетворювачами прямого коду в обернений

Значення від'ємних чисел при Xзн=1, Yзн=1, Sзн=1 інвертується схемою “виключальне ЧИ”; при цьому утворюється двійковий код тетрад з надлишком шість. Корекцію результату виконують суматорами SM1, SM2 і SM3, в яких віднімання замінюється додаванням двійкової тетради з оберненим кодом числа шість, тобто плюс 10102.

3. Призначення суматорів

Суматор призначений для арифметичного додавання двох чисел. При додаванні двох багато розрядних двійкових чисел по модулю два (доданки і перенос, який поступив з молодшого розряду ) і формується сигнал переносу в старший розряд

Принцип додавання багато розрядних двійкових чисел полягає у тому, що у кожному з розрядів виконуються однотипні дії: визначається цифра суми шляхом додавання по модулю 2 цифр доданків і переносу з попереднього розряду і формується перенос, який надходить до наступного розряду. Ці дії реалізуються двійковим одно розрядним суматором. Така однотипність дій при додаванні різних розрядів багато розрядних доданків дозволяє реалізувати багаторозрядні суматори як у послідовному вигляді - за рахунок послідовного виконання додавання розрядів за допомогою одного одно розрядного суматора, так і у паралельному - за допомогою схеми, що вміщує кілька однотипних фрагментів (за числом розрядів доданків), кожен з яких має свій одно розрядний суматор. суматор сигнал число

Недоліком суматору з послідовним переносом є те, що отримання результату у старшому розряді суматора можливе тільки після завершення розповсюдження переносу по усіх розрядах, що знижує швидкодію пристрою. Тому інколи у схемах паралельних суматорів організують паралельний перенос. Для цього у кожному одно розрядному двійковому суматорі додатково формується сигнал розповсюдження переносу. Ідея прискорення переносу полягає у тому, що при Аi = Bi =1 у i-му розряді буде мати місце перенос до наступного розряду, незалежно від наявності переносу із попереднього розряду. Таким чином у цьому випадку можна передавати сигнал переносу для обчислення старших розрядів, не чекаючи закінчення формування переносу із молодших розрядів. Для реалізації прискореного переносу схему паралельного суматора треба дещо ускладнити додатковими логічними елементами.

Використана література

1. Основы промышленной электроники/ Под ред. В.Г. Герасимова. -М.: Высшая школа, 1978.

2. Изъюрова Г.И., Кауфман М.С. Приборы и устройства промышленной электроники. -М.: Высшая школа, 1975.

3. Миклашевский С.П. Промышленная электроника. -М.: Высшая школа, 1973.

4. Горбачев Г.Н., Чаплыгин Е.Е. Промышленная электроника. - М.: Высшая школа, 1988.

5. Основы промышленной электроники/Под ред. В.Г. Герасимова. - М.: высшая школа, 1982.

6. Гершунский В.С. Основы электроники. - К.: Вища школа, головн. из-во, 1982.

7. Жеребцов И.П. Основы электроники. - Л.:Энергоатомиздат, 1985.

Нагорский В.Д. Электроника и электрооборудование. - М.: Высшая школа, 1986.

Размещено на Allbest.ru