Проектирование универсальной микроЭВМ

Размещено на http://www.allbest.ru/

Министерство образования Республики Беларусь

Учреждение образования

Брестский государственный технический университет

Кафедра ЭВМиС

Пояснительная записка к курсовому проекту

по дисциплине: Микропроцессорная техника

на тему:

Проектирование универсальной микроЭВМ

Выполнил:студент IV курса

ФЭИС группы ПЭ3

Медведицын В.И.

Руководитель:Разумейчик В.С.

Брест 2010



СОДЕРЖАНИЕ

ВВЕДЕНИЕ

1. ФУНКЦИОНАЛЬНОЕ ПРОЕКТИРОВАНИЕ

1.1 Анализ исходных данных

1.2 Выбор и обоснование элементной базы

1.3 Выбор и обоснование структурной схемы

2. СТРУКТУРНОЕ ПРОЕКТИРОВАНИЕ

2.1 Разработка структуры блока ЦП

2.2 Разработка структуры блока памяти

2.3 Разработка структур интерфейса устройств

2.3.1 Устройство клавиатуры и отображения

2.3.2 Параллельный порт ввода и вывода

2.3.3 Асинхронный последовательный порт вывода

2.4 Разработка системного интерфейса

3. СХЕМОТЕХНИЧЕСКОЕ ПРОЕКТИРОВАНИЕ

3.1 Расчет электрических параметров элементов

3.2 Обеспечение электрической совместимости элементов

4. РАЗРАБОТКА ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ

4.1 Анализ алгоритма теста ОЗУ

4.2 Реализация программы теста ОЗУ

ЗАКЛЮЧЕНИЕ

СПИСОК ЛИТЕРАТУРЫ



ВВЕДЕНИЕ

Появление и бурное развитие микропроцессоров (МП), микроЭВМ и систем на их основе стало возможным благодаря значительным достижениям микроэлектронной технологии изготовления средств вычислительной техники (ВТ). Успехи полупроводниковой электроники привели к появлению больших и сверхбольших интегральных схем (БИС и СБИС) с плотностью размещения компонентов от десятков до сотен тысяч транзисторов на кристалле. Использование этих схем позволяет значительно повысить эффективность цифровых систем: увеличить их производительность и надежность, уменьшить габариты, массу, потребляемую мощность и стоимость.

Еще более динамичным является развитие микропроцессорных систем. Первое поколение микропроцессорных комплектов БИС представляло набор модулей с жесткой структурой, ориентированных на применение в конкретных системах с большим объемом выпуска. Последующие комплекты благодаря использованию принципов микропрограммирования нашли широкие области применения ввиду появившейся возможности проблемной ориентации. Высокими темпами развивается интегральная технология. Степень интеграции БИС удваивается ежегодно, стоимость вентиля - элементарного функционального элемента БИС - уменьшается каждые 10 лет в 103-104 раз, стоимость выполнения элементарной функции ежегодно снижается в 2 раза.

МП, микроЭВМ и системы на их основе имеют два направления применения:

- традиционное для средств ВТ;

- нетрадиционное (вместо устройств с жесткой структурой), в котором до появления МП использование средств ВТ и не предполагалось.

Говоря о месте и роли МП и микроЭВМ в иерархии средств ВТ, необходимо иметь в виду оба эти направления.

Значительные успехи в микропроцессорной технике привели к появлению и развитию на рубеже 70-80-х годов ХХ столетия весьма перспективных и обладающих большим быстродействием по сравнению с традиционными ЭВМ мультимикропроцессорных систем (ММПС), которые весьма значительно повлияли на развитие современной науки и техники.

Благодаря сверхвысокой производительности ММПС стало возможным достижение больших успехов в решении таких важных научных и технических задач, как робототехника, стенография и теория полей, радио- и гидролокация, распознавания образов, геофизика, цифровая обработка сигналов и многие другие.

С другой стороны, развитие микропроцессорных средств влияет на достижения в области теории проектирования вычислительной техники: появляются все более перспективные архитектуры МПС и их компонентов (RISK

- процессоры, транспьютеры, сигнальные процессоры и т.п.).

Неоценимое значение современные МПС имеют в теории и практике проектирования локальных и глобальных вычислительных сетей, расширяя тем самым области эффективного применения современных средств ВТ.

Перспективность применения МПС в различных системах управления обусловлена, в первую очередь, такими достоинствами МП, как малые габариты, низкая потребляемая мощность, возможность подключения большого количества процессоров к каналам управления, простота программной настройки и перестройки.

Внедрение МПС в контрольно-измерительную аппаратуру позволяет повысить точность измерений, надежность, расширить функциональные возможности приборов и обеспечивает выполнение следующих функций: калибровка, коррекция и температурная компенсация, контроль и управление измерительным комплексом, принятие решений и обработка данных, диагностика неисправностей, индикация, испытание и проверка приборов.

Внедрение МПС в системы связи обусловлено все большим вытеснением аналоговых методов цифровыми и привело к их широкому использованию в мультиплексорах, преобразователях кодов, устройствах контроля ошибок, блоках управления передающей и приемной аппаратуры.

Все шире используются МПС в таких устройствах, как контрольно-расчетные терминалы торговых центров, автоматизированные электронные весы, терминалы и кассовые аппараты для банков и т.п. Применение МП и МПС в бытовой технике открывает также широкие возможности последней с точки зрения повышения надежности, эффективности и разнообразия применений.

Доля применения МПС в различных областях военной техники растет с каждым годом (от навигационных систем летательных аппаратов до управления движением транспортных роботов.

В данном курсовом проекте необходимо спроектировать универсальную микроЭВМ с заданными характеристиками. Это позволяет детально разобраться и усвоить на примере методы организации и функционирования процессоров. А данный опыт позволяет досконально освоить работу однокристальных микропроцессоров, изучить архитектуру взаимодействия элементов микропроцессорного комплекта применяемых широко в ЭВМ, что дает представление о работе ЭВМ в целом.



1. ФУНКЦИОНАЛЬНОЕ ПРОЕКТИРОВАНИЕ

1.1 Анализ исходных данных

Исходные данные к проекту:

- разрядность шины данных 8 бит. Это означает, что за один системный такт устройство должно будет обрабатывать данные не более 16 бит;

- объем ОЗУ (на ИС СЗУПВ) 16 кслов, объем ПЗУ 16 кслов;

- быстродействие процессора - 7 млн. команд регистр-регистр в секунду. Этот параметр будет влиять на выбор соответствующей модели микропроцессора и соответствующего блока генератора тактовых импульсов и кварцевого резонатора для обеспечения требуемого быстродействия;

- количество клавиш устройства ввода - 16;

- устройство отображения - 1 строка из 8 8-сегментных символов;

- параллельный интерфейс - 1 порт ввода, 1 вывода с программным квитированием;

- асинхронный последовательный интерфейс: скорость передачи - 600 бит/с, разрядность кода символа - 5 бит, контроль четности. Этот параметр будет влиять на выбор СБИС последовательного интерфейса или на характер его организации за счёт дискретных элементов;

- алгоритм программы - тест ОЗУ «Галопирующий адресный код».

1.2 Выбор и обоснование элементной базы

Первым делом выберем для микроЭВМ микропроцессор. Так как шина данных восьмиразрядная, то рассмотрим микропроцессор i8088 фирмы Intel. Микросхема Intel i8088 представляет собой 16-битный процессор с 8-битовой шиной данных. Условно графическое обозначение (УГО) приведено на рисунке 1.1. Большая интегральная схема i8088 имеет 40 контактов, содержит около 29 000 транзисторов и питается от источника с напряжением +5 В, тактовая частота составляет 5; 8 МГц. Назначение выводов приведено в таблице 1.1.

В ЦП i8088 предусмотрено 2 режима работы - минимальный и максимальный. Минимальный рассчитан на небольшие однопроцессорные системы, в которых все необходимые сигналы управления шиной генерирует непосредственно сам центральный процессор (что минимизирует логику управления шиной). Максимальный рассчитан на многопроцессорные системы. Так как наша система однопроцессорная и к ней подключено малое число устройств, следовательно, будем использовать МП 8088 в минимальном режиме.

Процесс выполнения любой команды в МП состоит из следующих этапов:

1. Извлечение кода команды и операндов (если это требуется) из памяти.

2. Выполнение команды.

3. Запись результата (если это требует команда).

Рисунок 1.1 - УГО БИС МП i8088



Таблица 1.1

Обозначение	Номер вывода	Тип	Назначение
AD7-AD0	9-16	I/O	Выводы адреса/данные.
A15-A8	2-8, 39	O	Выводы старшей тетрады адреса.
A19/S6, A18/S5, A17/S4, A16/S3	35 -38	O	Выбор старшей тетрады адреса
RD	32	O	Read - выходной сигнал чтения. Указывает на то, что МП выполняет цикл чтения
READY	22	I	Входной сигнал готовности, подтверждающий, что ячейка памяти или устройство ввода/вывода, адресуемое в команде, готово к взаимодействию с МП при передаче данных.
INTR	18	I	Входной сигнал запроса (при Н-уровне) маскированного прерывания. Если прерывания разрешены =1, МП переходит к подпрограмме обработки прерывания, в противном случае игнорирует этот сигнал
TEST	23	I	ТЕСТ: вход анализируемой командой 'wait for test''. Если вход ТЕСТА является НИЗКИМ уровнем, выполнение продолжается, в противном случае процессор ожидает в состоянии ''ожидание''. Этот вход синхронизируется непосредственно в течение каждого цикла часов на передовом фронте CLK.
NMI	17	I	Вход немаскируемого запроса-прерывания
RESET	21	I	Вход аппаратурного сброса МП. Запрещаются прерывания.
CLK	19	I	Вход импульса синхронизации
Vcc	40		Vcc: + 5V ±10% вывод питания.
GND	1, 20		GND: вывод земли.
MN/MX	33	I	Вход задания работы i8088 в минимальном/максимальном режиме.
io/m	28	O	Доступ к памяти = низкий уровень, порты ввода/вывода = высокий уровень
WR	29	O	Строб записи вывода.
INTA	24	O	Подтверждение запроса-прерывания по входу INTR,активный НИЗКИЙ уровень в течение T2, T3, и Tw каждого прерывания подтверждает цикл.
ALE	25	O	Строб присутствия адреса на выводах AD15..AD0.
DT/R	27	O	Направление передачи данных (1 - из МП, 0 - в МП).
DEN	26	O	Разрешение данных при нуле.
HOLD, HLDA	31,30	I, O	HOLD: вход запроса захвата системного интерфейса. HLDА: выход разрешения захвата системного интерфейса.
SSO	34	O	ЛИНИЯ СТАТУСА: логический эквивалент SO в максимальном режиме.

Данный микропроцессор имеет ограниченную нагрузочную способность своих выходов, поэтому для подключения к его выходам устройств, воспользуемся микросхемой КР580ВА86 - двунаправленным 8-разрядным шинным формирователем, обладающий повышенной нагрузочной способностью. А также микросхемой КР580ИР82 - адресным регистром. Условные графические обозначения приведены на рисунке 1.2 и рисунке 1.3 соответственно.

Входы шинного формирователя T (направление информации) и \OE (управление состоянием выходов) шинного формирователя подключаются к выходам микропроцессора DT/\R и \DEN соответственно. Входы A0...A7 шинного формирователя подключаются к выходам AD0...AD7 микропроцессора. Выходы шинных формирователей подаются на шину данных под именами D1...D8.

Рисунок - 1.2 УГО ИС КР580ВА86

Адресный регистр служит для формирования адреса. Так как в данной микропроцессорной системе адрес может формировать только микропроцессор, то выходы адресного регистра всегда будут активны, следовательно, на вход \ОЕ необходимо подать напряжение логического нуля. На вход STB (защелкивание входной информации) подается сигнал ALE микропроцессора, а на информационные входы DI0...DI7 подаются сигналы с выходов AD0...AD7 микропроцессора. Сигналы с выходов DO0...DO7 адресного регистра подаются на шину адреса пол именами A1...A8.



Рисунок 1.3 - УГО ИС КР580ИР82

Тактирование работы МП БИС i8088 осуществляет генератор тактовых импульсов i8284. Микросхема i8284 представляет собой тактовый генератор и задающее устройство для микропроцессора i8088. Ее значение - формирование тактовых сигналов для микропроцессора и периферийных устройств, а также сигналов «Reset» и «Ready». УГО микросхемы приведено на рисунке 1.4, назначение выводов - в таблице №1.5.

Микросхема состоит из следующих функциональных узлов: задающего мультивибратора, делителей на 2 и на 3, формирователя тактового сигнала, схем синхронизации и выбора задающей частоты и схем формирования сигналов «Reset» и «Ready». При использовании кварцевого резонатора возможна работа на его гармониках. В микросхеме i8284 имеется три частотных выхода: OSC - мультивибратор, CLK - тактовый сигнал МОП и PCLK - периферийный тактовый сигнал ТТЛ. Основная частота кварцевого резонатора, тактовая частота процессора и импульсы синхронизации связаны следующим образом F_рез=3F_CLK=6F_PCLK, т.е. для обеспечения необходимого быстродействия необходим кварцевый резонатор на частоту 42 Мгц, при этом тактовая частота процессора - 14 Мгц, а частота синхронизации - 7 Мгц.

Из-за того что, интерфейсные БИС серии КР1810 работают на частоте не более 2,5 Мгц, используем делитель частоты PCLK на коэффициент DIV=8 счетчик делитель К155ИЕ8. В таком случае получаем на шине управления PCLK=1 Мгц. При этом сигналами AEN для блока индикации и клавиатуры и последовательного порта вывода будут служить их сигналы CS, а в качестве RDY для них будет служить сигнал триггера, который появится по заднему фронту PCLK. Сигналы AENa, AENb, RDYa, RDYb будут в дальнейшем использоваться параллельными портами ввода/вывода с программным квитированием.

Выход OSC может подключаться к другим генераторам i8284 в качестве источника внешней частоты. Сигнал OSC используется также для тактирования схемы управления динамическим ОЗУ. Сигнал OSC инвертирован по отношению к сигналу мультивибратора, управляющему тактовым сигналом CLK. Скважность импульса OSC равна 2. Периферийный тактовый сигнал PCLK образуется путем деления на 2 частоты сигнала CLK. Он предназначен для тактирования различных периферийных устройств, работающих на уровнях сигнала ТТЛ.

Рисунок 1.4 - УГО тактового генератора i8284

Таблица 1.2

Вывод	Обозначение	Функциональное назначение выводов
1	CSYNC	Синхронизация, = 1 - генератор остановлен, = 0 - работает
2	PCLK	Выход синхронизации периферийных устройств
3		Адрес готовности шины 1
4	RDY1	Сигнал готовности шины 1 из адресуемого устройства
5	READY	Готовность
6	RDY2	Сигнал готовности шины 2 из адресуемого устройства
7		Адрес готовности шины 2
8	CLK	Выход тактирования i8088 с и скважностью 3
9	GND	Общий
10	RESET	Выход управления сбросом микропроцессора
11		Вход не нормированного импульса сброса
12	OSC	Мультивибратор c частотой
13		Выбор источника частоты: = 1 - генератор используется в качестве опорных внешних ТТЛ импульсов, поступающих на вход EFI; = 0 - генератор тактируется кварцевым резонатором или LC-контуром
14	EFI	Внешняя частота
15	N.C.	Вывод подключения внешнего LC-контура, обеспечивающего генерацию опорных сигналов синхронизации.
16, 17	X1, X2	Выводы подключения кварцевого резонатора. С резонансной частотой
18	Vcc	Напряжение питания

В этом пункте произведем выбор микросхем памяти. Необходимо учитывать их быстродействие, разрядность и объем. Так как микропроцессор будет работать на частоте 14 МГц, то один такт цикла микропроцессора составляет 71 нс. Следовательно, время выборки адреса в микросхемах памяти не должно превышать 2*71=142 нс. С учетом этих требований и требований из технического задания выбираем микросхемы памяти:

- ОЗУ: микросхема 6264LP-10: информационная емкость - 64 Кбит, внутренняя организация - 8Кx8, время выборки - 100 нс.

- ПЗУ: микросхема КР1656РЕ4: информационная емкость - 64 Кбит, внутренняя организация - 8Кx8, время выборки - 55 нс.

Условное графическое обозначение ИС ОЗУ и ПЗУ приведено на рисунке 1.5.

Рисунок 1.5 - УГО микросхем памяти

В микроконтроллере также необходимо реализовать последовательный интерфейс. Для его организации выберем микросхему КР580ВВ51. Она представляет собой универсальный синхронно-ассинхронный приемопередатчик и предназначена для организации обмена между МП и внешним устройством в последовательном формате. Скорость передачи данных задается подключением внешнего генератора ко входу \RхС. Режим работы задается программно, путем загрузки в контроллер управляющих слов из МП.

В качестве последовательного интерфейса ввода/вывода используем микросхему КР580ВВ51А. Она позволит нам организовать асинхронный последовательный интерфейс со скоростью 600 бит/с, 5 битный с проверкой на чётность, путём соответствующей программной настройки. Микросхема КР580ВВ51 - универсальный синхронно-асинхронный приёмопередатчик (УСАПП), предназначенный для аппаратной реализации последовательного протокола обмена между микропроцессором и каналами последовательной передачи дискретной информации. Условное графическое обозначение микросхемы КР580ВВ51 показано на рисунке 1.6. Назначение её выводов представлено в таблице 1.6.

Рисунок 1.6 - УГО ИС КР580ВВ51



Таблица 1.3

Номер вывода	Обозначение	Вход/выход	Описание
1, 2,5-8, 27, 28	D0-D7	вход/выход	Канал данных - обмен информацией между микропроцессором и микросхемой
3	RxD	вход	Приёмник микросхемы
4	GND	-	Земля
9	\TxC	вход	Синхронизация передачи
10	\WR	вход	Запись информации
11	\CS	вход	Выбор микросхемы
12	CO/D	вход	Управление/данные
13	\RD	вход	Чтение информации
14	RxRDY	выход	Готовность приёмника
15	TxRDY	выход	Готовность передатчика
16	SYNDET	вход/выход	Вид синхронизации.
17	\CTS	вход	Готовность внешнего устройства принять данные
18	TxE	выход	Конец передачи
19	TxD	выход	Передатчик микросхемы
20	CLK	вход	Синхронизация
21	RES	вход	Установка исходного состояния
22	\DSR	вход	Готовность внешнего устройства передать данные
23	\RTS	выход	Запрос приёмника внешнего устройства на приём данных
24	\DTR	выход	Запрос передатчика внешнего устройства на передачу данных
25	\RxC	вход	Синхронизация приёма
26	Ucc	-	Напряжение питания +5В 5%

Для отображения информации выберем восемь знако-синтезирующих индикаторов АЛС324А (см. рисунок 1.7). Индикаторы имеют семь излучающих свет диодов при воздействии прямого тока. Различные комбинации элементов, обеспечиваемые внешней коммутацией, позволяют воспроизвести цифры от 0 до 9 и децимальную точку. Выпускаются в пластмассовом корпусе, у индикаторов АЛС324А элементы имеют общий катод. Обратное напряжение любой формы и периодичности - 5 В.



Рисунок 1.7 - УГО ИС АЛС324А

Для управления индикаторами и клавиатурой выберем микросхему КР580ВВ79. УГО изображено на рисунке 1.8.

Рисунок 1.8 - УГО ИС КР580ВВ79

Назначение выводов ИС КР580ВВ79 представлено в таблице 1.4.

Таблица 1.4

Вывод	Обозначение	Функциональное назначение выводов
12-19	D0..D7	Двунаправленная ШД
3	CLK	Вход синхронизации ИС
9	RES	Сброс
22	\CS	Выбор ИС
11	\RD	Вход чтения
10	\WR	Вход записи
32-35, 13	SL0..SL3	Линии сканирования
37	CNTL	Контроль\Строб
36	SHFT	Сдвиг
27, 26, 24, 23	А0..А3	Дисплей (А)
28-31	В0..В3	Дисплей (В)
23	BD	Чистый дисплей
4	INT	Запрос прерывания на выходе

1.3 Выбор и обоснование структурной схемы

Как уже оговаривалось ранее, для проектирования микроЭВМ будем использовать модульный принцип проектирования, который заключается в разбиении схемы микроЭВМ на несколько функционально законченных модулей со своими схемами управления.

Обмен информацией между модулями и межмодульные связи должны осуществляться посредством шин, доступ к которым должны иметь все основные модули системы. При этом необходимо учитывать, что в каждый момент времени обмен информацией возможен только между двумя модулями.

Выделим следующие модули проектируемой микроЭВМ:

- блок центрального процессора, используемый для обработки данных и управления периферийными устройствами;

- блок памяти, включающий ОЗУ (для временного хранения данных и программ) и ПЗУ (для длительного хранения данных и программ);

- устройство клавишного ввода - для ввода информации;

- два параллельных порта ввода и вывода, выполняющие вывод\ввод информации из микроЭВМ в параллельном коде.

- последовательный порт вывода, выполняющий ввод информации в микроЭВМ в последовательном коде.

Для объединения перечисленных модулей в микроЭВМ необходимы три шины:

- шина адреса, предназначенная для выбора ячеек памяти и интерфейсных устройств;

- шина данных, предназначенная для обмена данными между модулями микроЭВМ;

- шина управления.

Структурная схема проектируемой микроЭВМ приведена на рисунке 1.9.

Рисунок 1.9 - Структурная схема проектируемой микроЭВМ

микроэвм схема программа код



2. СТРУКТУРНОЕ ПРОЕКТИРОВАНИЕ

2.1 Разработка структуры блока ЦП

Блок ЦП состоит из следующих структурных частей:

– ЦП

– ГТИ;

– Регистры адреса;

– Шинный формирователь;

– Формирователи сигналов управления СИ.

По заданию наша проектируемая микроЭВМ однопроцессорная, тогда ЦП должен формировать управляющие сигналы для СИ: M/IO, RD и WR.

МП мультиплексирует сигналы адреса и данных, и имеет 20 контактов адреса, причем сигналы адреса и состояния мультиплексируются на контакты 4-х старших бит адреса.

Длина очереди команд МП i8088 равна 4 байта, поскольку МП может считывать только байты (а не слова) за один цикл шины и соответствующее увеличение выборки команд не позволяет полностью использовать 6-байтовую очередь для повышения производительности.

Контакты 1 и 20 заземляются. Контакты 16-9 (AD0-AD7) в первой части цикла шины несут сигналы адреса, необходимого для передачи, а в остальной части цикла используются для передачи данных.

Используем делитель частоты (счетчик K155ИЕ8) PCLK с коэффициентом DIV=8, следовательно на шине управления PCLK=1МГц. При этом сигналами AEN для блока индикации и клавиатуры и последовательного порта вывода будут служить их сигналы CS, а в качестве RDY для них будет служить сигнал с триггера, который появится по заднему фронту PCLK. Сигналы AEN_A, AEN_B, RDY_A и RDY_B будут в дальнейшем использоваться параллельным портами ввода/вывод с аппаратным квитированием.

На контакт 40 подается напряжение питания, равное +5В 10%. Системы на базе КМ1810ВМ88 обычно требуют только ТТЛ - совместимого питания +5В, что упрощает разработку источника питания.

Выбор режима функционирования генератора i8284 определяется потенциалом на входе F/C. Если на входе F/C=1, частота определяется входом EFI, а при F/C=0 - входом кварцевого резонатора.

Реализация блока ЦП показана на рисунке 2.1, а временные диаграммы на рисунке 2.2.

Рисунок 2.1 - Блок ЦП

Рисунок 2.2 - Временные диаграммы работы процессора

2.2 Разработка структуры блока памяти

Согласно техническому заданию микроЭВМ должна включать 16 Кбайт ОЗУ и 16 Кбайт ПЗУ. Составим карту адресного пространства памяти:

Рисунок 2.3 - Карта адресного пространства микроЭВМ

ОЗУ занимает адреса 00000h…03FFFh, что обусловлено особенностями системы прерываний микропроцессора i8088. После сброса микропроцессор начинает выполнять команду по адресу FFFF0h, следовательно, ПЗУ должно перекрывать этот адрес плюс некоторое количество памяти после него, для хранения кода команды перехода на программу, выполняющуюся после сброса микропроцессора. Поэтому ПЗУ расположим по адресам FC000h…FFFFFh.

Интегральные схемы ОЗУ и ПЗУ, выбранные в пункте 1.2. имеют внутреннюю организацию 8Кх8 и 8Кх8 соответственно, т.е. для получения необходимого объема памяти потребуется 2 интегральные схемы ОЗУ и 2 интегральные схемы ПЗУ.

Структурная схема блока памяти приведена на рисунке 2.4.

Для адресации к ОЗУ используются 13 адресных линий (2^13=8192 или 8К). Схема выборки ОЗУ спроектирована на логических элементах и работает на основе сигналов А19 и M/IO, сигнал RD используется для разрешения выходов ИС ОЗУ, сигнал WR используется для разрешения записи в ОЗУ. Для выбора непосредственно одной из микросхем ОЗУ используется адресная линия А13, сигнал в которой выбирает микросхему памяти. Временные диаграммы работы ОЗУ представлены на рисунке 2.5.

Для адресации к ПЗУ используются 13 адресных линий (2^13=8192 или 8К). Схема выборки ПЗУ спроектирована на логических элементах и работает на основе сигналов А19 и M/IO, сигнал RD используется для разрешения выходов ИС ПЗУ. Использование только сигнала RD обеспечивает отсутствие конфликтов при попытке записи в ПЗУ.

Временные диаграммы работы ПЗУ представлены на рисунке 2.6.

Рисунок 2.4 - Структурная схема блока памяти

Рисунок 2.5 - Временные диаграммы чтения/записи ОЗУ

Рисунок 2.6 - Временные диаграммы чтения ПЗУ

2.3 Разработка структур интерфейса устройств

2.3.1 Устройство клавиатуры и отображения

Логика клавиатуры и индикации в разрабатываемой микроЭВМ будет сосредоточена вокруг БИС программируемого контроллера клавиатуры и индикации КР580ВВ79. Этот микроконтроллер будет отвечать за сканирование клавиш, кодирование матрицы клавиатуры и обновление элементов индикации (8-сегментных светодиодных индикаторов). Функционирование микросхемы будет определяться адресным битом A0, сигналами #CS2, #RD, #WR. Программирование режимов работы БИС, запись чтение информации ОЗУ дисплея, чтение внутреннего состояния осуществляется по внутренней шине данных при подаче соответствующих управляющих сигналов. Коды команд поступают в БИС по шине данных от МП, устанавливается режим кодированного сканирования клавиатуры, то выходы S1-S3 представляют собой двоичный код. Дешифратор преобразует этот код для обеспечения 8 сигналов возбуждения одного из восьми выходных линий, которые используются для разрешения отдельных 8-сегментных индикаторов: DA1-DA8. Восьмибитовый код, определяющий, какие сегменты индикатора должны гореть, поступает с выходов B0-B3, A0-A3 контроллера. Устройство отображения будет состоять из восьми 8-сегментных символа. В качестве одного восьмисегментного символа возьмем микросхему АЛС324А. Для разрешения свечения необходимо подать на вывод К1-К8 низкий уровень. Реализация блока индикации и клавиатуры представлено на рисунке 2.7.

Рисунок 2.7 - Блок индикации и клавиатуры

2.3.2 Параллельный порт ввода и вывода

В проектируемой микроЭВМ параллельные порт ввода и порт вывода будут работать в динамическом режиме. Для их исполнения достаточно шинного формирователя (К580ВА86), подключенного к ШД, ШУ и адресному дешифратору портов. Структурная схема параллельного порта ввода приведена на рисунке 2.8, параллельного порта вывода на рисунке 2.9.

Рисунок 2.8 - Параллельный порт ввода

Рисунок 2.9 - Параллельный порт вывода

2.3.3 Асинхронный последовательный порт вывода

По техническому заданию последовательный асинхронный интерфейс имеет следующие характеристики:

- скорость передачи - 600 бит/с;

- количество бит данных - 5;

- контроль четности.

Формат асинхронного символа содержит закодированную информацию и несколько дополнительных бит. До начала передачи символа линия должна находиться в состоянии «1», которое часто называется состоянием маркера. Переход из этого состояния в состояние «0», или пробел, отмечает начало символа. Первый бит всегда содержит 0 и называется стартовым битом. Затем следуют 5-8 информационных битов, первым из которых является младший бит символа. После информационных бит находится необязательный бит четного или нечетного паритета. Число последних стоповых бит может быть 1, 1.5 или 2.

Как правило, скорость обмена данными по каналам связи существенно меньше распределения тактовой частоты работы микроЭВМ, и для рационального времени ее работы в микропроцессорные комплекты входят специальные микросхемы, осуществляющие реализацию указанных задач. Функция микроЭВМ при этом сводится лишь к соответствующему программированию режимов их работы, определению состояния их работы, определению состояния их в процессе работы, записи или получению данных в параллельном коде.

На вход TxC подается частота синхронизации PCLK, деленная счетчиком (К155ИЕ8) - делителем на коэффициент DIV. Эта частота делится внутренним делителем на программируемый коэффициент деления 1, 16 или 64. Для обеспечения необходимой скорости передачи, выбираем коэффициент деления внутреннего делителя равным 64, а внешние: DIV=52. При таких коэффициентах обеспечивается скорость передачи 601 бит/с, что укладывается в рамки стандарта последовательной асинхронной связи, регламентирующего отклонение скорости не более 5%. Структурная схема асинхронного последовательного порта изображена на рисунке 2.10.

Рисунок 2.10 - Структурная схема последовательного асинхронного порта вывода

2.4 Разработка системного интерфейса

В нашей микроЭВМ необходимо адресовать четыре устройства: порт параллельного вывода, порт параллельного ввода, последовательный порт вывода, блок клавиатуры и индикации. Для точной выборки одного единственного порта будем использовать адресный дешифратор. Для адресации 4 устройств будем использовать адресные линии А1 и А2. Схема адресного дешифратора приведена на рисунке 2.12. В таблице 2.1 приведена карта распределения адресного пространства.

Рисунок 2.11 - Адресный дешифратор

Таблица 2.1

Порты ввода/вывода	Адрес порта	А2	А1	А0	CS
Контроллер клавиатуры/индикации, порт регистра данных	0	0	0	0	CS0
Контроллер клавиатуры/индикации, порт регистра управления	1	0	0	1	CS0
Последовательный интерфейс, порт регистра данных	2	0	1	0	CS1
Последовательный интерфейс, порт регистра управления	3	0	1	1	CS1
Параллельный порт ввода	4(5)	1	0	x	CS2
Параллельный порт вывода	6(7)	1	1	x	CS3

Системный интерфейс будет содержать линии, приведенные в таблице 2.2. В этой же таблице описано и назначение данных линий.

Временные диаграммы чтения и записи портов представлены на рисунке 2.12, где указаны время выборки ИС порта (t_А) и время распространения сигнала в адресном дешифраторе (t_Р), которое можно будет рассчитать после схемотехнического проектирования.



Таблица 2.2

Название линии	Описание назначения
А15…А0	Шина адреса. Адресация ОЗУ, ПЗУ и устройств ввода/вывода
D15…D0	Шина данных. Имеет старшую и младшую байтовую части.
M/#IO	Сигнал обращения к памяти/порту ввода/вывода
#WR	Сигнал чтения из памяти
#RD	Сигнал записи в память
#IORD	Сигнал чтения из устройств ввода/вывода
#IOWR	Сигнал записи в устройства ввода/вывода
#AE	Разрешение анализа готовности
READY	Сигнал готовности
PCLK	Сигнал тактирования периферийных БИС
RES	Сигнал очистки устройств микроЭВМ
ALE	Строб записи в регистр
#BHE	Сигнал выборки старшего/младшего байта данных

Рисунок 2.12 - Временные диаграммы чтения и записи портов



3. СХЕМОТЕХНИЧЕСКОЕ ПРОЕКТИРОВАНИЕ

3.1 Расчет электрических параметров элементов

Блок центрального процессора содержит МП i8088, генератор тактовых импульсов К1810ГФ84, 2 буферных регистра К580ИР82, 1 шинный формирователь К580ВА86 и 1 счетчик - делитель частоты К155ИЕ8. Необходимо рассчитать параметры RC-цепи, производящей сброс системы по включению питания (см. формулу 3.1). Напряжение на выводе RES:

U = U_ПИТ (1 - e^-t/(R₂^C₁⁾)(3.1)

где U_ПИТ - напряжение источника питания (+5 В);t - минимальное время сигнала RESET.

Выбираем С₁ = 1 мкФ. Минимальная длительность сигнала RESET при включении питания 50 микросекунд. Принимаем время t равным 1 миллисекунде, U=2,4 В (минимальное напряжение логической единицы для TTL логики), получаем R₂ = 2 кОм.

Блок памяти включает 2 ИС ОЗУ - 6264LP-10 и 2 ИС ПЗУ - NMC27C128BQ. Выбираем ИС логических элементов (ЛЭ), участвующих в схеме выборки ИС памяти: “НЕ” - КР1533ЛН8, “2И-НЕ” - К1533ЛА3, “2ИЛИ” - К1533ЛП1.

Блок клавиатуры и индикации включает 2 ИС К580ВВ79. Выбираем ИС, участвующие в схеме: дешифратор - КР1533ИД3, 20 клавиш - 720-A-F300-GRN-Q и восемь восьмисегментный дисплея - АЛС324А.

Нагрузочная способность выходов БИС КР580ВВ79 мала для свечения индикаторов, поэтому на его выходах будем использовать буферные повторители сигнала КР1533ЛП16. Для работы дисплея необходимо рассчитать сопротивление ограничения тока на его анодах L



Размещено на http://www.allbest.ru/

По формуле 3.2 рассчитаем сопротивление ограничения тока на индикаторы дисплея при I^VD=3 мА (ток свечения), U^VD=1.85 В (напряжение свечения) и U^H_{MIN_КР1533ЛП16}=2.4 В (минимальное напряжение логической единицы на выходе логического элемента КР1533ЛП16), U^L_{MAX_КР1533ИД14}=0.4 В.

, ом

Из стандартного ряда выбираем резистор сопротивлением 51 Ом.

Параллельный порт состоит из двух шинных формирователей КР580ВА86.

Последовательный порт, включает ИС К580ВВ51. В качестве счетчика - делителя выбираем К155ИЕ8, входы E1, E5, которого подключим через резистор (МЛТ-0,125-1,0 кОм 10%) к питанию, а E0, E2, E3, Е4 - к общему проводу.

Адресный дешифратор портов выполним на двоичном дешифраторе с 2 в 4 КР1533ИД3.

Условные графические изображения вышеперечисленных микросхем приведены на рисунке 3.1.

3.2 Обеспечение электрической совместимости элементов

В данном подразделе необходимо согласовать элементы и узлы схемы по нагрузочной способности и по уровням.

Согласование элементов и узлов схемы по уровням необходимо тогда, когда в схеме присутствуют элементы несовместимых типов (ТТЛ, ЭСЛ и другие). В данном случае все элементы схемы являются элементами типа ТТЛ или совместимые с ней по уровням сигналов, следовательно, никаких дополнительных согласований по уровням в схеме не требуется.

Рисунок 3.1 - Условные графические изображения используемых микросхем

По виду принципиальной схемы, а также зная, что коэффициент разветвления у микросхем ТТЛ логики практически всегда равен или больше 10 можно предположить, что усиление выходного тока микросхем не понадобиться. Однако в разработанной схеме присутствуют некоторые выходы интерфейсной БИС КР580ВВ79 (A0…A3, B0…B3) и микропроцессора i8088(/RD, /WR, IO/M), имеющие малый коэффициент разветвления и требующие усиления выходного тока. Эти действия были реализованы на предыдущих этапах разработки - для усиления выходного тока на этих линиях использовались логические повторители с повышенным коэффициентом разветвления по выходу КР1533ЛП16.

Проверим также нагрузочную способность наиболее разветвленной цепи, которой в разработанной схеме является цепь сброса RESET. Для согласования по нагрузочной способности выхода ИМС необходимо выполнение следующего условия:

, (3.3)

где N - число подключенных входов других ИМС к выходу данной. Если это условие не выполняется, необходимо усилить выходной сигнал. Проведем расчет отдельно для высокого и низкого значений входного и выходного токов. Выходной ток генератора тактовых импульсов I_H равен -1 мА. Сумма входных токов, подключенных к данной линии микросхем равна примерно -0,65 мА, что полностью удовлетворяет условию, указанному в формуле (3.3). Аналогичный расчет проведенный по значениям I_L дал следующие результаты - выходной и сумма входных токов равны 5мА и 4.4мА соответственно.

В соответствии с разработанной принципиальной схемой микроЭВМ выходы данных только одной из микросхем ROM, RAM, USART, DKI могут находиться в активном состоянии, поэтому рассматривать их на предмет нагрузочной способности не имеет смысла.

Для сглаживания колебаний низких частот (искажений, появляющихся при переключении уровней сигналов на выходах ИМС) вблизи каждой цифровой ИМС на линии питания устанавливаем конденсаторы емкостью по 15 нФ.

Для исключения электро-магнитных помех используем конденсаторы на 33пФ. Воспользуемся элементом К10-23-16В-33пФ5%.



4. РАЗРАБОТКА ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ

4.1. Анализ алгоритма места ОЗУ

В данном курсовом проекте необходимо разработать программу тестирования ОЗУ по алгоритму «Галопирующий адресный код».

Первоначально в матрицу памяти записывается фон. Затем устанавливаются адреса текущей ячейки А1 и контрольной ячейки Ак. Разница адресов контрольной и текущей ячеек изменяется последовательно

[Ак - А1 = 0, 1, 2, … (N - 1)], причем изменение происходит циклически. В ячейки с адресом (Ак + А1) производится запись информации Т, считывание информации Т, а затем с ячеек с адресом (Ак - А1) только считывание информации Т. В каждом последующем цикле происходит увеличение адреса контрольной ячейки на 1. Информация Т изменяется для каждого текущего адреса и для каждого разряда и определяется как сумма в двоичном коде номеров цикла и адреса. Значение суммы записывается в воображаемый последовательный циклический разрядный регистр и считывается с разряда регистра, номер которого соответствует номеру цикла или кратен ему.

4.2 Реализация программы теста ОЗУ

Реализуем этот алгоритм теста “Галопирующий адресный код” в виде программы на языке ассемблера. Листинг программы приведен ниже.

Turbo Assembler Version 2.0 29/05/10 22:56:23 Page 1

test.ASM

1; ax- исп-ем для форм-я запис-ых данных и как I

2; bx- промежуточная переменная (P)

3; cx- счетчик цикла (Q)

4; dx- ХЗ че :) (K)

5; ds - используем для временного хранения I

6 =4000 N equ 4000h

7 =3FFF Nmin1 equ N-1

8 =3FFE Nmin2 equ N-2

9 =4002 Nplus2 equ N+2

100000 .model TINY

110000 .code

12 org 0h

130000 BEGIN:

140000 33 C0 xor ax,ax

150002 8E D8 mov ds,ax

160004 8E C0 mov es,ax

170006 33 C9 xor cx,cx

180008 met1:

190008 33 D2 xor dx,dx

20000A 33 DB xor bx,bx

21000C met2:

22000C 33 C0 xor ax,ax

23000E met3:

24000E 8B DA mov bx,dx

250010 03 D8 add bx,ax

260012 81 FA 3FFE cmp dx,Nmin2

270016 76 04 jna met4

280018 81 EB 4002 sub bx,Nplus2

29001C met4:

30 ;запись/считываниеи контроль(начало)

31001C 8E D8 mov ds,ax

32001E 8B C1 mov ax,cx

330020 03 CB add cx,bx

340022 26: 88 07 mov [es:bx],al

350025 26: 3A 07 cmp al,[es:bx]

360028 75 38 jne _error

37002A 8C D8 mov ax,ds

38 ;запись/считываниеи контроль(конец)

39002C 8B DA mov bx,dx

40002E 2B D8 sub bx,ax

410030 3B D0 cmp dx,ax

420032 73 04 jnb met5

430034 81 C3 4002 add bx,Nplus2

440038 met5:

45 ;запись/считываниеи контроль(начало)

460038 8E D8 mov ds,ax

47003A 8B C1 mov ax,cx

48003C 03 CB add cx,bx

49003E 26: 88 07 mov [es:bx],al

500041 26: 3A 07 cmp al,[es:bx]

510044 75 1C jne _error

520046 8C D8 mov ax,ds

53 ;запись/считываниеи контроль(конец)

540048 3D 3FFF cmp ax,Nmin1

55004B 74 03 jemet6

56004D 40 inc ax

57004E EB BE jmp short met3

580050 met6:

590050 81 FA 3FFF cmp dx,Nmin1

600054 74 03 jemet7

610056 42 inc dx

620057 EB B3 jmp short met2

630059 met7:

640059 81 F9 3FFF cmp cx,Nmin1

65005D 74 05 jeend_test

66005F 41 inc cx

670060 EB A6 jmp short met1

680062 _error:

690062 EB FE jmp short $

700064 end_test:

71 END BEGIN



ЗАКЛЮЧЕНИЕ

В результате проведенной работы была спроектирована микроЭВМ на базе восьмиразрядного микропроцессора i8088.

Данная микроЭВМ работает на частоте 14 МГц и имеет: параллельный порт ввода и вывода с программным квитированием, последовательный порт вывода, восемь восьмисегментных дисплеев и шестнадцатиклавишную клавиатуру.

В процессе проектирования микроЭВМ была разработана следующая документация:

- пояснительная записка;

- схема электрическая структурная микроЭВМ;

- схема электрическая функциональная микроЭВМ;

- схема электрическая принципиальная микроЭВМ;

Разработана программа функционального контроля “Галопирующий адресный код” имеющегося в микроЭВМ оперативного запоминающего устройства.

Данная микроЭВМ может использоваться для: изучения структурной организации ЭВМ, изучения функциональной организации ЭВМ, решения нетрудоемких научно-технических задач, управления какими-либо устройствами посредством параллельных портов ввода и вывода и последовательного порта вывода и так далее.



СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. Каган Б.М., Мкртумян И.Б. Основы эксплуатации ЭВМ: Учеб. пособие для вузов / Под редакцией Б.М. Кагана - 2-е издание перераб. и доп. - М.: Энергоатомиздат, 1988.

2. Ярмолик В.Н. Контроль и диагностика цифровых узлов ЭВМ. - Мн.: Наука и техника, 1988.

3. Шило В.Л., Популярные цифровые микросхемы: Справочник. - М.: Радио и связь, 1987. - 352 с.: ил. - (Массовая радиобиблиотека. Вып. 1111).

4. Цифровые и аналоговые интегральные микросхемы: Справочник / Якубовский С.В., Ниссельсон Н.И., Кулешова В.И. и др.; Под ред. Якубовского С.В. - М.: Радио и связь, 1990. - 496 с.: ил.

5. Полупроводниковые БИС запоминающих устройств: Справочник / В.В. Баранов, Н.В. Бекин, А.Ю. Гордонов и др.; Под ред. А.Ю. Гордонова и Ю.Н. Дьякова - М.: Радио и связь, 1987. - 360 с.: ил.

6. Полупроводниковые оптоэлектронные приборы: Справочник / В.И. Иванов, А.И. Аксенов, А.М. Юшин - 2-е изд., перераб. и доп. - М.: Энергоатомиздат, 1988. - 448 с.: ил.

Размещено на Allbest.ru

...