Размещено на http://www.allbest.ru/

Содержание

Введение

1. Модуль УМПК-80/МИ-3

1.2 Назначение модуля УМПК-80/МИ-3

1.3 Описание микросхем входящих в модуль

1.4 Структурная схема модуля УМПК-80/МИ-3

1.5 Функциональная схема модуля УМПК-80/МИ-3

1.6 Описание работы модуля по функциональной схеме

2. Узел входного устройства

2.1 Назначение функционального узла

2.2 Описание микросхем входящих в функциональный узел

2.3 Функциональная схема узла

2.4 Описание принципиальной электрической схемы узла

2.5 Расчет временных задержек в схеме функционального узла

2.6 Расчет мощности потребляемой функциональным узлом от источника питания

Выводы

Список используемых источников

Приложение А



Введение

Особенностью современного этапа автоматизации производства является широкое использование в системах управления последних достижений электроники и вычислительной техники. Появление больших интегральных схем и микропроцессоров позволило, из-за их дешевизны, малых габаритов, массы, потребляемой мощности и возможности программирования выполняемых функций решить проблему разработки малого числа больших интегральных схем для большого числа применений, внедрить вычислительную технику в те области, в которых ранее она не использовалась.

Промышленностью освоено и выпускается много типов микропроцессоров, благодаря которым обеспечена реализация цифровых методов обработки информации.

Для обработки сигналов разработана большая номенклатура микросхем, среди которых можно отметить генераторы, усилители, аналого-цифровые и цифро-аналоговые преобразователи, модуляторы, компараторы, переключатели тока и напряжения, элементы выборки и хранения, фильтры, центральные процессорные элементы, устройства управления вводом-выводом, параллельные и последовательные интерфейсы, контроллеры прямого доступа к памяти, магистральные приёмопередатчики, блоки приоритетного прерывания, запоминающие устройства, многофункциональные синхронизирующие устройства, программируемые таймеры и т.п.

Большинство перечисленных схем устройств являются функциональными составными частями микропроцессорных комплектов, в значительной степени определяя архитектуру микропроцессорных систем управления и ЭВМ, используемых в составе систем управления.

При этом особого внимания требуют вопросы согласования (сопряжения) основных функциональных устройств между собой в составе микропроцессорной системы управления и ЭВМ, от которого в первую очередь зависит полнота реализации каждым устройством своих функциональных возможностей.

1. Модуль УМПК-80/МИ-3

Исходными данными является учебный стенд УМПК-80/МИ-3 и его функциональный узел входного устройства.

1.2 Назначение модуля УМПК-80/МИ3

Модуль УМПК-80/МИ3 служит для изучения особенностей работы микро ЭВМ с использованием прямого доступа к памяти (ПДП), а также программирования и функционирования контроллера прямого доступа к памяти (КПДП) КР580ВТ57.

Обмен информацией с “быстрыми” периферийными устройствами (аналого-цифровые и цифро-аналоговые преобразователи, контроллер накопителя на магнитном диске и т.п.) осуществляется, как правило, с использованием ПДП. При этом данные передаются непосредственно в память, минуя МП БИС. Для организации такого обмена в микро ЭВМ на основе МПК серии К580 используется БИС КПДП КР580ВТ57. Контроллер позволяет обслуживать до четырех устройств, передавать и принимать блоки данных с заданной длиной и начальным адресом, осуществлять арбитраж доступа к магистрали между каналами и т.п. Кроме того, в состав модуля входит устройство двунаправленного обмена для сопряжения микро ЭВМ с ПУ с применением каналов 0 и 1 КПДП.

Модуль УМПК-80/МИ3 позволяет:

- изучить методы высокоскоростного обмена данными между памятью и периферийными устройствами МП систем управления;

- исследовать методы программирования и особенности функционирования БИС КР580ВТ57 в различных режимах работы;

- отлаживать рабочие программы, предназначенные для постановки в разрабатываемые устройства.

1.3 Описание микросхем входящих в модуль

Описание микросхем, которые входят в модуль, представлены в таблице 1.

Таблица 1

Краткое описание микросхем, входящих в модуль УМПК-80/МИ3

Марка	Название	Назначение	Состояния
1	2	3	4
К555ТЛ2	6 триггеров Шмитта
К555ЛН1	Шесть элементов НЕ
К555ЛА1	Два элемента 4И-НЕ
К589ИР12	Многорежимный буферный регистр	Регистр входного, выходного устройства, регистр приема и передачи в устройстве двунаправленного обмена и регистр записи старших разрядов адреса	Приём данных, передача данных
К555ТМ2	Два D-триггера	Формирование сигналов RADY и DRQ3
К555ЛЕ1	Четыре элемента 2ИЛИ-НЕ
К555ИД7	Двоичный дешифратор на 8 направлений	Предназначен для преобразования двоичного кода в напряжение логического уровня, появляющееся на том выходном контакте, десятичный номер которого соответствует двоичному коду	Дешифратор, мультиплексор
К589АП16	Шинный формирователь	Предназначен для формирования сигналов для управления магистралями (шинами) в цифровых вычислительных устройствах	Приём данных, передача данных
КР580ВТ57	Четырёх канальный программируемый контролёр прямого доступа к памяти	Предназначен для высокоскоростного обмена данными между памятью системы и периферийными устройствами путем генерации массива последовательных адресов памяти по требованию периферийного устройства	Приём данных, передача данных



1.4 Структурная схема модуля УМПК-80/МИ3

Рисунок 1 - Структурная схема модуля УМПК-80/МИ3

Ниже представлено поблочное описание состава модуля по структурной схеме:

- Узел контроллера прямого доступа к памяти БИС КР580ВТ57, КР589ИР12, К589АП16, микросхемы К555ТЛ2, К555ТМ2, К555ЛЕ1, К555ЛН1, К555ЛЕ1.

- Дешифратор адреса. Микросхемы К555ЛА1, К555ИД7.

- Входное устройство. БИС К589ИР12, микросхемы К555ТЛ2, К555ЛЕ1.

- Выходное устройство БИС К589ИР12, микросхемы К555ТЛ2, К555ТМ2, К555ЛН1.

Устройство двунаправленного обмена БИС К589ИР12, К589ИР12, микросхема К555ЛЕ1.



1.5 Функциональная схема модуля УМПК-80/МИ3

Размещено на http://www.allbest.ru/

Рисунок 2 - Функциональная схема модуля УМПК-80/МИ3

Сокращения, принятые на функциональной схеме, приведены в таблице 2

Таблица 2

Обозначения на функциональной схеме

Блок	Название блока	Назначение
УКПДП	Узел контроллера прямого доступа к памяти	Обеспечивает логику обмена по каналу прямого доступа к памяти
БИРПД	Блока индикации сигналов, разрешения прямого доступа	Индикация поступления сигналов прямого доступа
КПДП	Контролёр прямого доступа к памяти	Определяет протокол обмена по каналу прямого доступа к памяти (ПДП);
УоЛРПДП	Устройства, обеспечивающего логику работы КПДП и сопряжение работы модуля и управляющей ЭВМ	Обеспечение логики работы, и сопряжение с ЭВМ
УФСГ	Устройства формирования сигнала готовности	Позволяет организовать циклическую работу КПДП
РГЗСРА	Регистра записи старших разрядов адреса	Необходим для формирования старшего байта адреса
ДА	Дешифратор адреса	Используется для формирования сигналов выборки устройств и программных запросов DRQ3, а также для синхронизации с осциллографом
ВУ	Входное устройство	Инициирует приём данных в запоминающее устройство ЭВМ
НП	Наборное поле	Набор программ
РГВВ	Регистр ввода (МБР)	Хранение поступивших сигналов
БИВВ	Блок индикации ввода	Индикация входных сигналов
ВыУ	Устройство вывода	Обеспечивает передачу данных на ЗУ микроЭВМ
РГВыВ	Регистр вывода (МБР)	Хранение поступивших сигналов
СФЗ	Схема формирования запроса	Формирование запроса ПДП
БИВыВ	Блок индикации вывода	Индикация сигналов вывода

1.6 Описание работы модуля по функциональной схеме

1.6.1 Работа узла контроллера прямого доступа к памяти

Узел контроллера прямого доступа к памяти обеспечивает логику обмена по каналу прямого доступа к памяти и состоит из:

1. БИС контроллера прямого доступа (КПДП), определяющая протокол обмена по каналу прямого доступа к памяти (ПДП);

2. Регистра старших разрядов адреса (РЗСРА), необходимого для формирования старшего байта адреса в циклах ПДП (младший байт адреса формирует КПДП);

3. Устройства, обеспечивающего логику работы КПДП и сопряжение работы модуля и управляющей ЭВМ (УоЛРПДП);

4. Устройства формирования сигнала готовности RADY для БИС КПДП (УФСГ), позволяющего организовать циклическую работу КПДП;

5. Блока индикации сигналов разрешения прямого доступа DACK0…DACK3 (БИРПД);

Работа узла следующая:

После программирования КПДП с помощью микроЭВМ при поступлении запросов на ПДП от устройства модуля реализуется алгоритм работы КПДП, который заключается в следующем:

1. КПДП активирует сигнал HOLD запроса на ПДП.

2. микроЭВМ в соответствии со своей временной диаграммой формирует ответный сигнал HLDA подтверждения прерывания, по которому начинается цикл ПДП.

3. КПДП формирует сигнал AEN, отключающий адресные шины и шины управления микроЭВМ, обеспечивая тем самым возможность обмена информацией между ЗУ микроЭВМ и внешними устройствами без участия микроЭВМ.

4. По сигналу STBA КПДП в РГЗСРА записывается старший байт адреса, а схема формирования запроса ПДП DRQ3 (СФЗ) и УФСГ формируют соответственно сигналы DRQ3 и RADY.

5. УоЛРПДП разрешает проход сигнала IOW/ при сигналах низкого уровня DACK1/ и DACK3/ и сигнала IOR/ при сигналах низкого уровня DACK0/ и DACK2. Тем самым обеспечивается взаимодействие КПДП и устройства модуля.

1.6.2 Работа дешифратора адреса

При обращении микропроцессорной БИС к устройствам ввода-вывода формируются следующие сигналы:

1. по адресу D0H..D8H - выборка БИС КПДП;

2. по адресу DAH..ABH - сигнал уровня, подаваемый на вход СФЗ. При выполнении БИС КПДП цикла ПДП, запрос DRQ3 сбрасывается по сигналу STBA КПДП. Таким образом, микроЭВМ может инициировать обмен по каналу ПДП, что может использоваться для наблюдения временных диаграмм на экране осциллографа для этого сигнал дешифратора, выведенный на соединитель X1 (синхр. осц.) модуля ведется на вход внешней синхронизации осциллографа, который находится в режиме внешней синхронизации;

3. по адресу DCH..DDH - установить сигнал ODWR/ низкого уровня на время обращения и может использоваться для записи информации с двунаправленной магистрали во внешнее устройство;

4. DEH..DFH - устанавливается сигнал ODRD/ низкого уровня на время обращения и может использоваться в качестве управления при обмене информацией с внешними устройствами по двунаправленной магистрали данных.

1.6.3 Работа входного устройства

При нажатии клавиши SA9 наборного поля (НП) формируется бездребезговый сигнал записи информации с НП в регистр входного устройства (РГВВ) при отпускании клавиши SA9, в РГВВ формируется сигнал DRQ2. Если ПДП запрограммирован для работы с каналом ПДП2, то запрос будет воспринят, и после захвата магистралей микроЭВМ, КПДП перейдет к выполнению цикла обмена по каналу ПДП2. При этом на магистраль адреса ячейки ЗУ, в которую будет производиться запись, по сигналам IOR/ и DACK2/ формируется сигнал выборки РГВВ, разрешающий выдачу записанной в МБР информации на магистраль данных микроЭВМ, с одновременным сбрасыванием сигнала DRQ2, а по сигналу MEMW/ происходит запись информации с магистрали в ЗУ.

1.6.4 Работа выходного устройства

По нажатию клавиши SA10 СФЗ, формируется сигнал DRQ3, если КПДП запрограммирован для работы с каналом ПДП3, то запрос будет воспринят и после захвата магистралей микроЭВМ КПДП перейдет к выполнению цикла обмена по каналу ПДП3. При этом на магистраль адреса выдается адрес ячейки ЗУ, на которой будет производиться считывание. По сигналу MEMW/ происходит считывание информации из ЗУ микроЭВМ, а по сигналам IOW/ и DACK3/ формируется сигнал записи информации с магистрали данных в РГВыВ, которая отображается на светодиодах БИВыВ



2. Узел входного устройства

2.1 Назначение функционального узла

Узел входного устройства инициирует приём данных в запоминающее устройство микроЭВМ по каналу ПДП2.

2.2 Описание микросхем входящих в функциональный узел

В состав узла входят:

- микросхема К580ИР12

- наборное поле (8 переключателей)

- 8 светодиодов

- микросхема К555ТЛ2

- клавиша запроса

- микросхема К555ЛЕ1

2.2.1 Микросхема К589ИР12

Микросхема представляет собой многофункциональный буферный регистр и предназначена для подключения различных внешних устройств микропроцессорного вычислительного устройства с помощью единой магистрали данных. Данная микросхема является универсальным 8-ми разрядным регистром с выходами имеющими 3 состояния. Он имеет встроенную логическую схему и независимый триггер для формирования запроса прерывания, центрального процессора. Может реализовать множество, различных, типовых устройств, таких как: простые регистры данных, буферный регистр со стробированием данных, мультиплексоры, двунаправленные шинные формирователи, прерыватели каналов ввода/вывода.

Микросхема состоит из 8-ми информационных D-триггеров, 8-ми выходных устройств с тремя устойчивыми состояниями и отдельного D-триггера, для формирования запросов прерывания и гибкой схемы управления режимами работы регистра.

Информационные D-триггеры повторяют входную информацию при высоком уровне входного сигнала MD и , а также при EW = 1 и MD = 1, при низком уровне сигнала на входе EW и при MD = 0, происходит хранение входной информации. Выходы каждого информационного триггера соединяет с выходным буферными каскадами с тремя установившимися состояниями. Внутренняя шина выдачи информации PB стробирует каждый выходной буферный каскад. При наличии логической 1 шине PB, выходные буферные каскады разблокированы и данные поступают на выходы, соответствующей линии выходных данных (Q1 - Q8). Условие выработки появления сигнала - . Внутренняя шина записи информации ЕW стробирует каждый триггер регистра. При наличии логической 1 на шине, происходит запись информации в триггер, соответствующий входной информационной шине (D1 - D2). Условие появления сигнала:

,

Информация в триггерах многорежимного буферного регистра обнуляется асинхронно входным сигналом CLR.

В многорежимном буферном регистре управляющими входами являются , CS2, MD и EW, эти входы используются для управления выборкой устройств информационного регистра, состояния выходных буферных каскадов и триггером запроса на прерывание.

Выборкой кристалла управляют входы CS1 и CS2. при наличии логической 1 на входе CS2 устройство выбрано, сигнал выборки кристалла (CS1 и CS2) используются, как синхросигнал для асинхронной установки состояния выходных буферных каскадов регистра триггера запроса прерывания.

Вход MD (выбора режима), определяет один из 2-х режимов работы, при наличии логического 0 на входе MD, устройство работает в режиме ввода. В этом режиме выходные буферные каскады открыты, когда устройство выбрано. Управление записью осуществляется сигналом по входу EW.

При наличии логической 1 на входе MD устройство работает в режиме вывода. В этом случае выходные буферные каскады независимо от выборки устройства.

Вход EW используется как синхросигнал для записи информации в регистр при MD=0 и для синхронной установки триггера запроса прерывания.

Условно-графическое обозначение микросхемы представлено на рисунке 3.

Рисунок 3 - Условно-графическое обозначение К589ИР12

память периферийный цифровой устройство



Функциональные назначения выводов микросхемы К589ИР12 представлены в таблице 3.

Таблица 3

Функциональные назначения выводов микросхемы К589 ИР12

Вывод	Обозначение	Тип вывода	Функциональное назначение
1, 13	CS1, CS2	Входы	Выбор кристалла
2	MD	Вход	Выбор режима
3, 5, 7, 9,16, 18, 20,22	D1 - D8	Входы	Информация
4, 6, 8, 10, 15, 17, 19, 21	Q1 - Q8	Выходы	Информация
11	EW	Вход	Стробирующий сигнал
12	GND	-	Общий
14	CLR	Вход	Установка нуля
23	INR	Выход	Запрос прерывания
24	Ucc	-	Напряжение питания (+5 В)

Триггер запроса прерывания служит для выработки сигнала запроса прерывания в процессорной системе. При установке системы в исходное состояние низким уровнем сигнала CLR триггер запроса прерывания устанавливается в 1 (единица), т.е. данное устройство не требует прерывания. Одновременно с этим же сигналом происходит установка регистра в 0 (нуль). Принято, что многорежимный буферный регистр находится в состоянии прерывания, когда выходу INR соответствует логический 0, что позволяет обеспечить прямое соединение с входами запроса блока приоритетного прерывания.

При работе в режиме ввода, (т.е. на входе MD сигнал низкого уровня) входной сигнал EW производит запись информации в регистр данных и установку триггера запроса в 0. Триггер запроса прерывания устанавливается в 1, при условии выбора устройства (так же вырабатывает сигнал прерывания на выходе INR).

Структурная схема микросхемы К589 ИР12 представлена на рисунке 4.



Рисунок 4 - Структурная схема К589 ИР12

Статические и динамические параметры представлены в таблице 5 и 6.

Таблица 5

Статические параметры К589 ИР12

Ток потребления Icc, мА	130
Входной ток низкого уровня, при UIL = 0,55 В
Для входа CS1 I1H, мкА (min)	-1,0
Для входа MD I1H, мкА (min)	-0,75
Для остальных I1H, мкА (min)	-0,25
Входной ток низкого уровня, при UIL = 5,25 В
Для входа CS1 I1H, мкА	40
Для входа MD I1H, мкА	30
Для остальных I1H, мкА	10
Выходной ток высокого уровня в состоянии «выкл.»
Для Q1 - Q8, при UOH = 5,28 В IH, мкА	100
Выходное напряжение низкого уровня при IH = 15 мА UOL, В	0,5
Выходное напряжение высокого уровня при IH = - 1 мА UOН, В (min)	3,65
Примечание: типовые значения тока потребления 90 мА, выходное напряжение низкого уровня 0,4 В, высокого - 4,0 В.



Таблица 6

Динамические параметры К589 ИР12

Характеристика	Значение, нс
Длительность импульсов	25
Время задержки распространения сигналов
От входа EW до выхода Q1 - Q8	40
От входа CLR до выхода Q1 - Q8	45
От входа D1 - D8 до выхода Q1 - Q8	30
От входа EW до выхода INR	40
От выходов CS1 и CS2 до выхода Q1 - Q8	30
Время установки информации на входах D1 - D8 относительно сигнала EW	15
Время сохранения информации	20
Время задержки перехода от входа CS1 до выхода Q1 - Q8	45
Время задержки перехода от входа CS1 до выхода Q1 - Q8	45

2.2.2 Микросхема К555ТЛ2

Микросхема представляет собой шесть триггеров Шмита-инверторов. Содержит 144 интегральных элемента. Корпус типа 201.14-1, масса не более 1 г и 201.14-8, 2102.14-2, масса не более 2,3 г.

Рисунок 5 - Условно-графическое обозначение К555ТЛ2

Назначение выводов микросхемы и электрические параметры микросхемы представлены в таблице 7 и 8.



Таблица 7

Назначение выводов микросхемы К555ТЛ2

Вывод	Тип вывода
1, 3, 6, 8, 12	Входы
2, 4, 5, 9,13	Выходы
7	Общий
14	Напряжение питания (+5В)

Таблица 8

Электрические параметры

Номинальное напряжение питания	5В±5%
Выходное напряжение низкого уровня
при мА	?0,5 В
при мА	?0,4 В
Выходное напряжение высокого уровня.	?2,7 В
Ток потребления при низком уровне выходного напряжения	?21 мА
Ток потребления при высоком уровне выходного напряжения	?16 мА
Входной ток низкого уровня	?|-0,4| мА
Входной ток высокого уровня	?20 мкА
Потребляемая мощность	97 мВт
Время задержки распространения при включении (выключение)	?22 нс
Коэффициент разветвления	10

2.2.3 Микросхема К555ЛЕ1

Микросхемы выполняют функцию ИЛИ-НЕ. В одном корпусе размешаются четыре логических элемента. Микросхемы изготовляются по ТТЛ Ш-технолог и и и выпускаются в пластмассовом (К.555ЛЕ1) и металлокерамическом (КМ555ЛЕ1) корпусах.

Назначение выводов: 2 и 3, 5 и 6, 8 и 9, 11 и 12-- соответственно входы первого--четвёртого логических элементов; 1, 4, 7 и 10 -- их выходы. К выводу 13 подключается U, а вывод 14 является общим.

Условное графическое обозначение микросхемы приведено на рисунке 6, параметры микросхемы - в таблице 9.



Рисунок 6 - Условное графическое обозначение К555ЛЕ1

Таблица 9

Параметры микросхемы К555ЛЕ1

Параметр	Значение
	5,4
	0,5
	2,7
	3,2
	- 0,36
	20
	0,02
	20

2.3 Функциональная схема узла

Функциональная схема узла входного устройства представлена на рисунке 7.

Рисунок 7 - Функциональная схема входного устройства

2.4 Описание принципиальной электрической схемы узла

Принципиальная электрическая схема представлена в приложении А.

Данная схема показывает последовательность соединения микросхем К580ИР12, К555ТЛ2, К555ЛЕ1, с наборным полем, представленным переключателями, и блоком индикации, представленным диодами.

2.5 Расчёт временных задержек в схеме функционального узла

Для расчета времени задержки, необходимо, при соединении микросхем суммировать значения времени задержек каждой из них.

При расчете временных задержек, учитывая, что в состав схемы входят три микросхемы К580ИР12, К555ТЛ2, К555ЛЕ1, принимаю за время задержки данные, представленные в технической документации. Время задержки микросхемы К580ИР12 составляет 45 нс, микросхемы К555ТЛ2 - 22 нс, микросхемы К555ЛЕ1 - 20 нс по паспортным данным. Время задержки функционального узла входного устройства будет составлять 87 нс.

2.6 Расчет мощности потребляемой функциональным узлом от источника питания.

При расчете мощности для данного узла, принимаю значение входного потребляемого тока, согласно техническим данным, I = 1 мА, при напряжении питания U = 5,25 В, для К555ТЛ2; I = 0,4 мА, при напряжении питания U = 5,7 В, для К555ЛА3; I = 0,3 мА, при напряжении питания U = 5,25 В, для К555ЛЕ1; получаю мощность P:

P = I • U;

Р = 16,2• 170•10^-3;

Р = 27,54•10^-3 Вт

Выводы

При выполнении данной работы были получены навыки составления структурных и функциональных схем, анализа сложных цифровых устройств, усвоены основные понятия и термины, относящиеся к проектированию электронных цифровых устройств и их сопряжению.

Были получены навыки поиска и использования необходимой научно-технической литературы и работы с ней, а также получен опыт составления и оформления конструкторской документации.

При выполнении расчетно-графической работы решались задачи проектирования схем цифровых устройств, применяемых в системах управления технологическим оборудованием и технологическими процессами, в ЭВМ. Сформированы навыки и умения правильного выбора и применения имеющихся схемотехнических решений аппаратуры систем управления и ЭВМ, необходимые для решения задач эксплуатации имеющихся и создание новых систем управления на их основе.

Список используемых источников

1. ГОСТ 2.743-91 ЕСКД Обозначения условные графические в схемах. Элементы цифровой техники.

3. Калабеков Б.А. Цифровые устройства и микропроцессорные системы: Учебник для техникумов связи. - М.: Горячая линия - Телеком, 2005. - 336 с.:ил.

4. Микропроцессоры (в 3-х книгах) кН. 1. Архитектура и проектирование микроЭВМ. Организация вычислительных процессов. Под ред. Преснухина Л.Н. М.: Высшая школа, 1986. - 495 с.: ил.

5. Микропроцессоры в 3-х книгах кН 2. Средства сопряжения. Контролирующие и информационно управляющие системы. Под ред. Преснухина Л.Н. М.: Высшая школа, 1986. - 383 с.: ил.

6. Микропроцессорные автоматические системы регулирования. Основы теории и элементы: Учеб. Пособие /В.В. Солодовников, В.Г. Коньков, В.А. Суханов, О.В. Шевяков. Под ред. В.В. Солодовникова. - М.: Высшая школа, 1991 255 с.:ил.

7. Микропроцессоры и микропроцессорные комплекты интегральных микросхем Справочник в 2-х томах / том 1 /Н.Н. Аверьянов, А.И. Березенко, Ю.И. Борщенко и др., под ред. В.А. Шахнова М.: Радио и связь, 1988 - 368 с.: ил.

8. МикроЭВМ : в 8 кн.: Практ. пособие/ под.ред. Л.Н. Преснухина. Кн.7 Учебные стенды/ Ю.И. Волков, В.Л. Горбунов, Д.И. Панфилов, С.Г. Шаронин. - М.: Высш. шк., 1988. - 224 с.: ил.

9. Нефедов А.В. Интегральные микросхемы и их зарубежные аналоги. Справочник. Т2 - М.: ИП радио Софт, 1999-640 с.: ил.

10. Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. - М.: Мир, 2001. - 379 с., ил. - (Современная схемотехника).

11. Стандарт предприятия: Общие требования и правила оформления выпускных квалификационных работ, курсовых проектов (работ), отчетов по РГР, по УИРС, по производственной практике и рефератов. - М.: ОГУ, 2000. - 62с.

12. Хвощ С.Т, и др Микропроцессоры и микроЭвм в системах автоматического управления: Справочник/ С.Т. Хвощ, Н.Н. Варлинский, Е.А. Попов; под общ. Ред С.Т. Хвоща. - Л.: Машиностроение. Ленингр. отд-ние, 1987. - 640 с.

13. Шило В.Л. Популярные цифровые микросхемы: Справочник 2-е изд., испр - Челябинск: Металлургия, Челябинское отделение, 19889. - 352с:ил. - (Массовая радиобиблиотека вып.1111).

14. Модуль УМПК-80/МИ3. Схема электрическая принципиальная ПБА3.660.226 Э3.

15. Модуль УМПК-80/МИ3. Перечень элементов ПБА3.660.223 ПЭ3.

16. Модуль УМПК-80/МИ3. Паспорт ПБА3.660.226 ПС.

Размещено на Allbest.ru

...