Разработка преобразователей уровней

Размещено на http://www.allbest.ru/

Преобразователи уровней (ПУ) - специальные элементы цифровых устройств, предназначенные для обеспечения совместимости уровней цифровых элементов различных серий. Иногда ПУ называют трансляторами уровней.

При проектировании микроэлектронной аппаратуры на цифровых интегральных микросхемах (ИМС) на практике возникает необходимость в совместном использовании цифровых ИМС различных серий. Эти ИМС могут существенно различаться как конструктивно-технологическими, схемотехническими решениями, так и электрическими параметрами, вследствие чего они не могут сопрягаться непосредственно. ПУ позволяет обеспечить управление интегральным логическим элементом (ЛЭ) одной серии с помощью интегрального логического элемента другой серии, т. е. добиться электрического и временного сопряжении этих двух элементов.

Рис. 1. Схема логического элемента

Каждый ЛЭ характеризуется набором входных и выходных статических и динамических параметров, некоторые из которых показаны на рис. 1. К статическим параметрам относятся: Uвх и Uвых - входное и выходное напряжения; U1, U0 - уровни логической 1 и логического 0; I1,0вых, I1,0вых - входные и выходные токи ЛЭ в состояниях логического 0 и логической 1 по входу и выходу; Iн - ток нагрузки; Uп+ - допустимая статическая помеха на нулевом уровне (помехозащищенность снизу) и Uп- - допустимая статическая помеха на единичном уровне (помехозащищенность сверху).

Средние значения этих параметров, пределы их изменений и полярности у различных ЛЭ разные.

Для удобства дальнейшего изложения введем следующие обозначения: наименьшее и наибольшее значения некоторой величины В обозначим соответственно.

Рис. 2. Обобщенная структурная схема согласования элементов

На рис. 2 представлена обобщенная структурная схема согласования элементов ЛЭ1 и ЛЭ2 с различными типами логики и схемотехники. Основным элементом схемы согласования является преобразователь уровня П2. Входной П1 и выходной ПЗ каскады обеспечивают согласование выходов ЛЭ1 со входом П2 и выхода П2 со входом ЛЭ2. В отличие от логических элементов, у которых значения уровней входных и выходных сигналов, как правило, совпадают, у ПУ значения входных и выходных сигналов всегда различны. Это характерный признак ПУ. Поэтому для обеспечения полного сопряжения уровней ЛЭ1 и ЛЭ2 необходимо, чтобы входной каскад ПУ - П1 был реализован аналогично схеме выходного каскада ЛЭ1, точно так же выходной каскад ПУ - ПЗ должен быть реализован по схеме входного каскада ЛЭ2. Чтобы обеспечить выполнение этих условий для питания ПУ, необходимо одновременно использовать питающие напряжения как ЛЭ1, так и ЛЭ2.

В некоторых случаях, если расстояния ЛЭ1 - ПУ и ПУ - ЛЭ2 небольшие, например когда ЛЭ1, ПУ, ЛЭ2 размещены на одной и той же плате или в одном корпусе микросхемы, то схему ПУ можно упростить, исключив из нее каскады П1 или ПЗ, или оба. В общем случае, когда предполагается изготовить ПУ в виде отдельной ИС или микросборки, желательно, чтобы ПУ содержал все три каскада П1 - Ш - ПЗ, так как при этом ограничения на длину связей между ПУ и цифровыми ИС с ЛЭ будут такими же, как для связей между цифровыми ИС в данной аппаратуре. Это в определенной степени облегчит конструирование электронных блоков аппаратуры. микросхема цифровой схемотехника интегральный

Кроме обеспечения совместимости, уровней сигналов ПУ должны удовлетворять специальным требованиям, например таким, как:

сохранение преобразователем порогового, уровня управляющего элемента ЛЭ1 и уровней токов элементов ЛЭ1 и ЛЭ2;

обеспечение преобразования уровней с логической инверсией (если на входе ПУ А, то на выходе или без инверсии;

обеспечение заданных требований по нагрузочной способности и параметрам быстродействия.

Обеспечение заданных требований по нагрузочной способности сводится к реализации преобразования выходного логического уровня элемента ЛЭ1 во входной логический уровень элемента ЛЭ 2 с заданным коэффициентом разветвления n (т.е. ПУ должен давать требуемый логический уровень для n элементов ЛЭ2, параллельно подключенных к выходу ПУ).

Обеспечение заданных требований по параметрам быстродействия обычно сводится к тому, что ПУ не должен ухудшать быстродействие цифрового устройства, в котором он используется, т. е. задержка на переключение ПУ не должна быть больше задержки наиболее медленного из элементов ЛЭ1 и ЛЭ2.

Можно сформулировать общие правила построения ПУ, пригодные для большинства возможных вариантов преобразователей уровня [7]:

преобразователи уровней проектируются для конкретных схем с обязательным учетом выходных характеристик и параметров управляющего элемента, а также входных характеристик и параметров управляемого элемента;

перепад логических уровней управляющего элемента должен быть достаточным для надежного функционирования преобразователей уровней;

преобразователь уровней должен обеспечивать необходимые динамические параметры с учетом емкостных и активных нагрузок.

По схемотехнической реализации основных логических функций цифровые ИМС, наиболее распространенные в настоящее время, подразделяются на следующие группы:

ИМС транзисторно-транзисторной логики (ТТЛ, ТТЛШ);

ИМС эмиттерно-связанной логики (ЭСЛ);

ИМС на МДП транзисторах (КМДП-логика, р-МДП-логика, n-МДП-логика);

ИМС на элементах инжекционной логики (И 2Л).

Рассмотреть в одном пособии все варианты преобразователей уровней, предназначенных для сопряжения цифровых ИМС и принадлежащих к перечисленным выше группам, не представляется возможным.

Целью настоящих методических указаний является научить студента самостоятельно проектировать схемы ПУ, предназначенные для согласования ЛЭ, выполненных на основе ТТЛ и КМДП технологий.

Типовые значения основных статических параметров рассматриваемых групп ИМС при наихудшем сочетании дестабилизирующих факторов и технологических разбросов приведены в табл. 1.



Таблица 1

Параметр, единица измерения	Элементная база
	ТТЛ	КМДП
Е, В	+5 5%	+ (5 9) 5%
U0, В	+ 0,4	+ 0,3
U1, В	+ 2,4 4,5	+ 4,5 8,5
I1вх, мА	0,1	1,5 10-3
I0вх, мА	1,6	1,5 10-3
I-1вых, мА	1	2,5
I0вых, мА	16	2,5
Uп, В	0,6	1 3

В составе схем малой и средней степеней интеграции ТТЛ и КМДП типов имеются специально разработанные преобразователи уровней.

Отечественная промышленность выпускает микросхемы ПУ типов КМДП ТТЛ и ТТЛ КМДП серий К 176, К 561, К 564.

Наиболее известными ПУ КМДП ТТЛ являются микросхемы К 176ПУ 5, К 561ЛН 1, К 564ЛН 2.

Микросхема К 176ПУ 1 содержит пять инверторов и имеет два вывода питания: Е 1 = 5 В и Е 2 = 9 В. Микросхема К 176ПУ 2 содержит в одном корпусе шесть преобразователей КМДП ТТЛ. Особенностью этой микросхемы является повышение значения выходных токов логического 0 и логической 1, что необходимо для работы на значительную емкостную нагрузку.

В корпусе микросхемы К 176ПУЗ расположены шесть ПУ КМДП ГТЛ без инверсии выходов, имеются два вывода питания Е 1 и Е 2. Время завершения переходных процессов преобразования уровней КМДП ТТЛ не превышает 100 нс для случая перехода от низкого уровня к высокому и 40 нс для случая обратного перехода.

Отличительной особенностью микросхемы К 176ПУ 5 является то, что каждый из четырех ее ПУ имеет прямой и инверсный выходы. Микросхема К 176ПУ 4 содержит в своем корпусе шесть ПУ - буферных усилителей и работает от одного источника питания Е 1.

Микросхема К 564ПУ 6 содержит четыре схемы сдвига логических уровней от низкого напряжения к высокому, т.е. ТТЛ КМДП, и питается от двух источников питания: Е 1 = 5 В и Е 2 = (10 15) В. Отличительной особенностью этой микросхемы является наличие раздельных для каждого канала сигналов решения; при запрещающем сигнале соответствующий выход микросхемы переходит в высокоомное состояние.

Преобразователь уровней ТТЛ КМДП

На рис. 3, а представлена простейшая схема преобразования уровней элемента ТТЛ-типа в уровни элемента КМДП-типа (ТТЛ КМДП). Первый каскад (на транзисторе VT1) выполняет функции обычного инвертора-усилителя. Второй каскад (на транзисторах VT2 и УТ 3) представляет собой обычный комплиментарный каскад. Чтобы этот каскад работал нормально, значения порогов Uпop транзисторов VT2 и VT3 должны удовлетворять условию

Uпор. VT2 + Uпор. VT3 Е.

Рис. 3. Схема преобразования уровней

Схема ПУ работает следующим образом. При Uвх = U0ттл транзистор VT1 находится в отсечке, и на выходе первого каскада U + Е. Транзистор VT2 заперт, a VT3 открыт, на выходе схемы Uвых 0 U0кмдп.

При Uвх = U-1ттл транзистор VT1 отпирается до насыщения благодаря базовому току, равному (Uвх - еоб)/Rб, где - еоб напряжение на р-n-переходе Б-Э насыщенного транзистора (для кремниевых транзисторов е„б я< 0,6 В). Остаточное напряжение между коллектором и эмиттером насыщенного транзистора Uкэ н близко к нулю (для кремниевых транзисторов Uкэ н 0,2 В), и транзистор VT2 открыт, а VТ 3 заперт. Следовательно, Uвых + Е U1кмдп. Недостаток схемы - одновременное использование и биполярных, и полевых транзисторов в одной микросхеме, что затрудняет ее изготовление в виде интегральной полупроводниковой схемы, хотя эту схему ПУ можно изготовить в виде гибридной микросборки. В случае, когда ставится задача спроектировать ПУ ТТЛ КМДП для расположенных на одной и той же плате конкретных ТТЛ ИС и КМДП ИС с заданными нагрузочной способностью ПУ - n, частотой переключения П - f и температурным диапазоном работы ПУ, схема преобразователя может содержать только один биполярный транзистор VT, а также резисторы Rк и Rб (рис. 3, б).

Напряжение Е выбирается равным напряжению питания КМДП ИС.

Если Uвх = U0ттл еоб, то VT находится в режиме отсечки (рис. 4, а), и напряжение на его коллекторе, равное напряжению на входе ПУ, не должно быть меньше уровня логической 1 КМДП-элементов, т.е. U1кмдп:

(1)

где: n - нагрузочная способность ПУ; I1вх кмдп - малый ток, обусловленный в основном охранными диодами, подключенными к затворным входам транзисторов (р-n-переходы, смешенные в обратном направлении); Iкб о - обратный ток коллекторного перехода транзистора VT.



Рис. 4. Эквивалентные схемы преобразования уровней

Если Uвх = Uттл, целесообразно обеспечить насыщение транзистора VT со степенью насыщения S = 1,5 2, т.е.

(2)

где: Iкн - ток коллектора насыщенного транзистора VТ.

Из рис. 2, б видно, что ток Iб, протекающий в цепи базы транзистора VТ при условии, что Uвх = U1ттл, равен

(3)

вычисленной по формуле (3) ток Iб не должен превышать выходной ток I1вых ттл, обеспечиваемый ТТЛ-элементом в состоянии логической 1, а также должен быть меньше максимального допустимого тока Iб макс выбранного транзистора VT, т.е.:



(4, а)

(4, б)

В коллектор насыщенного транзистора VT (рис. 4, б) втекает ток Iк н, который складывается из тока Iк, протекающего через резистор Rк и n входных токов I0вх кмдп КМДП-элемента, т.е.

(5)

Ток Iк н, найденный по формуле (5), должен быть меньше максимально допустимого тока Iк макс выбранного транзистора VT, т.е.

(6)

Напряжение Uвых на выходе ПУ, равное потенциалу на коллекторе насыщенного транзистора VT Uкэ н, не должно превышать уровня логического 0 КМДП-элемента U0кмдп

.

Статические свойства схемы ПУ наглядно отражаются ее передаточной характеристикой - зависимостью Uвых = f(Uвх).

На передаточной характеристике рассматриваемой схемы ПУ можно выделить три участка.

Если Uвх еоб, то VT находится в режиме отсечки и Uвых определяется по формуле (1).

Если Uвх еоб, то VT открыт, и ток базы определяется по формуле (3). Пока



VT работает в активном режиме и

(7)

мы пренебрегли малым током n I0вх кмдп.

Ток Iб достигает значения Iб н при

поэтому, если

то VT находится в насыщении и Uвых = Uкен.

На графике Uвых = f(Uвх) ПУ проводят уровни U1кмдп и U0кмдп. Абсцисса точки пересечения характеристики Uвых = f(Uвх) с уровнем U1кмдп мин соответствует пороговому напряжению U1пор входного сигнала ПУ. Абсцисса точки пересечения характеристики Uвых = f(Uвх) с уровнем U0кмдп макс равна пороговому значению U0пор входного сигнала ПУ.

Для того чтобы уровни выходных сигналов ТТЛ-элемента могли использоваться в качестве уровней входного сигнала ПУ, необходимо соблюдать условия:

Указанные неравенства выполняются с некоторым запасом. Так как U0ттл макс U1пор, то допускается некоторые паразитные (помеховые) измерения входного сигнала, которые не приводят к изменения сигнала, которые не приводят к изменению сигнала на входе ПУ до уровня, меньшего U1кмдп мин. статическую помехоустойчивость ПУ характеризуют параметрами U+п и U-п. Напряжение

(рис. 5) характеризует помехоустойчивость схемы ПУ к помеховым выбросам положительной полярности уровня логического 0 на его входе.

Аналогично U-п = U1 ттл макс - U0 пор характеризуется помехоустойчивость схемы ПУ к отрицательным измерениям уровня логической 1 на его входе.

Рис. 5. Выходная характеристика ТТЛ-элемента

Значения U+п и U-п можно определить аналитически и графически.

Более точный анализ помехозащищенности следует проводить для наихудшего сочетания параметров ПУ и температуры. В этом случае будет не одна передаточная характеристика ПУ, а 0целое семейство, по которому более корректно определяют U+п и U-п.

Важной характеристикой ПУ является его быстродействие, которое определяется максимально допустимой частотой следования входных сигналов, представляющих кодовые символы 0 и 1 каждый из которых приводит к переключению ПУ.

Очевидно, что быстродействие зависит от общей длительности переходного процесса, возникающего при воздействии переключающего сигнала и обусловленного инерционностью транзистора и перезарядом паразитных емкостей в процессе переключения. В рассматриваемой схеме ПУ обычно процесс переключения из состояния логического 0 в состояние логической 1 происходит медленнее и определяется процессом заряда нагрузочной емкости Сн через резистор Rн.

Если выбрать транзистор VT, у которого граничная частота переключения в несколько раз выше заданной частоты переключения ПУ, то при запирании транзистора его инерционностью можно пренебречь и длительность t0,1 можно рассчитать, исходя из упрощенной схемы:

,

где

;

где: n - нагрузочная способность ПУ;

Свх - входная емкость КМДП-элемента;

См - емкость монтажа.

Если задана частота переключения ПУ - f, то время переключения



и необходимо обеспечить условие

(10)

Если частота переключения f не задана, то спроектировать ПУ нужно так, чтобы он не ухудшал быстродействия цифрового устройства, в котором он используется, т.е. должно выполняться неравенство:

(11)

где: f'0,1 - наибольшее время задержки распространении сигнала дин ТТЛ и КМДП-элементов,

.

Значения резисторов Rк и Rб определяются из условий двухсторонних ограничений, изложенных ниже.

Из условия, что напряжение на выходе ПУ не должно быть меньше напряжения U1кмдп, для наихудшего соотношения параметров определяем первое ограничение сверху на величину Rк:

(12)

где: - минимальное напряжение питания при заданном допуске;

- максимальное значение входного тока КМДП-элемента и обратного тока коллектора транзистора VT, которые достигаются при максимальной температуре Тмакс заданного температурного диапазона работы ПУ.

Для нахождения и можно использовать известное упрощенное выражение, описывающее зависимость обратного тока р-n-перехода I0 от температуры окружающей среды Т,

где: Т* - приращение температуры, при которой обратный ток I0(Т 0) удваивается (Т* (8 10) С для германия и Т* (6 - 7) С для кремния);

Т - температура, при которой определяют ток I0;

I0(Т 0) - ток I0 при некоторой исходной температуре Т 0, который приводится в справочнике.

Второе ограничение сверху на величину Rк определяется требованиями обеспечения заданного быстродействия ПУ (формулы (9) и (10))

(13, а)

при выполнении условия, что спроектированный ПУ не ухудшит быстродействие электронной схемы, построенной на ТТЛ и КМДП-элементах (формулы (9) и (11))

(14)



где: - максимальное напряжение питания при заданном допуске.

Таким образом, получаем двустороннее ограничение на величину Rк - формулы (12) - (14).

С точки зрения уменьшения мощности, потребляемой ПУ необходимо выбрать величину Rк наибольшей, удовлетворяющей двустороннее ограничение и в соответствии со стандартным рядом номиналов резистора.

Мощность, рассеиваемая на резисторе Rк при насыщении транзистора VT,

(15)

В соответствии с величиной РRк выбираем мощность резистора Rк.

Из условия, что ток базы Iб транзистора VT не должен превышать ток I1вых ттл (формулы (2) и (4, а), получаем первое ограничение снизу на величину Rб:

(17)

Для определения ограничения сверху на величину Rб потребуем, чтобы при минимальном значении для выбранного транзистора VT обеспечивалась степень насыщения S. Используя формулы (2), (3) и (5) при наихудшем сочетании параметров (Е, и I0вх кмдп) и выбранных значениях Rк и S получим:



откуда, предложив, что n имеет:

(18)

Таким образом, получаем двустороннее ограничение на величину Rб - формулы (16), (17) и (18).

Величину Rб выбираем наибольшей, удовлетворяющей двустороннее ограничение и в соответствии со стандартным рядом номиналов резистора.

Определим мощность, потребляемую ПУ. Если Uвх = U0ттл, то VT находится в режиме отсечки я согласно формуле (1) через резистор Rк протекает ток nI1вх кмдп + Iкб о, который будет максимальным при наибольшей заданной температуре. Поэтому мощность, которую ПУ потребляет от источника питания Ј в состоянии логической 7 на выходе, равна:

Если Uвх = U1ттл, то VT насыщен, и мощность, потребляемая ПУ в соответствии логического 0 на входе, с учетом (5) равна:

(19)

Преобразователь уровней КМДП ТТЛ

При непосредственном сопряжении ЛЭ КМДП-типа с ЛЭ ТТЛ-типа выходные токи КМДП-элементов I0вых и I1вых могут быть недостаточными для управления входами ТТЛ-элементов. Для усиления этих токов и согласования уровней используется ПУ, простейшая схема которого аналогична схеме ПУ ТТЛ КМДП и приведена на рис. 6.

Если Uвх = U0кмдп еоб, транзистор VT находится в режиме отсечки. Поскольку к выходу ПУ подключены n ТТЛ-элементов, то через резистор Rк протекает не только ток коллекторного перехода Iкб о транзистора VT, но и n токов I1вх ттл. Напряжение на коллекторе транзистора VT, равное напряжению на выходе ПУ, должно быть больше уровня логической 1 ТТЛ-элементов U1ттл

.

Если Uвх = U1кмдп, то транзистор VT должен находится в режиме насыщения, т.е.

(20)

Обычно стараются создать степень насыщения транзистора S = 1,5 3; при больших S существенно снижается быстродействие ПУ.

Из рис. 6 видно. Что при условии Uвх = U1кмдп ток базы

(21)

В коллекторе насыщенного транзистора VT (рис. 7, б) втекает ток



(22)

Рис. 6. ПУ КМДП>ТТЛ

Рис. 7. ПУ КМДП>ТТЛ

Ток Iкн, найденный по формуле (22), должен быть меньше максимального тока Iк макс выбранного транзистора VT, т.е.:

. (23)

На передаточной характеристике Uвых = f(Uвх) рассматриваемой схемы можно выделить три участка (рис. 8).

Если Uвх еоб, то VT находится в режиме отсечки, и Uвых определяется формулой (19). Если Uвх еоб, то VT открыт, и ток Iб определяется формулой (21). Пока

VT работает в активном режиме и

(24)

Если

,

то VT находится в насыщении и Uвх = Uкен.

Рис. 8. Передаточная характеристика схемы ПУ КМДП > ТТЛ

Расчет ПУ КМДП ТТЛ производится аналогично с использованием выражений (8) (18) с соответствующими изменениями.

Литература

ФедорковБ.Г.,Телец В.А. Микросхемы ЦАП и АЦП. М.:

Энергоатомиздат, 1990. 320 с.

Цифровые и аналоговые интегральные микросхемы: Справочник/Под ред. С.В. Якубовского. М.: Радио и связь, 1990.496 с.

Титце У., Шенк К. Полупроводниковая схемотехника. М.: Мир, 1983.512с.

Гнатек Ю.Р. Справочник по цифро-аналоговым и аналого-цифровым преобразователям. М.: Радио и связь, 1982. 551 с.

Моисеев B.C. Системное проектирование преобразователей информации. Л.: Машиностроение, 1982.

Мкртчян С.О. Преобразователи уровней логических элементов. М.: Радио и связь, 1982. 64 с.

Микропроцессоры. Кн. 2.: Средства сопряжения. Контролирующие и информационно-управляющие системы/Под ред. Л.Н. Преснухина. М.: Высшая школа, 1986.

Преснухин Л.Н., Воробьев Н.В., Шишкевич Л.А. Расчет элементов цифровых устройств: Учебное пособие. М.: Высшая школа, 1982.

Ерофеев Ю.Н. Импульсные устройства. М.: Высшая школа, 1989.

Полупроводниковые приборы. Транзисторы: Справочник/Под ред. Н.Н. Горюнова. М.: Энергоиздат, 1985.

Бахтиаров Г.Д. и др. Аналого-цифровые преобразователи. М.: Сов. радио,1980.

Балакай В.Г. и др. Интегральные схемы АЦП и ЦАП. М.: Энергия, 1978.

Вениаминов В.Н. и др. Микросхемы и их применение. М.: Радио и связь, 1989.

Алексеев А.Г. Операционные усилители и их применение. М.:

Радио и связь, 1989.

Размещено на Allbest.ru

...