Мікроконтролер T89C5115

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

КУРСОВА РОБОТА

«Мікроконтролер T89C5115»



Специфікація

· Вид монтажу: SMD/SMT

· Вмонтований в чіп АЦП: так

· Висота: 1.45 мм

· Діапазон напруг живлення: 3 В… 5.5 В

· Довжина: 7 мм

· Інтерфейс: UART

· Кількість ліній вводу / виводу: 20

· Кількість таймерів: 2

· Робочий діапазон температур: - 40 C… + 85 C

· Розмір ОЗУ: 512 B

· Розмір пам'яті програм: 16 Кб

· Серія процесора: AT89x

· Тактова частота максимальна: 40 МГц

· Тип пам'яті програм: Flash

· Шина даних: 8 біт

· Ширина: 7 мм

· Ядро: 8051

Опис

T89C5115 - високоефективна флеш версія виконана на мікросхемі 80C51 8-розрядний мікроконтролер. Вона містить 16-КБ флеш-пам'яті блоку для програм і даних. 16-КБ флеш-пам'яті може бути запрограмований або в паралельному або послідовному режимі з можливістю програмування. Напруга програмування генерується всередині, від стандартних VCC портів. T89C5115 зберігає всі особливості 80C52 з 256 байт внутрішнього ОЗП, 7 - джерел, 4-рівневий контролер переривань і три таймера / лічильника. Крім того, T89C5115 має 10-бітний A/D конвертер, 2-KB завантажувальної флеш-пам'яті, 2-KB EEPROM для зберігання даних, програмований лічильник масиву, XRAM з 256 байтами, апаратний сторожовий таймер і більш універсальний послідовний канал, який полегшує багатопроцесорний зв'язок (EUART).

Повністю статична конструкція T89C5115 скорочує споживання енергії шляхом залучення тактової частоти до будь-якого значення, навіть постійного струму, без втрати даних. T89C5115 має два програмно вибираних режиму зниженої активності і 8 біт годинник перед дільника для подальшого зниження енергоспоживання. У режимі простою процесор заморожений в той час як периферійні пристрої та система переривань, як і раніше працюють. У режимі відключення дані оперативної пам'яті зберігаються, всі інші функції не працюють. Додана особливість T89C5115 зробила його більш потужним для додатків, яким потрібна A / D перетворення, широтно-імпульсна модуляція, високу швидкість введення / виводу і підрахунок можливостей, в якості промислового контролю, товарів народного споживання, сигналізації, керування двигуном і т.д., залишаючись повністю сумісний з 80C52 вона пропонує розширені стандарти мікроконтролера. У режимі X2 максимальна зовнішня тактова частота 20 МГц досягає 300 разів цикл нс.



1. Конфігурація та опис виводів T89C5115

Конфігурація виводів даного мікроконтролера, в залежності від корпусу може мати такий умовний вигляд:

Рис. 1Рис. 2

Рис. 3Рис. 4

Назва порта	Опис
VSS	Заземлення
VCC	Напруга живлення
VAREF	Напрямна напруга для АЦП
VAVCC	Напруга живлення для АЦП
VAGND	Заземлення для АЦП
P1.0:7	Порт 1: Являє собою 8-розрядний двонаправлений порт вводу / виводу. Порт 1 може бути використаний для цифрового введення / виведеня або як аналоговий вхід для аналогового цифрового перетворювача (АЦП). В якості додаткової цифрової функції, порт 1 містить таймер 2 зовнішніх тригерів і тактового сигналу. P1.0/AN0/T2 аналоговий вхід каналу 0, P1.1/AN1/T2EX аналоговий вхід каналу 1, P1.2/AN2/ECI аналоговий вхід каналу 2, P1.3/AN3/CEX0 аналоговий вхід каналу 3, P1.4/AN4/CEX1 аналоговий вхід каналу 4, P1.5/AN5 аналоговий вхід каналу 5 P1.6/AN6 аналоговий вхід каналу 6 P1.7/AN7 аналоговий вхід каналу 7
P2.0:1	Порт 2: Є 2-бітним двонаправленим портом вводу / виводу. Коли стани 1 записуються в порт 2 виводи можуть бути використані як вхідні пристрої. У T89C5115 порт 2 може споживати або генерувати 5мА. Він може керувати CMOS входи без зовнішнього живлення.
P3.0:7	Порт 3: Являє собою 8-розрядний двонаправлений порт вводу / виводу. Коли стани 1 записуються до порту 3 він використовується як вхід. Як вхід порти 3 будуть мати малий стрм входу струм. P3.0/RxD: Приймач введення даних (асинхронний) або введення / виведення даних (синхронний) послідовного інтерфейсу P3.1/TxD: Вихід передавача даних (асинхронний) або годинник вихідних (синхронний) послідовного інтерфейсу P3.2/INT0: Зовнішні переривання 0 вхід / таймер 0 вихідний контроль входу P3.3/INT1: Зовнішнє переривання 1 вхід / таймера 1 вихідний контроль входу P3.4/T0: Таймер 0 вхід лічильника P3.5 / T 1: Таймер 1 вхід лічильника P3.6: Вихід порту P3.7: Вихід порту
P4.0:1	Порт 4: Р4 двонаправлений порт вводу / виводу. Коли стани 1 записуються до порту він використовується як вхід.
RESET	Скидання: Скидання введення, обнулення, перезавантаження пристрою.

2. Характеристика виводів XТAL1 і XTAL2

XТAL1 і XTAL2 є входом і виходом, відповідно, інвертуючого підсилювача, який може бути виконаний на чіпі, або кристалі кварцу який керується зовнішнім джерелом синхронізації. XТAL1 працює тоді коли XTAL2 залишається непідключеним.Існує робочий цикл зовнішньої синхронізації при якому внутрішні схеми синхронізації працюють через ділення на два тригера.

3. Внутрішня структура АT89C5115

Блок діаграма внутрішньої структури мікроконтролера АT89C5115

Рис. 5. Блок-діаграма внутрішньої структури мікроконтролера АT89C5115

Кожен SFR порт працює через D тригери, як показано на Рис. 6 для портів 3 і 4. Сигнал «Запис в тригер» ініціює передачу даних внутрішній шині даних в тригер D-типу. Сигнал «читання тригера» CPU передає замкненому Q виходу на внутрішню шину. Крім того, сигнал «Читати порт» передається логічним портом. Деякі інструкції порту даних активовують опцію «читати тригер», а інші активовують сигнал «читання PIN». Тригер інструкції називають читання-модифікація-запис. Кожен ввід/вивід лінії може бути самостійно запрограмувати як вхід або вихід.

На малюнку 6 показана структура портів, які мають внутрішні підвищення. Зовнішнє джерело може підвищити слабкий контакт. Кожен вивід порту може бути налаштований чи для загального призначення вводу / виводу або для альтернативної функції вводу-виводу.

Щоб використовувати порт загального призначення виходу, встановлюється або знімається відповідний біт у регістрі Px (Х = 1-4). Щоб використовувати порт загального призначення для введення, встановіть біт в регістрі Px.

Це відключає вихід FET диска. Щоб налаштувати вивід для альтернативних функцій, встановлюють біт в регістрі Px. Коли замок встановлений, сигнал «альтернативна функція виходу» контролює вихідний рівень (див. рис. 6) роботи портів обробляється далі в «двонаправленому порті».

Рис. 6 Структура портів

4. Інструкції читання-модифікації-запису

Деякі інструкції читання даних тригера, а не даних порту. Тригер на основі інструкцій читати дані, змінювати дані, а потім переписати тригери. Це називається «читання-модифікація-запис» інструкції. Нижче наведено повний список цих спеціальних інструкцій (див. Табл. 2). Якщо операндом є порт або порт біт, ці інструкції зчитують тригер, а не вихід:



Інструкція	Опис	Приклад
ANL	Логічне І	ANL P1, A
ORL	Логічне Або	ORL P2, A
XRL	Логічне Виключне або	XRL P3, A
JBC	Перехід, якщо біт = 1 і очистка	JBC P1.1, LABEL
CPL	Доповняючий біт	CPL P3.0
INC	Наростання	INC P2
DEC	Зменшення	DEC P2
DJNZ	Зменшення і перехід, якщо не нуль.	DJNZ P3, LABEL
MOV Px.y, C	Перемістити біт переносу в біт у Порт-х	MOV P1.5, C
CLR Px.y	Очистити біт Порт-х	CLR P2.4
SET Px.y	Встановити біт Порт-х	SET P3.3

Це очевидно, що за останні три інструкції в цьому списку читання-модифікація-запис. Ці інструкції зчитують порт (всі 8 біт), змінюють безпосередньо адресований біт і записують новий остатній байт тригера. Ці інструкцій спрямовані на тригер, а не вихід для того, щоб уникнути можливого неправильного тлумачення. Наприклад, біт порту використовується для приводу бази зовнішнього біполярного транзистора не може піднятися вище транзистора переходу база-емітер. Логічні одиниці записуються в біт, спроби процесор читання порту на виході були невірно витлумачені як логічний нуль. Зчитування тригера, а не виходу повертає логіці одне значення.

5. Операції Квазі двонаправленого порту

модифікація пристрій таймер порт

Порт 1, порт 3 і порт 4 називають «квазі-двонаправленим» портами. При роботі в режимі введення, виведення опір виступає як логічна одиниця, а джерело струму у відповідь на зовнішні умови логічного нуля. Скидання записує логічну одиницю для всіх портів тригера. Якщо логічний нуль згодом записуються в порт тригера, вона може бути повернувся до вхідних умов логічної одиниці записаної на тригері. Логічна нуля до одного переходу в порт 1, порт 3 і порт 4 використовує додаткове підсилення (p1), щоб допомогти цій логіці переходу Див Малюнок 7. Це збільшує швидкість перемикання. Це додаткове підсилення джерела в 100 разів нормального внутрішнього замикання протягом 2 періодів тактового генератора. Внутрішнє підсилення забезпечують польові транзистори, а не лінійні резистори. Підсилювач складається з трьох р-канальних польових транзисторів (pFET). PFET горить, коли логічний елемент нуля і вимикається, коли логічний елемент один. pFET №1 включений протягом двох періодів генератора відразу після нуля до одного переходу в порт тригера. Логіка одиниці на виході порту повертає на pFET №3 (слабке підсилення) через інвертор. Даний перетворювач частоти і форми pFET пара тригерів для управління логічної одиниці. pFET №2 є дуже слабким підсилювач включений, коли зв'язані NFET вимкнені. Це традиційний перемикач CMOS конвенції. Сила струму рівна 1/10, що на pFET №3.

Рис. 7. Функція «Х2»

T89C5115 в основному потребує всього 6 періодів в машинному циклі. Ця функція, названа «X2», забезпечує наступні переваги:

* Розподіл частоти кристалів (дешевші кристали), зберігаючи при цьому той же процесор контролю.

* Економія енергоспоживання при збереженні тієї ж потужності CPU (економія генератора потужності).

* Економія енергоспоживання шляхом ділення динамічної робочої частоти на 2 в операційні та дозвільних режимах.

* Збільшує потужність процесора на 2 при збереженні тій же частоті кристала.

Для того, щоб зберегти оригінальний C51 сумісним, дільник-на-2 вставляється між сигналом XTAL1 і головним входом годинника ядра (фазо генератора). Цей дільник може бути відключений за допомогою програмного забезпечення.

Додаткова функція доступна для запуску після скидання в режимі X2. Ця функція може бути включена через біт безпеки обладнання. Цей біт описано в розділі «In-System Programming '.

Функція X2 в регістрі CKCON дозволяє перемикатися з 12 тактами

за доручення до 6 тактів, і навпаки. При скиданні стандартній швидкості активується (STD режим). Установка цього біта активізує функцію X2 (X2 Mode) тільки для таймера CPU (див. Малюнок 8). Таймери 0, 1 і 2, UART, PCA, або сторожовий перемикач в режим X2, тільки якщо відповідний скидається в CKCON регістрі.

Таймер для всієї схеми і периферії спочатку розділяються на два до використання процесорного ядра і периферії. Це дозволяє бути циклічному співвідношенні яке буде прийнято на вході XTAL1. У режимі X2, так як це дільник сигнали на XTAL1 повинні мати циклічне співвідношення 40-60%.

На Малюнку 8. представлена ??блок-схема таймера цього покоління. X2 біт затверджена XTAL1 ч 2 фронти, щоб уникнути збоїв при переході від X2 в режимі STD. На малюнку 4 показано перемикання режиму сигналів.



Рис. 8 Блок-схема таймера покоління Х2

Рис. 9 Перемикання режиму сигналу

6. Скидання портів

Для того, щоб запуск (холодний запуск) або перезапустити (тепла перезагрузка) мікроконтролера відбулась правильно, високий рівень повинен бути застосований на RST порт. Низькі рівні призводять до неправильної ініціалізації внутрішніх регістрів таких як SFR, PC і т.д., і непередбачуваної поведінка мікроконтролера.

Тепла перезагрузка може бути застосована безпосередньо на RST шпильці або побічно внутрішнім джерелом скидання, такими як сторожовий таймер, PCA, таймер і т.д.

При включенні живлення (холодне скидання)

Дві умови необхідні, перш ніж включати процесор запуску:

* VDD повинні бути доставлені в зазначеному діапазоні VDD,

* рівень на вході XTAL1 повинен бути за межами специфікації (VIH, VIL).

Якщо одна з цих умов не виконується, мікроконтролер не запускається правильно і може виконувати вибірки команд з будь-якого місця в блоці програми. Активні рівні застосовуються на виведенні RST і повинні бути збережені до тих пір поки обидва ці умови здійснюються. Скидання активного рівня, коли рівень VIH1 досягається і при тривалості імпульсу охоплює період часу, коли VDD і генератор не стабілізувалася. Два параметри мають повинні бути прийняті до уваги при визначенні тривалості імпульсу скидання:

* Час наростання VDD (vddrst),

* Час запуску осцилятора (oscrst).

Конденсатор визначає найбільше значення цих двох параметрів. Схема скидання показана на рисунку 10.

Схема скидання рис. 10



7. Скидання сторожового таймера

Резистор 1K повинен бути підключений разом з конденсатором, щоб дозволити використання сторожового таймера скидання імпульсним виходом на шпильку RST або коли використовується зовнішнє керуюче джерело живлення.

На малюнку 11 показано схему скидання, коли використовується конденсатор.

Схема скидання конфігурації сторожового таймера рис. 11

8. Режим очікування

Режим очікування є режимом зниження потужності, що знижує споживання енергії. У цьому режимі зупиняється виконання програми. У режимі очікування замерзає годинник на процесорі у встановлених станах в той час як периферійні пристрої продовжують бути синхронізованими. Статус процесора перед входом в режим очікування зберігаються, тобто лічильник команд і слово стану програми зареєстрували збережені дані протягом режиму очікування. Зміст SFR і оперативної пам'яті також зберігаються.

Вхід в режим очікування: для входу в режим очікування, встановлюється біт IDL в PCON Регістр (див. таблицю 15). T89C5115 входить в режим очікування після виконання команди, яка встановлює біт IDL. Інструкції команди IDL є останньою командою яка виконується.

Вихід з режиму очікування

Є два шляхи, щоб вийти з режиму очікування:

1. Створення підтримки переривань. Устаткування очищає IDL біт в регістрі PCON, яка відновлює годинник на CPU. Виконання резюме з переривання. Після завершення переривання процедура обслуговування, виконання програми поновлюється за інструкцією одразу ж після інструкції, яка активована режимі очікування. Загальні прапори призначення (GF1 і GF0 в PCON регістрі) можуть бути використані, щоб вказати, переривання відбулося під час нормальної роботи або під час режиму очікування. Коли режим очікування виходу на переривання, переривання може бути здійснене GF1 і GF0.

2. Генерація скидання.

Логіка високих рівнів на виведенні RST очищає IDL біт в PCON зареєструватися безпосередньо і асинхронно. Це відновлює годинник на CPU. Виконання програми вмить відновлюються із збереженого режиму відразу після активованої інструкції, у режимі очікування і може тривати протягом декількох тактів до того, як внутрішній алгоритм скидання візьме на себе управління. Скидання ініціалізує T89C5115 і вектори процесора адреса C: 00:00.

9. Режим вимкнення

Режим вимкнення ставить T89C5115 в режим відключенні живлення.

Режим зупинки генератора, заморожує всі годинники вимикає від живлення. Статус процесора під час режиму вимкнення зберігається, тобто його лічильник і статус програми. Слово процесора реєструється і зберігає свої дані на протязі режиму відключення живлення. Крім того вміст вміст оперативної пам'яті і SFR зберігаються. Стан виходів портів у режимі відключення живлення детально викладені у таблиці 3.

Режим	Порт 1	Порт 2	Порт 3	Порт 4
Скидання	Високий	Високий	Високий	Високий
Очікування (внутрішній код)	Дані	Дані	Дані	Дані
Очікування (зовнішній код)	Дані	Дані	Дані	Дані
Вимкнення (внутрішній код)	Дані	Дані	Дані	Дані
Вимкнення (зовнішній код)	Дані	Дані	Дані	Дані

Умови роботи портів у спеціальному режимі табл. 3

Вхід в режим вимкнення: Для входу в відключенні живлення режим відключення живлення, встановіть PD в регістрі PCON. T89C5115 входить в режим відключенні живлення режим виконання команди, яка встановлює PD. Інструкція, яку встановлює біт PD остання команда, яка виконується.

Вихід з режиму вимкнення:

Є два шляхи, щоб вийти з режиму відключення живлення:

1. Створення підтримкою зовнішніх переривань. T89C5115 надає можливість для виходу з вимкнення, використовуючи INT0 # INT1 #.

Устаткування очищає PD біта в регістрі PCON, який запускає генератора і відновлює годинник на процесорі і периферійні пристрої. Використання IntX # вхід, виконання поновлюється, коли вхід випущений (див. рисунок 12). Виконання відновлюється з переривання. Після завершення переривання процедура обслуговування, виконання програми поновлюється з вказівкою відразу, відповідно до інструкції, що активована при відключенні режиму живлення.



Вихід з режиму відключенні живлення з використанням сигналу INT1: 0 # рис. 12

2. Генерація скидання.

Логічні високі рівні на виході RST очищає PD в PCON і записуються туди ж асинхронно. Це запускає генератор і відновлює годинник на процесорі і периферійних пристроях. Виконання програми миттєво відновлюється з відразу після інструкції, яка активована при режимі відключення живлення і може тривати протягом декількох тактів перед тим, як внутрішній алгоритм скидання бере контроль. Скидання ініціалізує T89C5115 процесор для вирішення 0000h.

7	6	5	4	3	2	1	0
SMOD1	SMOD0	-	POF	GF1	GF0	PD	IDL

Номер біта	Біт мнемоніки	Опис
7	SMOD1	Серійний розрядний режим порту 1 Установка для встановлення подвійної швидкості передачі в 1 режимі, 2 або 3.
6	SMOD0	Серійний розрядний режим порт 0 Очистити, щоб вибрати SM0 біт в регістрі SCON. Встановлення для FE біта в регістрі SCON.
5	-	Зарезервований Значення з цього біта є невизначеним. Цей біт Не встановлюється.
4	POF	Вимкнення прапорця Очистити, щоб визначити наступний тип скидання. Встановлюється апаратно при VCC піднімається від 0 до номінального значення. Може також бути встановлений програмним забезпеченням.
3	GF1	Прапорець загального призначення Скидається і встановлюється користувачем для загального користування.
2	GF0	Прапорець загального призначення Скидається і встановлюється користувачем для загального користування.
1	PD	Біт вимкнення Скидається апаратно при скиданні. Завдання запустити режим виключення.
0	IDL	Режим очікування. Встановлюється апаратно при переривання або скидання. Встановлюється в режим холостого ходу.

Регістр управління живленням.

Пам'ять для зберігання даних

(Data memory)

T89C5115 надає дані доступу до пам'яті в двох різних просторах:

Внутрішній простір відображається у вигляді трьох окремих сегментів:

* Молодший 128 байт RAM сегмент.

* старший 128 байт RAM сегмент.

* розширений 256 байт RAM сегмента (XRAM).

Четвертий внутрішній сегмент доступний, але відкритий тільки для регістрів спеціального призначення,

SFR, (адреси 80h до FFh) доступні в режим прямої адресації.

На малюнку 9 показано організацію даних у внутрішній пам'яті.

Рис. 9. Організація даних



Внутрішня память. Молодша 128 байтова ОЗП. Молодша 128 байт ОЗП (див. малюнок 9) доступна за адресою 00h до 7Fh з використанням прямих або непрямих способів адресації. Найнижчі 32 байта згруповані в 4

блоки з 8 регістрів (R0 до R7). Два біта RS0 і RS1 в регістрі PSW вибрається, який блок використовується. Це дозволяє більш ефективно використовувати простір коду, оскільки регістр інструкцій коротший, ніж інструкції, які використовують пряму адресацію, і може бути використаний для перемикання контексту в перериваннях. Наступні 16 байт над блоками регістрів утворюють блок розрядного адресованого простору пам'яті. C51 включає в себе набір інструкцій, широкий вибір одиночних інструкцій, і в 128 біт в цій області можуть бути безпосередньо адресовані ці інструкції.

Старша 128 байтова оперативна пам'ять. Старші 128 байтова ОЗП доступна за адресами з 80h до FFh, і використовує тільки непрямі режим адресації.

Розширена ОЗП. На кристалі 256 байт розширеної пам'яті (XRAM) доступна з адреси 0000h до00FFh з використанням непрямої адресації через інструкції MOVX. У цьому діапазоні адрес.

10. Подвійний вказівник даних

Опис. T89C5115 реалізує другий покажчик даних для прискорення виконання коду і скорочення розміру коду в разі інтенсивного використання зовнішнього доступу до пам'яті. DPTR0 і DPTR1 розглядається процесором, як DPTR і доступні через SFR адреси 83h і 84h, які DPH і DPL-адрес. DPS біт в AUXR1 використовуються для вибору DPTR чи це покажчик даних 0, чи покажчик даних 1 (див. рисунок 10).



Рис. 10. Виконання подвійного покажчика даних

Додаток: Програмне забезпечення може скористатися додатковими покажчиками даних для збільшення швидкості і зменшення розміру коду, наприклад, блок операцій (копіювання, порівняння…) добре обслуговується за допомогою одного покажчика даних в якості «джерела» покажчика, а інший як покажчик «призначення».

11. Постійний запам'ятовувальний пристрій

2К байт на чіпі блок пам'яті EEPROM знаходиться за адресами з 0000h до 07FFh з XRAM / XRAM пам'яті і вибирається шляхом установки бітів управління в EECON зареєстрованих. Читання в пам'ять EEPROM здійснюється за допомогою команди MOVX. Фізичний запис в пам'ять EEPROM здійснюється в два етапи: запис даних у стовпці тригера та передача всіх даних фіксується в рядку EEPROM пам'яті (програмування). Кількість даних, записаних на сторінці може варіюватися від 1 до 128 байт (розмір сторінки). При програмуванні, тільки дані, записані в стовпці тригера запрограмовані і дев'ятий біт використовується для отримання цієї функції. Це дає можливість програмувати всю пам'ять, на сторінці або кількість байтів в сторінці. Дійсно, кожен дев'ятий біт встановлюється, якщо написання відповідного байта в рядку, і всі ці дев'ятий біт. Скидання після написання повного рядки EEPROM.

Запис даних в колонку тригера. Дані записуються на байт в колонці тригера, як і для зовнішньої пам'яті RAM. З 11 біт адреси покажчика на дані, 4 MSB, які використовуються для вибору сторінки (рядки) і 7 використовується для вибору байта. Між двома сесіями програмування EEPROM, всі адреси в колонці тригера повинні залишатися на тій же сторінці, це означає, що 4-MSB не повинно бути змінено.

Наступна процедура використовується для запису в стовпець тригера:

* Зберегти і відключити переривання

* Встановити біт EEE з EECON регістра

* Навантаження DPTR з адресою для написання

* Зберігає реєстр з даними для запису

* Виконання MOVX @ DPTR,

* При необхідності останні три цикли інструкцій до кінця зі сторінкою в 128 байт

* Відновлення переривань

Програмування EEPROM складається з наступних дій:

* Напишіть один або декілька байтів однієї сторінки в колонці тригера. Як правило, всі байти повинні належати до тієї ж сторінки, якщо ні, остання адреса сторінки буде фіксуватися та інші відкидаються.

* Запуск програм у письмовому вигляді послідовного управління (50 h слідують A0h) до EECON регістрі.

* EEBUSY прапор в EECON потім встановлюється апаратно, щоб вказати, що програмування в прогресі і що сегмент EEPROM не доступний для читання.

* В кінці програмування позначається апаратний прапорець EEBUSY.

Зчитування даних: Наступна процедура використовується для читання даних, що зберігаються в пам'яті EEPROM:

* Зберегти і відключити переривання

* Встановити біт EEE з EECON регістру

* Завантаження DPTR з адресою читання

* Виконання MOVX, @ DPTR

* Відновлення переривань

7	6	5	4	3	2	1	0
EEPL3	EEPL2	EEPL1	EEPL0	-	-	EEE	EEBUSY

Номер біта	Мнемоніка біта	Опис
7-4	EEPL3-0	Програмування запуску команд Записувати 5Xh слід в EEPL для запуску програм.
3	-	Зарезервований Значення з цього біта є невизначеним. Цей біт не встановлений.
2	-	Зарезервований Значення з цього біта є невизначеним. Цей біт не встановлений.
1	EEE	Включення EEPROM. Набір для відображення простіру EEPROM в інструкціях MOVX (запис у стовпці тригера) Очищється, щоб відобразити простір XRAM протягом MOVX.
0	EEBYSY	Програмований прапорець звільнення Встановлюється апаратно в процесі програмуванні. Скидається апаратно при програмуванні. Не може бути встановлений або скинутий програмно.

Регістр управління EEPROM.

12. Таймери

WDT (Watchdog Timer) - призначений для перезавантаження системи у випадках «зависання» програми. Він діє з незалежного внутрішнього осцилятора. Розподільники бітів, PSO, PS1, PS2 у WMCON використовуються для установки періоду сторожового таймера від 16 мс до 2048 мс. Доступні періоди таймера наведено в наступній таблиці, фактичні періоди таймера при VCC=5B, знаходяться в межах 30% від номіналу.

WDT є відключеним при включенні, RESET, та виключенні. Він включається встановленням WDTEN біта у SFR WMCON за адресою 96Н. WDT перезавантажується із встановленням WDTRST біта у WMCON. Після того, як WDT активовано, WDTRST буде зростати на одиницю з кожним тактом генератора. Після виходу за межі розрядної сітки, WDT згенерує сигнал RESET HIGH, котрий буде подано на RST, що приведе до перезавантаження системи, це показано в наведеній нижче таблиці.

WDT Prescaler Bits	Period (nominal)
PS2	PS1	PSO
0	0	0	16 ms
0	0	1	32 ms
0	1	0	64 ms
0	1	1	128 ms
1	0	0	256 ms
1	0	1	512 ms
1	1	0	1024 ms
1	1	1	2048 ms

Timer 1 - це є 16-ти бітовий таймер/лічильник який може використовуватись як таймер, або як лічильник подій. Як саме буде використовуватись Timer 1 залежить від біта С/Т2, у функціональному регістрі T2CON. Timer 1 може працювати в трьох режимах: захоплення, авто перезавантаження, генератора швидкості двійкової передачі. Timer 2 складається із двох 8-ми бітних регістрів ТН2 та TL2. В режимі таймера регістр TL2 рекомендований для кожного машинного циклу.



Висновок

Технологія проектування контролерів на базі МК цілком відповідає принципу нерозривного проектування і відлагодження апаратних і програмних засобів, прийнятому в мікропроцесорній техніці. Це означає, що перед виробником такого роду МПТ стоїть задача реалізації повного циклу проектування, починаючи від розробки алгоритму функціонування і закінчуючи комплексними іспитами в складі виробу, а, можливо, і супроводом при виробництві.

При створенні мікрокомп'ютера використовувався мікроконтролер T89C5115, який наслідує архітектуру 80С51, яка була передовою архітектурою в галузі мікропроцесорних систем. Висока швидкодія, велика інтеграція, наявність вбудованих пристроїв обробки інформації робить цей процесор вигідним при використанні в різних галузях. Мікроконтролер використовується в системах контролю за різними фізичними процесами, в системах управління роботами та автономними комп'ютерними системами, також можливе використання в побутових електротехнічних приладах. В розробленому мікрокомп'ютері до мікроконтролера приєднано зовнішню пам'ять (пам'ять програм і пам'ять даних), що надає можливість завантажувати більшого обсягу програми, спроектована зовнішня індикація та клавіатура, що надає автономності мікрокомп'ютеру. Розроблений мікрокомп'ютер може використовуватись в різних системах контролю, де досліджувані сигнали будуть поєднуватись до входів вбудованого АЦП мікроконтролера.

Робота над курсовим проектом показала переваги використання інтегральних мікросхем передових технологій завдяки їх великій інтеграції, швидкодії, надійності, простоті у проектуванні; їх використання спрощує проект, що в свою чергу зменшує ціну готового виробу.



Список використаної літератури

1. Дані та технічні особливості мікроконтролера Atmel T T89C5115

http://www.atmel.com/Images/doc4128.pdf

2. Загальні характеристики MCS-51 http://microchipinf.com/articles/44/117

Размещено на Allbest.ru

...