Разработка микропроцессорной системы управления нереверсивным ШИП постоянного напряжения на транзисторах
Разработка блок-схемы микропроцессорной системы управления. Подключение кварцевого резонатора к ОЭВМ 1816ВЕ48. Общие сведения о системе команд 1816ВЕ51, проектирование программы, реализующей данный алгоритм и расчет задержек. Разработка печатной платы.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | курсовая работа |
| Язык | русский |
| Дата добавления | 07.03.2013 |
| Размер файла | 3,1 M |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Оглавление
- ВВЕДЕНИЕ
- ТЕХНИЧЕСКОЕ ЗАДАНИЕ
- 1. АНАЛИТИЧЕСКИЙ ОБЗОР
- 2. ОБОСНОВАНИЕ ВЫБРАННОГО ВАРИАНТА
- 3. РАЗРАБОТКА СИСТЕМЫ УПРАВЛЕНИЯ
- 3.1 Разработка блок-схемы микропроцессорной системы управления
- 3.2 Разработка блок-схемы микропроцессорной системы управления
- 3.2.1 Подключение кварцевого резонатора к ОЭВМ 1816ВЕ48
- 3.2.2 Схема общего сброса микроконтроллера
- 3.2.3 Подключение управляющих входов микроконтроллера
- 3.2.4 Подключение портов входа/выхода
- 3.2.5 Принципиальная схема
- 3.3 Разработка программной части системы управления
- 3.3.1 Общие сведения о системе команд 1816ВЕ51
- 3.3.2 Разработка блок-схемы программы
- 3.3.3 Расчет задержек
- 3.3.4 Разработка программы, реализующей данный алгоритм
- 3.3.5 Расчет таблицы задержек
- 3.4 Отладка управляющей программы
- 4. Разработка печатной платы
- ЗАКЛЮЧЕНИЕ
- СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ
- ПРИЛОЖЕНИЯ
- ВВЕДЕНИЕ
Одним из крупнейших достижений микроэлектроники и вычислительной техники является создание микропроцессоров (микропроцессорных наборов БИС).
Развитие и распространение микропроцессоров, а также микроконтроллеров и микро-ЭВМ на их основе стимулируют постоянно возрастающий интерес специалистов технического профиля к их изучению и применению.
Массовый выпуск микропроцессорных наборов БИС с широкими функциональными возможностями, их низкая себестоимость, гибкость и точность цифровых методов обработки информации превратили МП в системные элементы, на основе которых создаются системы промышленной автоматики, связи, измерительной техники, управления транспортом и т.д. и т.п. С появлением микропроцессоров стало возможным создание высокоэффективных специализированных микро-ЭВМ и систем, ориентированных на выполнение определенных задач. При этом специализация в основном обеспечивается программной настройкой устройства или системы.
Вопросами проектирования на основе средств микропроцессорной техники разнообразных устройств управления и обработки данных занято большое число специалистов в различных отраслях народного хозяйства. Между тем использование микропроцессоров коренным образом меняет традиционные методы проектирования систем контроля и автоматики, заменяя во многих случаях проектирование схем разработкой программ настройки микропроцессорной аппаратуры на выполнение определенных функций.
В рамках данного курсового проекта необходимо разработать микропроцессорную систему управления нереверсивным ШИП постоянного напряжения на транзисторах. Главной целью курсового проектирования является углубление знаний по микропроцессорной технике систем управления, по элементам аппаратной и программной связи с внешними устройствами, по начальным вопросам конструирования систем управления на базе микропроцессорной техники.
1. АНАЛИТИЧЕСКИЙ ОБЗОР
Изменение величины напряжения потребителя посредством импульсного модулирования входного напряжения называют импульсным регулированием. Сущность его состоит в периодическом дозировании потока энергии, передаваемого от источника питания потребителю и обратно. Регулирование напряжения на нагрузке можно осуществлять путем изменения параметров выходных импульсов: их длительности tu и периода следования Т. Отсюда можно получить несколько способов импульсного регулирования, а именно:
1) широтно-импульсный, при котором tu = var, T=const;
2) частотно-импульсный, при котором tu=const ,T=var;
3) широтно-частотный, при котором tu = var, T=var.
Выходные каскады широтно-импульсных преобразователей проще выполнять на полностью управляемых вентилях: транзисторах и двухоперационных тиристорах, отпирание и запирание которых производится с помощью управляющих импульсов.
При выходной мощности до нескольких десятков киловатт в качестве ключей целесообразно применять транзисторы.
Основными достоинствами транзисторных импульсных преобразователей по сравнению с тиристорными являются высокая частота коммутации, позволяющая получать благоприятный спектр выходного напряжения и тока, и полная управляемость, приводящая к отсутствию узлов принудительной коммутации. Недостатком является наличие коммутационных перенапряжений на транзисторах. Поэтому транзисторные импульсные преобразователи и применяются в источниках вторичного электропитания для вычислительных машин, в системах связи, устройствах автоматики, а также в автоматизированных системах электропривода малой и средней мощности.
Реверсивные ШИП позволяют осуществить бесконтактное регулирование и реверсирование тока нагрузки.
Реверсивный ШИП обычно выполняют по мостовой схеме (рис 1.1)
Рис 1.1 Схема реверсивного ШИП постоянного напряжения на транзисторах
В нем возможны три способа управления запираемыми транзисторами. При симметричном управлении тиристоры в схеме переключаются попарно: VT1 и VT3 или VT2 и VT4. Когда открыты транзисторы VT1 и VT3 (интервал 0<t<t0), от источника питания потребляется энергия (рис 1.2).
При запирании транзисторов VT1 и VT3 и отпирании транзисторов VT2 и VT4 (момент t=t0), напряжение на нагрузке реверсируется, а ток нагрузки за счет э.д.с. самоиндукции активно-индуктивной нагрузки сохраняет свое прежнее направление, замыкаясь через диоды VD2,VD4 и источник питания.
Среднее значение напряжения на нагрузке:
,
т.е. выходное напряжениеравно нулю при г=0.5, положительно при г>0.5 и отрицательно при г<0.5.
При работе на активно-индуктивную нагрузку мгновенные значения токов нагрузки равны:
Максимальное и минимальное значения тока через транзисторы VT1 и VT3(VT2 и VT4) и обратные диоды VD2,VD4(VD1,VD3):
Амплитуда пульсаций тока нагрузки:
Амплитуда пульсаций тока нагрузки максимальны при г=0.5, т.е.
Коэффициент пульсаций:
Среднее значение тока нагрузки:
Недостатком ШИП с симетричным управлением является изменение полярности напряжения на нагрузке и повышенный коэффициент пульсаций, поэтому его используют в маломощных системах.
При несимметричном управлении(рис 1.3) запираемые транзисторы - VT1 и VT3 (VT2 и VT4 при реверсе выходного напряжения) управляются в противофазе, а транзисторы другого плеча - один транзистор (VT2) все время открыт, а другой все время заперт. На нагрузке формируется напряжение, имеющее форму знакопостоянных импульсов. Если нагрузка ШИП активно-индуктивная, то на интервале 0<t<t0 ток потребляется от источника питнаия и протекает через транзисторы VT1 и VT3. Когда транзистор VT1 запирается (момент времени t0), ток нагрузки iн протекает через открытый транзистор VT3 и обратный диод VD4 (интервал t0<t<T).
При поочередном управлении(рис 1.4) частота переключений каждого из коммутирующих запираемых транзисторов вдвое меньше частоты выходного напряжения.
При одной полярности выходного напряжения поочередно отпираются транзисторы VT1 и VT3 (VT2 и VT4 все время остаются закрытыми), при обратной полярности - наоборот. При таком законе управления выходное напряжение имеет форму знакопостоянных импульсов.
2. ОБОСНОВАНИЕ ВЫБРАННОГО ВАРИАНТА
Реализация системы управления реверсивным ШИП возможна как на базе дискретных элементов, так и на базе микроконтроллера. В пользу микроконтроллера говорит ряд фактов.
Во-первых, использование БИС позволяет сделать систему более универсальной и повысить ее надежность. При некорректной работе устройства достаточно изменить лишь программную его часть.
Во-вторых, имеется возможность в достаточно больших пределах изменять параметры управления без внесения изменения в конструкцию устройства. При этом изменению подвергнется лишь управляющая программа.
За счет изменения программной части при помщи микропроцессорной системы можно организовать практически любой закон управления. Использование МП значительно увеличивает диапазон и точность управления при малой потребляемой мощности и малой массе.
Для реализации требуемой системы управления воспользуемся однокристалльной ЭВМ типа К1816ВЕ51, на основе которой будет реализована система управления реверсивным ШИП с несимметричным управлением.
Принцип работы устройста: в зависимости от поступающего на вход системы кода задания напряжения с учетом старшего бита реверса процессор берет из памяти заранее рассчитанную константу величины задержки и выполняет цикл задержки соответствующее число раз. Так как в нашей системе используется частотно-импульсный метод управления, то число машинных циклов, в течение которых транзисторы открыты и нагрузка подключена к источнику, постоянно и требуется изменять только время задержки. При этом каждому из управляемых транзисторов соответствует один разряд порта вывода.
3. РАЗРАБОТКА СИСТЕМЫ УПРАВЛЕНИЯ
3.1 Разработка блок-схемы микропроцессорной системы управления
Блок-схема микропроцессорной системы управления реверсивным ШИП представлена на рисунке 3.1.
Рис 3.1 алгоритм работы транзисторов, временные диаграммы токов и напряжений при поочередном управлении транзисторами
Система построена на базе однокристальной ЭВМ 1816ВЕ51. Все процессы системы синхронизируются последовательностью тактовых импульсов. Так как микроконтроллер содержит встроенный ГТИ, то нам необходимо лишь подключить кварцевый резонатор. Объем резидентной памяти программ у данного микропроцессора составляет 4 кБ, чего вполне достаточно для поставленной задачи, поэтому подключение внешней памяти не требуется.
На порт P0 будет подаваться 8разрядный код задания напряжения со старшим битом реверса, таким образом, возможна подача кодов для 256 различных напряжений, 128 нереверсированных и 128 реверсированных.
На порт P1 подаются сигналы для управления транзисторами ШИП, причем разряду P1.0 соответствует транзистор VT1, разряду P1.1 - транзистор VT2, разряду P1.2 - транзистор VT3, разряду P1.3 - транзистор VT4.
3.2 Разработка блок-схемы микропроцессорной системы управления
Для разработки принципиальной схемы рассмотрим особенности архитектуры микропроцессора 1816ве51.
Базовое ядро МК данного семейства включает следующие устройства:
· центральное процессорное устройство (ЦПУ);
· память данных и память программ;
· 4 параллельных порта ввода/вывода;
· 2 таймера/счетчика;
· блок прерываний;
· последовательный порт.
Устройство параллельных портов ввода-вывода:
· Количество портов - 4. Название - P0...P3, они адресуются как регистры специальных функций.
· Разрядность - 8 с возможностью побитной адресации разрядов.
· Направление обмена информацией через порты - все порты двунаправленные, причем имеется возможность в каждом порту часть разрядов использовать для ввода данных, а часть для вывода.
Все четыре порта (РО -- РЗ) предназначены для ввода или вывода информации побайтно. Каждый порт содержит управляемые регистр-защелку, входной буфер и выходной драйвер. Выходные драйверы портов РО и Р2, а также входной буфер порта РО используются при обращении к внешней памяти. При этом через порт РО в режиме временного мультиплексирования сначала выводится младший байт адреса, а затем выдается или принимается байт данных. Через порт Р2 выводится старший байт адреса в тех случаях, когда разрядность адреса равна 16 бит.
Порт 0 является двунаправленным, а порты 1 -- 3 -- квазидвунаправленными. Каждая линия портов может быть использована независимо для ввода или вывода. По сигналу RST в регистры-зашелки всех портов автоматически записываются единицы, настраивающие их тем самым на режим ввода.
Данный микроконтроллер имеет гарвардскую архитектуру, то есть раздельные адресные пространства памяти программ и данных.
3.2.1 Подключение кварцевого резонатора к ОЭВМ 1816ВЕ48
В состав микроконтроллера К1816ВЕ51 входит встроенный генератор тактовых импульсов. Кварцевый резонатор необходимо подключить к выходам XTAL1 и XTAL2. Схема подключения резонатора представлена на рис. 3.2. Выберем отечественный резонатор М1 ГОСТ 6503 - 75. Это резонатор с миниатюрным герметизированным корпусом для вертикального монтажа (вид герметизации - пайка), он имеет жесткие выводы, предназначенные для разъемных соединений. Частота резонатора от 4 до 300 МГц.
Рис.3.2. Подключение кварцевого резонатора
3.2.2 Схема общего сброса микроконтроллера
Инициализация (сброс) микросхемы осуществляется сигналом RES (инверсный, для сброса необходим низкий уровень напряжения на входе). Импульс на RES выполняет следующие функции: устанавливает счетчик команд в 0; устанавливает указатель стека (в PSW) в 0; выбирает банк регистров (РОН) 0 (RB0); подготавливает порты для приема информации.
Рис.3.3. Схема начальной установки МП
3.2.3 Подключение управляющих входов микроконтроллера
Вход EA (External Access) необходимо подключить к питанию, так как в нашей системе используется внутреннее ПЗУ.
Инверсный вход PSEN(Program Store Enable) - строб чтения внешнего ПЗУ. Так как внешнее ПЗУ не используется, на него необходимо подать значение логического 1.
Вход ALE /РRОG - выход для расширения каналов ввода/вывода и вход в режиме программирования. Каналы ввода/вывода расширять не требуется, так как для реализации технического задания достаточно уже имеющихся в ОЭВМ встроенных портов. Программироваться кристалл также не будет, поэтому, так как вход инверсный, на него необходимо подать сигнал уровня логической 1.
Входы RXD, TXD управляют последовательным портом, в нашей системе неиспользуемым, поэтому их необходимо заземлить.
Входы INT0, INT1 - запросы аппаратных прерываний. В данной системе прерывания обрабатываться не будут, поэтому с учетом того, что входы инверсный, на них необходимо подать сигнал уровня логической 1.
Входы Т0, Т1 - для таймера. Таймер для решения поставленной задачи применяться не будет, поэтому эти входы требуется заземлить.
Инверсные сигналы чтения и записи WR и RD используются только при работе с внешней памятью, поэтому на них необходимо подать логическую 1.
3.2.4 Подключение портов входа/выхода
Порт ввода P0 и четыре младших разряда порта вывода P1 через шину данных подключены к разъему типа CNO-45.
3.2.5 Принципиальная схема
Чертеж общей принципиальной электрической схемы микропроцессорной системы управления реверсивным ШИП с перечнем используемых элементов приведен в приложении В. Разработка принципиальной схемы проводилась с помощью программного средства PCAD 2001.
Схема выполнена на формате A4x3.
3.3 Разработка программной части системы управления
3.3.1 Общие сведения о системе команд 1816ВЕ51
Система команд микроконтроллера содержит 111 базовых команд, которые по функциональному признаку можно подразделить на пять групп:
· команды пересылки данных;
· арифметические команды;
· логические команды;
· команды передачи управления;
· команды обработки битовых переменных.
Формат команд - одно-, двух- и трехбайтовый, причем большинство команд (94) имеют формат один или два байта. Первый байт любых типа и формата всегда содержит код операции, второй и третий байты содержат либо адреса операндов, либо непосредственные операнды.
Состав операндов включает в себя операнды четырех типов: биты, нибблы, байты и 16-битные слова. Время исполнения команд составляет 1, 2 или 4 машинных цикла. При тактовой частоте 12 МГц, которая и будет использоваться в данной системе, длительность машинного цикла составляет 1 мкс, при этом 64 команды исполняются за 1 мкс, 45 команд - за 2 мкс и 2 команды (умножение и деление) - за 4 мкс. Набор команд поддерживает следующие режимы адресации.
Прямая адресация.
Операнд определяется 8-битным адресом в инструкции. Эта адресация используется только для внутренней памяти данных и регистров SFR.
Косвенная адресация.
В этом случае инструкция адресует регистр, содержащий адрес операнда. Данный вид адресации может применяться при обращении как к внутреннему, так и внешнему ОЗУ. Для указания 8-битных адресов могут использоваться регистры R0 и R1 выбранного регистрового банка или указатель стека SP.
Для 16-битной адресации используется только регистр "указатель данных" (DPTR - Data Pointer).
Регистровая адресация.
Данная адресация применяется для доступа к регистрам R0+R7 выбранного банка. Команды с регистровой адресацией содержат в байте кода операции трехбитовое поле, определяющее номер регистра. Выбор одного из четырех регистровых банков осуществляется программированием битов селектора банка (RS1, RS0) в PSW.
Непосредственная адресация.
Операнд содержится непосредственно в поле команды вслед за кодом операции и может занимать один или два байта (data8, data16).
Индексная адресация.
Индексная адресация используется при обращении к памяти программ и только при чтении. В этом режиме осуществляется просмотр таблиц в памяти программ. 16-битовый регистр (DPTR или PC) указывает базовый адрес требуемой таблицы, а аккумулятор указывает на точку входа в нее. Адрес элемента таблицы находится сложением базы с индексом (содержимым аккумулятора). Другой тип индексной адресации применяется в командах "перехода по выбору" (Case Jump). При этом адрес перехода вычисляется как сумма указателя базы и аккумулятора.
Неявная адресация.
Некоторые инструкции используют индивидуальные регистры (например, операции с аккумулятором, DPTR), при этом данные регистры не имеют адреса, указывающего на них; это заложено в код операции.
3.3.2 Разработка блок-схемы программы
Составим алгоритм работы управляющей программы для нашей системы (рис 3.4).
Рис.3.4. Блок-схема управляющей программы
Блок 1: происходит закрытие всех транзисторов, в регистр, хранящий текущий код задержки, подается код, соответствующий одному вольту (7Fh).
Блок 2: происходит маскирование старшего разряда, соответствующего реверсу.
Блок 3: питание подается на выходы, соответствующие транзисторам VT1 и VT3.
Блок 4: питание подается на выходы, соответствующие транзисторам VT2 и VT4.
Блок 5: в аккумулятор заносится код с порта P0.
Блок 6: происходит сравнение текущего и поданного на вход кода.
Блок 7: текущий код увеличивается на 1.
Блок 8: текущий код уменьшается на 1.
Блок 9: выполняется цикл, выдерживающий время, соответствующее времени импульса.
Блок 10: из резидентной памяти команд в аккумулятор заносится значение задержки, соответствующей заданному коду.
Блок 11: на все транзисторы подается 0.
Блок 12: выполняется цикл, выдерживающий время, соответствующее времени паузы.
3.3.3 Расчет задержек
Так как время выполнения одного машинного цикла составляет 1 мкс, а максимальная частота модуляции - 10 кГц (дальнейшее увеличение частоты приводит к резкому падению КПД), то значение задержки для минимального напряжения (требующего максимальной паузы после импульса) - 100 МГц.
Пусть tи - время импульса, tmax - максимальное время задержки (соответствующее минимальному напряжению), tmin - минимальное время задержки (соответствующее максимальному напряжению), - минимальный период модуляции, - максимальный период модуляции. Аналогичные величины, но выраженные в машинных циклах, выразим nи, nmax, nmin,, .
Тогда
;.
Отсюда
; ;
;.
Рассчитаем минимально допустимое значение tи, исходя из :
;, что допустимо.
Тогда nи=42, nmin=56, nmax=2604.
3.3.4 Разработка программы, реализующей данный алгоритм
Для корректного расчета задержек необходимо составить программу и рассчитать, в течение какого времени транзисторы остаются открытыми, а в течение какого - закрытыми.
mov dptr,#0100h
mov r1,#7fh
mov a,#00h
mov p1,a
main:
;8 циклов, из них 2 - транзисторы открыты
mov a,r1 ;1
anl a,#80h ;1
jnz revers ;2
mov a,#01h ;1
mov p1,a ;1
jmp input ;2
revers:
mov a,#02h ;1
mov p1,a ;1
nop ;1
nop ;1
;1 цикл
input:
mov a,p0 ;1
;8 циклов
modc:
mov 00,r1 ;2
cjne a,00,change ;2
nop ;1
nop ;1
nop ;1
jmp impuls ;2
change:
jc decr ;2
jnc incr ;2
decr:
dec r1 ;1
jmp impuls ;2
incr:
inc r1 ;1
;1+3*delay циклов
impuls:
mov a,idelay ;1
imploop:
dec a ;1
jnz imploop ;2
;2 цикла
close:
mov a,#00h ;1
mov p1,a ;1
nop ;1
;транзисторы закрыты, 3+3*delay циклов
pause:
mov a,r1 ;1
movc a,@a+dptr ;2
pauseloop:
dec a ;1
nop
nop
nop
nop
nop
nop
nop
nop ;8
jnz pauseloop ;2
;2 цикла
jmp main ;2
;Транзисторы открыты:15+3*idelay циклов, транзисторы закрыты:12+11*pdelay циклов
;delay для импульса =9
;delay_min=4
;delay_max=236
Это уже финальная версия программы, дополненная nop'ами, которые выполняют несколько целей:
· для выравнивания различных ветвей программы после условных переходов;
· для «подгонки» обоих участков программы (с закрытыми и открытыми транзисторами) к выражениям, которые позволяют вычислять необходимые задержки без округления;
· так как максимальная задержка очень велика, без дополнения nop'ами цикла задержки невозможно поместить значения задержек в память по одному байту на задержку, что является самым простым методом хранения таблицы задержек и исполнения циклов.
Таким образом, после приведения программы к окончательному виду, имеем: транзисторы находятся в открытом состоянии 15+3*idelay циклов, в закрытом - 12+11*pdelay циклов. Отсюда имеем: idelay=(nи-15)/3=9=09h, pdelay колеблется между (nmin-12)/11=4=04h и (nmax-12)/11=236=ECh. Так как у нас только 128 различных задержек (еще 128 задержек совпадают по значению с данными, отличается только управляемая пара транзисторов), то такого разброса задержек достаточно на реализацию нашей системы.
3.3.5 Расчет таблицы задержек
В нашей таблице задержки будут располагаться в порядке уменьшения увеличения с задержки, соответствующей 27 В, до задержки, соответствующей 1 В, затем с реверсом от -1 В до -27 В. Необходимо рассчитать лишь задержки для нереверсивного выходного напряжения, тогда вторая половина задержек будет такой же, но в обратном порядке. В силу нелинейной зависимости напряжения от задержки, распределение задержек осуществим самостоятельно, при этом задержки с 4 до 26 будут располагаться с шагом в 1, задержки с 28 до 236 будут располагаться с шагом 2. Рассчитанная таблица задержек приводится в приложении Б. Текст программы вместе с расположением задержек в памяти приведен в приложении А. Таблица задержек будет храниться в резидентной памяти программ с адреса 0100h.
3.4 Отладка управляющей программы
Отладка программы производилась в программной среде MCStudio. Данная среда позволяет исполнять программу в пошаговом режиме и режиме исполнения и просматривать содержимое регистров и памяти.
Для проверки программы занесем после инициализации в порт P0 и регистр r1значения 7Fh, соответствующие напряжению 0.998 В и задержке 2608 машинных циклов.
Рис.3.5. Занесение кодов 7F после инициализации
Перейдем на точку, в которой включаются транзисторы:
Рис.3.6. Включение транзисторов
Видим, что была включена пара транзисторов VT1-VT3, то есть нереверсирующая. Произошло это на 11 цикле с начала работы программы.
Выполним программу до точки выключения транзисторов:
Рис.3.7. Выключение транзисторов
Транзисторы отключились на 53 цикле, то есть они были открытыми 42 цикла, что и требовалось. Выполним программу до следующего включения:
Рис.3.8. Выключение транзисторов
Транзисторы были отключены (2661-53)=2608 тактов. Это соответствует табличному значению и несколько превышает рассчитанное максимальное в силу погрешности от деления.
Перейдем на значение кода задержки 80h, соответствующее -1 В, подав это значение на порт P0:
Рис.3.9. переключение на реверс
Видим, что значение в регистре R1 изменилось на 80h, и была включена реверсирующая пара транзисторов VT2-VT4.
Подадим скачкообразно на порт P0 значение FFh, соответствующее значению -27 В.
Рис.3.10. переход на код FF
Система при этом пройдет все промежуточные коды и дойдет до кода FFh за 160 мс. Проверим время паузы на этом коде:
Рис.3.11. начало паузы с минимальной длительностью
Рис.3.12. конец паузы с минимальной длительностью
Видим, что длительность паузы с минимальной длительностью составляет 56 циклов, что соответствует табличному и рассчитанному значениям.
Исходя из результатов моделирования, можно сделать вывод, что системы работает корректно.
4. Разработка печатной платы
На основе полученной принципиальной схемы с помощью PCB была выполнена трассировка печатной платы.
Печатная плата разработана в программе P-CAD-2001. Размеры платы выбраны равными 150х80 мм, плата сделана из стеклотекстолита толщиной 1,5 мм с двухсторонней металлизацией. В приложении Г приведен сборочный чертеж платы с указанием перечня компонентов. В приложении Д приведена разводка печатной платы.
ЗАКЛЮЧЕНИЕ
В результате данного курсового проектирования была разработана микропроцессорная система управления реверсивным ШИП постоянного напряжения на транзисторах на базе ОЭВМ 1816ВЕ51. В ходе выполнения работы была исследована структура управляющего контроллера, принцип работы широтно - импульсного преобразователя. В ходе работы был проанализирован и изучен теоретический материал по вопросу управления импульсными преобразователями с помощью микроконтроллеров.
На основании поставленной задачи курсового проектирования была предложена структурная схема устройства. По созданной принципиальной схеме очевидно, что система проста в техническом исполнении, основная нагрузка лежит на алгоритм, закладываемый в память контроллера. Был составлен алгоритм работы системы управления. Времена задержек были рассчитаны в программе Microsoft Excel. В соответствии с заданным кодом напряжения константа выбирается из памяти команд. Была написана и отлажена программа управления ШИП в среде MCStudio.
В программном приложении PCAD был сконструирован монтажный чертеж и чертеж печатной платы разработанной микропроцессорной системы управления.
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ
1. Руденко В.С., Сенько В.И., Чиженко И.М. Основы преобразовательной техники - М.: Высшая школа; 1980.
2. Конспект лекций.
микропроцессорный управление кварцевый резонатор
Приложение А
Исходный текст управляющей программы
; инициализация
mov dptr,#0100h ;смещение сегмента с таблицей задержок
mov r1,#00h ;задание начальной задержки, соответствующей одному вольту
mov a,#00000000b ;передача кода для закрытия всех транзисторов
mov p1,a ;закрытие транзисторов
;главный цикл
main:
;определение управляемой пары транзисторов
mov a,r1 ;взятие адреса текущей задержки
anl a,#80h ;маскирование старшего разряда
jnz revers
mov a,#00000101b ;открытие нереверсирующей пары
mov p1,a
jmp input ;переход к блоку взятия кода напряжения
revers:
mov a,#00001010b ;открытие реверсирующей пары
mov p1,a
nop
nop
;ввод кода напряжения с P0
input:
mov a,p0
;проверка значения кода напряжения с ее изменением
modc:
mov 00,r1
;mov p2,r1 ; передача значения текущего кода на порт 2, для выполнения команды cjne
cjne a,00,change
nop
nop
nop
jmp impuls ;если равны - переходить к следующему, не изменяя
change:
jc decr ;если не равны - перейти к соответствующему блоку изменения кода
jnc incr
decr:
dec r1
jmp impuls
incr:
inc r1
;задержка импульса
impuls:
mov a,#09h ;рассчитать необходимую задержку
imploop:
dec a
jnz imploop
;закрытие транзисторов
close:
mov a,#00000000b
mov p1,a
nop
;задержка паузы
pause:
mov a,r1
movc a,@a+dptr
pauseloop:
dec a
nop
nop
nop
nop
nop
nop
nop
nop
jnz pauseloop
jmp main ;переход к началу главного цикла
org 0100h
db 04h,05h,06h,07h,08h,09h,0Ah,0Bh
db 0Ch,0Dh,0Eh,0Fh,10h,11h,12h,13h
db 14h,15h,16h,17h,18h,19h,1Ah,1Ch
db 1Eh,20h,22h,24h,26h,28h,2Ah,2Ch
db 2Eh,30h,32h,34h,36h,38h,3Ah,3Ch
db 3Eh,40h,42h,44h,46h,48h,4Ah,4Ch
db 4Eh,50h,52h,54h,56h,58h,5Ah,5Ch
db 5Eh,60h,62h,64h,66h,68h,6Ah,6Ch
db 6Eh,70h,72h,74h,76h,78h,7Ah,7Ch
db 7Eh,80h,82h,84h,86h,88h,8Ah,8Ch
db 8Eh,90h,92h,94h,96h,98h,9Ah,9Ch
db 9Eh,0A0h,0A2h,0A4h,0A6h,0A8h,0AAh,0ACh
db 0AEh,0B0h,0B2h,0B4h,0B6h,0B8h,0BAh,0BCh
db 0BEh,0C0h,0C2h,0C4h,0C6h,0C8h,0CAh,0CCh
db 0CEh,0D0h,0D2h,0D4h,0D6h,0D8h,0DAh,0DCh
db 0DEh,0E0h,0E2h,0E4h,0E6h,0E8h,0EAh,0ECh
db 0ECh,0EAh,0E8h,0E6h,0E4h,0E2h,0E0h,0DEh
db 0DCh,0DAh,0D8h,0D6h,0D4h,0D2h,0D0h,0CEh
db 0CCh,0CAh,0C8h,0C6h,0C4h,0C2h,0C0h,0BEh
db 0BCh,0BAh,0B8h,0B6h,0B4h,0B2h,0B0h,0AEh
db 0ACh,0AAh,0A8h,0A6h,0A4h,0A2h,0A0h,9Eh
db 9Ch,9Ah,98h,96h,94h,92h,90h,8Eh
db 8Ch,8Ah,88h,86h,84h,82h,80h,7Eh
db 7Ch,7Ah,78h,76h,74h,72h,70h,6Eh
db 6Ch,6Ah,68h,66h,64h,62h,60h,5Eh
db 5Ch,5Ah,58h,56h,54h,52h,50h,4Eh
db 4Ch,4Ah,48h,46h,44h,42h,40h,3Eh
db 3Ch,3Ah,38h,36h,34h,32h,30h,2Eh
db 2Ch,2Ah,28h,26h,24h,22h,20h,1Eh
db 1Ch,1Ah,19h,18h,17h,16h,15h,14h
db 13h,12h,11h,10h,0Fh,0Eh,0Dh,0Ch
db 0Bh,0Ah,09h,08h,07h,06h,05h,04h
Приложение Б
Таблица задержек
|
Код задания напряжения |
n (задержка) |
Длительность паузы в машинных циклах |
Uн, В |
|||
|
Dec |
Hex |
Deс |
Hex |
|||
|
0 |
0 |
4 |
4 |
56 |
27 |
|
|
1 |
1 |
5 |
5 |
67 |
24.27523 |
|
|
2 |
2 |
6 |
6 |
78 |
22.05 |
|
|
3 |
3 |
7 |
7 |
89 |
20.19847 |
|
|
4 |
4 |
8 |
8 |
100 |
18.6338 |
|
|
5 |
5 |
9 |
9 |
111 |
17.29412 |
|
|
6 |
6 |
10 |
A |
122 |
16.13415 |
|
|
7 |
7 |
11 |
B |
133 |
15.12 |
|
|
8 |
8 |
12 |
C |
144 |
14.22581 |
|
|
9 |
9 |
13 |
D |
155 |
13.43147 |
|
|
10 |
A |
14 |
E |
166 |
12.72115 |
|
|
11 |
B |
15 |
F |
177 |
12.08219 |
|
|
12 |
C |
16 |
10 |
188 |
11.50435 |
|
|
13 |
D |
17 |
11 |
199 |
10.97925 |
|
|
14 |
E |
18 |
12 |
210 |
10.5 |
|
|
15 |
F |
19 |
13 |
221 |
10.06084 |
|
|
16 |
10 |
20 |
14 |
232 |
9.656934 |
|
|
17 |
11 |
21 |
15 |
243 |
9.284211 |
|
|
18 |
12 |
22 |
16 |
254 |
8.939189 |
|
|
19 |
13 |
23 |
17 |
265 |
8.618893 |
|
|
20 |
14 |
24 |
18 |
276 |
8.320755 |
|
|
21 |
15 |
25 |
19 |
287 |
8.042553 |
|
|
22 |
16 |
26 |
1A |
298 |
7.782353 |
|
|
23 |
17 |
28 |
1C |
320 |
7.309392 |
|
|
24 |
18 |
30 |
1E |
342 |
6.890625 |
|
|
25 |
19 |
32 |
20 |
364 |
6.517241 |
|
|
26 |
1A |
34 |
22 |
386 |
6.182243 |
|
|
27 |
1B |
36 |
24 |
408 |
5.88 |
|
|
28 |
1C |
38 |
26 |
430 |
5.605932 |
|
|
29 |
1D |
40 |
28 |
452 |
5.356275 |
|
|
30 |
1E |
42 |
2A |
474 |
5.127907 |
|
|
31 |
1F |
44 |
2C |
496 |
4.918216 |
|
|
32 |
20 |
46 |
2E |
518 |
4.725 |
|
|
33 |
21 |
48 |
30 |
540 |
4.546392 |
|
|
34 |
22 |
50 |
32 |
562 |
4.380795 |
|
|
35 |
23 |
52 |
34 |
584 |
4.226837 |
|
|
36 |
24 |
54 |
36 |
606 |
4.083333 |
|
|
37 |
25 |
56 |
38 |
628 |
3.949254 |
|
|
38 |
26 |
58 |
3A |
650 |
3.823699 |
|
|
39 |
27 |
60 |
3C |
672 |
3.705882 |
|
|
40 |
28 |
62 |
3E |
694 |
3.595109 |
|
|
41 |
29 |
64 |
40 |
716 |
3.490765 |
|
|
42 |
2A |
66 |
42 |
738 |
3.392308 |
|
|
43 |
2B |
68 |
44 |
760 |
3.299252 |
|
|
44 |
2C |
70 |
46 |
782 |
3.211165 |
|
|
45 |
2D |
72 |
48 |
804 |
3.12766 |
|
|
46 |
2E |
74 |
4A |
826 |
3.048387 |
|
|
47 |
2F |
76 |
4C |
848 |
2.973034 |
|
|
48 |
30 |
78 |
4E |
870 |
2.901316 |
|
|
49 |
31 |
80 |
50 |
892 |
2.832976 |
|
|
50 |
32 |
82 |
52 |
914 |
2.767782 |
|
|
51 |
33 |
84 |
54 |
936 |
2.705521 |
|
|
52 |
34 |
86 |
56 |
958 |
2.646 |
|
|
53 |
35 |
88 |
58 |
980 |
2.589041 |
|
|
54 |
36 |
90 |
5A |
1002 |
2.534483 |
|
|
55 |
37 |
92 |
5C |
1024 |
2.482176 |
|
|
56 |
38 |
94 |
5E |
1046 |
2.431985 |
|
|
57 |
39 |
96 |
60 |
1068 |
2.383784 |
|
|
58 |
3A |
98 |
62 |
1090 |
2.337456 |
|
|
59 |
3B |
100 |
64 |
1112 |
2.292894 |
|
|
60 |
3C |
102 |
66 |
1134 |
2.25 |
|
|
61 |
3D |
104 |
68 |
1156 |
2.208681 |
|
|
62 |
3E |
106 |
6A |
1178 |
2.168852 |
|
|
63 |
3F |
108 |
6C |
1200 |
2.130435 |
|
|
64 |
40 |
110 |
6E |
1222 |
2.093354 |
|
|
65 |
41 |
112 |
70 |
1244 |
2.057543 |
|
|
66 |
42 |
114 |
72 |
1266 |
2.022936 |
|
|
67 |
43 |
116 |
74 |
1288 |
1.989474 |
|
|
68 |
44 |
118 |
76 |
1310 |
1.957101 |
|
|
69 |
45 |
120 |
78 |
1332 |
1.925764 |
|
|
70 |
46 |
122 |
7A |
1354 |
1.895415 |
|
|
71 |
47 |
124 |
7C |
1376 |
1.866008 |
|
|
72 |
48 |
126 |
7E |
1398 |
1.8375 |
|
|
73 |
49 |
128 |
80 |
1420 |
1.80985 |
|
|
74 |
4A |
130 |
82 |
1442 |
1.783019 |
|
|
75 |
4B |
132 |
84 |
1464 |
1.756972 |
|
|
76 |
4C |
134 |
86 |
1486 |
1.731675 |
|
|
77 |
4D |
136 |
88 |
1508 |
1.707097 |
|
|
78 |
4E |
138 |
8A |
1530 |
1.683206 |
|
|
79 |
4F |
140 |
8C |
1552 |
1.659975 |
|
|
80 |
50 |
142 |
8E |
1574 |
1.637376 |
|
|
81 |
51 |
144 |
90 |
1596 |
1.615385 |
|
|
82 |
52 |
146 |
92 |
1618 |
1.593976 |
|
|
83 |
53 |
148 |
94 |
1640 |
1.573127 |
|
|
84 |
54 |
150 |
96 |
1662 |
1.552817 |
|
|
85 |
55 |
152 |
98 |
1684 |
1.533024 |
|
|
86 |
56 |
154 |
9A |
1706 |
1.51373 |
|
|
87 |
57 |
156 |
9C |
1728 |
1.494915 |
|
|
88 |
58 |
158 |
9E |
1750 |
1.476563 |
|
|
89 |
59 |
160 |
A0 |
1772 |
1.458655 |
|
|
90 |
5A |
162 |
A2 |
1794 |
1.441176 |
|
|
91 |
5B |
164 |
A4 |
1816 |
1.424112 |
|
|
92 |
5C |
166 |
A6 |
1838 |
1.407447 |
|
|
93 |
5D |
168 |
A8 |
1860 |
1.391167 |
|
|
94 |
5E |
170 |
AA |
1882 |
1.37526 |
|
|
95 |
5F |
172 |
AC |
1904 |
1.359712 |
|
|
96 |
60 |
174 |
AE |
1926 |
1.344512 |
|
|
97 |
61 |
176 |
B0 |
1948 |
1.329648 |
|
|
98 |
62 |
178 |
B2 |
1970 |
1.315109 |
|
|
99 |
63 |
180 |
B4 |
1992 |
1.300885 |
|
|
100 |
64 |
182 |
B6 |
2014 |
1.286965 |
|
|
101 |
65 |
184 |
B8 |
2036 |
1.27334 |
|
|
102 |
66 |
186 |
BA |
2058 |
1.26 |
|
|
103 |
67 |
188 |
BC |
2080 |
1.246937 |
|
|
104 |
68 |
190 |
BE |
2102 |
1.234142 |
|
|
105 |
69 |
192 |
C0 |
2124 |
1.221607 |
|
|
106 |
6A |
194 |
C2 |
2146 |
1.209324 |
|
|
107 |
6B |
196 |
C4 |
2168 |
1.197285 |
|
|
108 |
6C |
198 |
C6 |
2190 |
1.185484 |
|
|
109 |
6D |
200 |
C8 |
2212 |
1.173913 |
|
|
110 |
6E |
202 |
CA |
2234 |
1.162566 |
|
|
111 |
6F |
204 |
CC |
2256 |
1.151436 |
|
|
112 |
70 |
206 |
CE |
2278 |
1.140517 |
|
|
113 |
71 |
208 |
D0 |
2300 |
1.129804 |
|
|
114 |
72 |
210 |
D2 |
2322 |
1.119289 |
|
|
115 |
73 |
212 |
D4 |
2344 |
1.108969 |
|
|
116 |
74 |
214 |
D6 |
2366 |
1.098837 |
|
|
117 |
75 |
216 |
D8 |
2388 |
1.088889 |
|
|
118 |
76 |
218 |
DA |
2410 |
1.079119 |
|
|
119 |
77 |
220 |
DC |
2432 |
1.069523 |
|
|
120 |
78 |
222 |
DE |
2454 |
1.060096 |
|
|
121 |
79 |
224 |
E0 |
2476 |
1.050834 |
|
|
122 |
7A |
226 |
E2 |
2498 |
1.041732 |
|
|
123 |
7B |
228 |
E4 |
2520 |
1.032787 |
|
|
124 |
7C |
230 |
E6 |
2542 |
1.023994 |
|
|
125 |
7D |
232 |
E8 |
2564 |
1.015349 |
|
|
126 |
7E |
234 |
EA |
2586 |
1.006849 |
|
|
127 |
7F |
236 |
EC |
2608 |
0.998491 |
|
|
128 |
80 |
236 |
EC |
2608 |
0.998491 |
|
|
129 |
81 |
234 |
EA |
2586 |
1.006849 |
|
|
130 |
82 |
232 |
E8 |
2564 |
1.015349 |
|
|
131 |
83 |
230 |
E6 |
2542 |
1.023994 |
|
|
132 |
84 |
228 |
E4 |
2520 |
1.032787 |
|
|
133 |
85 |
226 |
E2 |
2498 |
1.041732 |
|
|
134 |
86 |
224 |
E0 |
2476 |
1.050834 |
|
|
135 |
87 |
222 |
DE |
2454 |
1.060096 |
|
|
136 |
88 |
220 |
DC |
2432 |
1.069523 |
|
|
137 |
89 |
218 |
DA |
2410 |
1.079119 |
|
|
138 |
8A |
216 |
D8 |
2388 |
1.088889 |
|
|
139 |
8B |
214 |
D6 |
2366 |
1.098837 |
|
|
140 |
8C |
212 |
D4 |
2344 |
1.108969 |
|
|
141 |
8D |
210 |
D2 |
2322 |
1.119289 |
|
|
142 |
8E |
208 |
D0 |
2300 |
1.129804 |
|
|
143 |
8F |
206 |
CE |
2278 |
1.140517 |
|
|
144 |
90 |
204 |
CC |
2256 |
1.151436 |
|
|
145 |
91 |
202 |
CA |
2234 |
1.162566 |
|
|
146 |
92 |
200 |
C8 |
2212 |
1.173913 |
|
|
147 |
93 |
198 |
C6 |
2190 |
1.185484 |
|
|
148 |
94 |
196 |
C4 |
2168 |
1.197285 |
|
|
149 |
95 |
194 |
C2 |
2146 |
1.209324 |
|
|
150 |
96 |
192 |
C0 |
2124 |
1.221607 |
|
|
151 |
97 |
190 |
BE |
2102 |
1.234142 |
|
|
152 |
98 |
188 |
BC |
2080 |
1.246937 |
|
|
153 |
99 |
186 |
BA |
2058 |
1.26 |
|
|
154 |
9A |
184 |
B8 |
2036 |
1.27334 |
|
|
155 |
9B |
182 |
B6 |
2014 |
1.286965 |
|
|
156 |
9C |
180 |
B4 |
1992 |
1.300885 |
|
|
157 |
9D |
178 |
B2 |
1970 |
1.315109 |
|
|
158 |
9E |
176 |
B0 |
1948 |
1.329648 |
|
|
159 |
9F |
174 |
AE |
1926 |
1.344512 |
|
|
160 |
A0 |
172 |
AC |
1904 |
1.359712 |
|
|
161 |
A1 |
170 |
AA |
1882 |
1.37526 |
|
