Синтез операційного автомату та розрахунок елементу ЕЗЛ з навантаженням

Размещено на http://www.allbest.ru/

ТЕХНІЧНЕ ЗАВДАННЯ

Початкові дані до проектування:

Виконати синтез операційного автомату (ОА):

Спосіб прийому інформації - послідовний по 4 біти.

Операції, що виконуються:- Виконати додавання парних та непарних біт, якщо число може бути представлене у виді . В протилежному випадку виконати інкремент по модулю 32.

Спосіб видачі інформації - послідовний.

Елементна база:

серія ІС комбінаційних логічних елементів: - К155;

тип тригеру: - К155ТВ1;

тип регістру: - К555ИР16;

тип лічильника: - К155ИЕ6;

Виконати розрахунок елементу ЕЗЛ з навантаженням:

тип навантаження: ДТЛ ПН И-НЕ на базе npn-транзистора, режим А;

тип елементу ЕЗЛ: на базі npn-транзистору з емітерним повторювачем;

коефіцієнт розгалуження навантаження: 5;

споживана потужність навантаження: 40 мВт;

споживана потужність елементу: 60 мВт.



1. РОЗРОБКА СТРУКТУРНОЇ СХЕМИ ТА МІКРОПРОГРАМИ ОА

Згідно з технічним завдання ОА має виконати наступні операції:

Виконати додавання парних та непарних біт, якщо число може бути представлене у виді . В протилежному випадку виконати інкремент по модулю 32.

Спосіб прийому інформації - послідовний по 4 біти.

Спосіб видачі інформації - послідовний.

Для реалізації цих операцій використовуються: восьми розрядний регістр (RA), комутатор (КОМ), чотирьох розрядний лічильник (СТ), чотирьох розрядний суматор (SM), та дві схеми порівняння.

Реалізація мікропрограми: перевіряємо чи натиснуто «Пуск», якщо ні, повертаємося у початок мікропрограми, якщо так, встановлюємо лічильник у 0. Завантажуємо вхідні дані. Для цього виконуємо зсув ліворуч на 4 розряда, із занесенням інформації з шини даних та інкрементуємо лічильник. Потім перевіряємо чи дорівнює лічильник 2. Якщо ні, то знову виконуємо зсув та інкремент, якщо так, то переходимо на перевірку 7го біта на рівність 0. Якщо рівність виконується, інкрементуємо лічильник та виконуємо циклічний зсув ліворуч RA. Перевіряємо лічильник на рівність 8, якщо ні, переходимо знов на перевірку 7го біта, якщо так, виконуємо інкремент по модулю 32 та виводимо дані. Якщо виявиться, що RA[7] ?0, виконуємо інкремент лічильника та циклічний зсув ліворуч RA і знов перевіряємо лічильник на рівність 8. Якщо так, то виконуємо додавання парних та непарних біт і виводимо дані, якщо ні, то знов перевіряемо RA[7] на рівність 0. Якщо так, інкрементуємо лічильник та виконуємо циклічний зсув ліворуч RA та перевіряємо лічильник на рівність 8 (ні - знову інкрементуємо лічильник та виконуємо циклічний зсув ліворуч RA, так - виконуємо інкремент по модулю 32 та вивід даних), якщо ні, знову виконуємо інкремент лічильника та циклічний зсув ліворуч RA та перевіряємо лічильник на рівність 8 (ні - знов виконуємо перевірку RA[7] на рівність 0, так - виконуємо додавання парних та непарних біт і виводимо дані).

Структурна схема ОА наводиться на рис1.1.

Рисунок 1.1 - Граф-схема роботи автомату



Рис. 1.2 - Структурна схема ОА



2. СИНТЕЗ ОПЕРАЦІЙНИХ ЕЛЕМЕНТІВ ОА

2.1 Синтез комутатора (КОМ)

Таблиця 2.1 - Таблиця істинності для комутатора

u K	K7	K6	K5	K4	K3	K2	K1	K0
Y2	RA[3]	RA[2]	RA[1]	RA[0]	ШД[3]	ШД[2]	ШД[1]	ШД[0]
Y4	RA[6]	RA[5]	RA[4]	RA[3]	RA[2]	RA[1]	RA[0]	RA[7]
Y5	*	*	*	*	SM[3]	SM[2]	SM[1]	SM[0]
Y6	SM1[7]	SM1[6]	SM1[5]	SM1[4]	SM1[3]	SM1[2]	SM1[1]	SM1[0]
Y7	SM2[7]	SM2[6]	SM2[5]	SM2[4]	SM2[3]	SM2[2]	SM2[1]	SM2[0]
Y8	RA[6]	RA[5]	RA[4]	RA[3]	RA[2]	RA[1]	RA[0]	*

Згідно з табл.2.1. маємо наступні формули для формування вихідних сигналів комутатора:

K7=Y2 RA [3] + Y4 RA [6] + Y6 SM1[7] + Y7 SM2[7] + Y8 RA[6]

K6=Y2 RA [2] + Y4 RA [5] + Y6 SM1[6] + Y7 SM2[6] + Y8 RA[5]

K5=Y2 RA [1] + Y4 RA [4] + Y6 SM1[5] + Y7 SM2[5] + Y8 RA[4]

K4=Y2 RA [0] + Y4 RA [3] + Y6 SM1[4] + Y7 SM2[4] + Y8 RA[3]

K3=Y2 ШД [3] + Y4 RA [2] + Y5 SM[3] + Y6 SM1[3] + Y7 SM2[3] + Y8 RA[2]

K2=Y2 ШД [2] + Y4 RA [1] + Y5 SM[2] + Y6 SM1[2] + Y7 SM2[2] + Y8 RA[1]

K1=Y2 ШД [1] + Y4 RA [0] + Y5 SM[1] + Y6 SM1[1] + Y7 SM2[1] + Y8 RA[0]

K0=Y2 ШД [0] + Y4 RA [7] + Y5 SM[0] + Y6 SM1[0] + Y7 SM2[0]



2.2 Синтез регістра (RA)

Y

SI

E0

D3

D2

D1

D0

SI

E0

D3

D2

D1

D0

yRa

v

1

*

1

K7

K6

K5

K4

v

1

*

1

K3

K2

K1

K0

0

1

*

*

1

*

*

*

*

1

*

*

1

*

*

*

*

yRA=Y2+Y4+Y5+Y6+Y7+Y8

; =1 ; E0=1;

, , , , , , , .

2.3 Синтез лічильника (СТ)

Y	R		Си	Сд	Q0	Q1	Q2	Q3
Y1(сброс)	1	*	*	1	0	0	0	0
Y3(+1)	0	1	^	1	*	*	*	*

Cд=1; =1; R=Y1.

2.4 Синтез схем порівняння

CT[3]	CT[2]	CT[1]	CT[0]	X3(8)	X1(2)
0	0	0	0	0	0
0	0	0	1	0	0
0	0	1	0	0	1
0	0	1	1	0	*
0	1	0	0	0	*
0	1	0	1	0	*
0	1	1	0	0	*
0	1	1	1	0	*
1	0	0	0	1	*
1	0	0	1	*	*
1	0	1	0	*	*
1	0	1	1	*	*
1	1	0	0	*	*
1	1	0	1	*	*
1	1	1	0	*	*
1	1	1	1	*	*

X3= CT[3]; X1=CT[1].

2.5 Синтез суматора (SM)

Таблиця 2.6 - Таблиця істинності для схеми одно розрядного суматора

ai	bi	ei	Si	ei+1
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

biei ai	00	01	11	10
0	00	11	00	11
1	11	00	11	00

Рис. 2.1 - Карта Карно сигналу Si одно розрядного суматора

biei ai	00	01	11	10
0	00	00	11	00
1	00	11	11	11

Рис. 2.2 - Карта Карно сигналу ei+1 одно розрядного суматора



Згідно з табл.2.6, рис.2.5 та рис.2.6 маємо наступні формули для формування вихідних сигналів схеми одно розрядного суматора:

Формули для формування вихідних сигналів суматора кожного розряду:



3. РОЗРАХУНОК ШВИДКОДІЇ ОА

3.1 Розрахунок швидкодії елементів ОА

Для розрахунку швидкодії елементів ОА потрібні швидкості спрацьовування елементів з яких вони складаються.

Згідно з довідниковими даними Отже, , , , , .

3.2 Розрахунок швидкодії ОА

Для розрахунку швидкодії ОА треба порахувати скільки разів використовується кожний елемент згідно з мікропрограмою. Треба вирахувати час швидкодії для проходження кожної гілки мікропрограми та порівняти їх.

Час спрацьовування ОА дорівнює 762нс.



4. РОЗРАХУНОК НАВАНТАЖЕННЯ ЕЛЕМЕНТУ ЕЗЛ

За технічним завданням навантаження - це ДТЛ ПН і-ні на базі p-n-p,режим А. В якості транзистора було обрано транзистор КТ3102Д, характеристики, котрого наведені в додатках.

; в=200-500; =100мА.

Згідно завданню коефіцієнт розгалуження навантаження:5.

Споживана потужність навантаження: 40 мВт.

Задаються пороги для низького та високого рівнів:

Нехай а .

Схема навантаження наведена на рисунку 4.1.

Рис.4.1 - Схема навантаження елементу ЕЗЛ

Нехай, .

Нехай на вході НР (Uх =)



Рис. 4.2 - Схема заміщення навантаження

Умова для відсічки:

(1)

(2)

(3)

Спростимо це вираження і виразимо

Нехай , тоді маємо:



Нехай на вході ВР (Uх =3).

Рис. 4.3 - Схема заміщення напруги зі сторони входу

?

Далі наведемо схему заміщення напруги зі сторони виходу. Схема наведена на рисунку 4.4.

Рис. 4.4 - Схема заміщення напруги зі сторони виходу



Знайдемо :

Нехай =1кОм

Знайдемо :

0,015мА

Отримаємо нерівність

Так як , то маємо:

Нехай , тоді отримаємо:



Режим А:

Виразимота з цієї нерівності:

Згідно з попередніми нерівностями можемо отримати систему для знаходження значення .



Оберемо

операційний автомат мікропрограма транзистор

Усі значення зійшлися, отже розрахунок вірний.



5. РОЗРАХУНОК ПАРАМЕТРІВ НАВАНТАЖЕННЯ ЕЛЕМЕНТУ ЕЗЛ

1. Завадостійкість:

2. Споживча потужність.

3. Розрахунок коефіцієнт розгалуження



6. РОЗРАХУНОК ЕЛЕМЕНТУ ЕЗЛ

Рис. 6.1

Аналіз:

Ux > E0 - T1 знаходиться у лінійному режимі , Т2 - у відсічці , Т3 , Т4 - у лінійних режимах.

Ux< Е0 - транзистори змінюють режими на протилежні : Т1 - у відсічці, Т2 - у лінійном.

Значення джерела напруги E0 береться рівним половині суми напруг порогів перемикання елемента навантаження:

Нехай Iкmax= 100mA

Нехай Ее = -3В

Нехай Re = 1 kOm

Якщо Ux> E0

Задаємося Iнн= обмеженню на Re



Якщо Ux<E0

Розрахунок джерел напруги ЕЗЛ

Розрахунок для E0:



Рис. 6.2

Нехай Iдmax= 70mA

Ir20<Iдmax

Ir20>10IбT0 => Ir20>10IбT2 >0.176mA

Ir20 = (UбT0-2Uд-Ee)/R2

0.176<5.15/R20<70mA



Нехай R20=9.1kOm => Ir20= 0.57 mA

R10= (E20-UбT0)/(Ir20+IбT0)=1.8kOm

Ir10=0.4mA

Розрахунок для E1: виконується аналогічно, у формулу для IбT2 вставляється Ire (якщо Ux>E0)

Перевірка по потужності :

P=E3(Ir1+вIбТ0)+E2(Ir10+ вIбТ0)-EeIre<60

Нерівність виконується.



7. РОЗРАХУНОК ПАРАМЕТРІВ ЕЛЕМЕНТУ ЕЗЛ

1) Перешкодостійкість :

Порогова напруга елементу ЕЗЛ є напруга E0 = 2,75 B

2) Коеффіціент розгалуження:

Найгірший випадок, коли на вході високий рівень:

Iвх= Ir1/(в+1)= 0.017mA

Ux= 3B - R2*N*Iвх >2.75 B

N<57.2=> N=57



ДОДАТОК А

Схеми та результати моделювання операційних елементів ОА

Рисунок А1 - Формування розрядів комутатора. Схема принципова електрична

Рисунок А2 - Часова діаграма формування розрядів комутатора

Регістр виконано на елементі ИР16. Схема регістру та його часові діаграми приведені нижче (рисунок А3, рисунок А4)

Рисунок А3 - Регістр. Схема принципова електрична

Рисунок А4 - Часові діаграми формування запису у регістр

Лічильник виконано на елементі ИЕ6. Схема лічильника та його часові діаграми приведені нижче (рисунок А5, рисунок А6).

Рисунок А5 - Лічильник

Рисунок А6 - Часові діаграми формування рахунку у лічильника

Схеми суматорів виконані на елементах ІП3. Нижче наведена схема та часові діаграми роботи суматорів(рисунок А7, рисунок А8).

Рисунок А7 - Схема суматора. Схема принципова електрична

Рисунок А8 - Часові діаграми роботи суматора



ДОДАТОК Б

Схеми та результати моделювання ОА

Схема ОА приведена нижче.

Рисунок Б1 - Схема ОА, частина перша. Схема принципова електрична

Рисунок Б2 - Схема ОА, частина друга. Схема принципова електрична



Рисунок Б3 - Схема ОА, частина третя. Схема принципова електрична

На вхід автомату подано 000101112.

Рисунок Б4 - Часові діаграми роботи ОА

На вхід автомату подано 000000012

Рисунок Б5 - Часові діаграми робти ОА



ДОДАТОК В

Схема елементу навантаження зі значеннями напруг і струмів, передаточна, вхідна характеристики



ДОДАТОК Г

Часові діаграми навантаження елементи ЕЗЛ



ДОДАТОК Д

Схема елементу ЕЗЛ зі значеннями напруг і струмів, передаточна, вхідна характеристики



ДОДАТОК Е

Часова діаграма роботи ЕЗЛ



ДОДАТОК Є

Схема та часова діаграма роботи ЕЗЛ з навантаженням



ДОДАТОК Ж

Параметри, логічні схеми та описання ІС, що вікористовується

Режими роботи лічильників ИЕ6

4-розрядний зсувний регістр з третім станом виходів. Режими завантаження і зсуву перемикаються за допомогою входу паралельного дозволу . Якщо на високий рівень, дані завантажуються в регістр від паралельних входів D0-D3 синхронно з негативними перепадами на тактовому вході . Напруга низького рівня на вході викликає завантаження даних від послідовного входу SI. Цифрове слово зсувається праворуч від Q0 до Q1 далі к Q2 і Q3 синхронно з кожним негативним перепадом на тактовому вході .



Стани регістру.

Внутрішня схема.



ДОДАТОК И

Параметри та характеристики транзисторів, що використовуються

В роботі використовувалися npn-транзистори типу КТ3102Д (2N3904).

Таблиця И1 - Параметри транзистору КТ3102Д

Наимен.	тип	Uкбо(и), В	Uкэо(и), В	Iкmax(и), мА	Pкmax(т), Вт	h21э	Iкбо, мкА	fгр., МГц	Кш, Дб
КТ3102Д	n-p-n	30	30	100(200)	0.25	200-500	0.015	150	4

Рисунок И1 - Характеристики транзистора 2N3903



ДОДАТОК Й

Параметри та характеристики діодів, що використовуються

Таблиця Й.1 - Параметри діодів, що використовуються

Найменування	Uобр., В	Iпр.max, A	Iобр.max, мкА	Fdmax, кГц
КД522А	30	0.1	5	100000

Рисунок Й.1 - Корпус діода

Размещено на Allbest.ru

...