Полупроводниковые запоминающие устройства

Размещено на http://www.allbest.ru/

Лекция

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Для кратковременного хранения небольших объемов данных используют регистры. В других случаях используют запоминающие устройства (ЗУ).

Любое ЗУ, не зависимо от его выполнения и назначения, характеризуется рядом параметров. Рассмотрим основные из них.

Емкость ЗУ (М) определяет максимально возможный объем хранимой в нем информации.

Единицей измерения количества информации является один бит. Это количество информации, соответствующее одному разряду двоичного кодового слова или одной логической константе. Численно бит может принимать значения лог. О или лог. 1. Обычно информация, равная одному биту, хранится в одном элементарном запоминающем элементе (ЭЗЭ). Поэтому емкость ЗУ принято определять в битах или количестве кодовых слов с указанием их разрядности. При этом 8-разрядное кодовое слово называют байтом.

Для определения больших объемов информации используют приставки кило и мега, означающие соответственно 2 10=1024 бит = 1 Кбит и 220 = 1 048576 бит= 1 Мбит.

Для более детального определения структуры используют понятие «организация ЗУ» (N x L), под которым понимают число кодовых слов (N), хранимых в ЗУ с указанием их длины (разрядности) (L). Очевидно, что емкость ЗУ связана с параметрами, характеризующими его организацию, соотношением

М = NL

Из сказанного следует, что при одном и том же объеме хранимой информации память может иметь различную организацию. Так, два ЗУ с организацией 32x8 и 256x1 имеют одинаковый объем памяти, равный 256 бит.

Динамические характеристики ЗУ в общем случае определяются большим числом различных временных параметров, основными среди которых являются времена выборки (обращения) и циклов адреса в режимах чтения и записи.

Временем выборка t, называется временной интервал между подачей на вход памяти заданного сигнала и получением на выходе данных при условии, что все остальные сигналы поданы.

Временем цикла адреса в режиме записи (tCY ) называется минимальное время совпадения сигналов на управляющих входах памяти, необходимое для надежной записи в нее информации. Аналогично для режима считывания определяется и (tSY ).

Говоря о быстродействии памяти, необходимо помнить, что прежде чем считать информацию, требуется найти ее местоположение в ЗУ. При разработке полупроводниковых ЗУ нашел применение метод произвольного доступа, при котором время выборки постоянно и не зависит от местоположения информации в хранящемся массиве. По выполняемой функции ЗУ можно классифицировать на:

оперативные запоминающие устройства (ОЗУ);

постоянные запоминающие устройства (ПЗУ).

К оперативным относят ЗУ, использующиеся для хранения информации, получаемой в процессе работы устройства и обеспечивающие соизмеримые времена ее считывания и записи.

Оперативные ЗУ могут быть выполнены как статическими, так и динамическими. В статических ОЗУ записанная информация постоянно хранится в выделенном для нее месте и не разрушается при ее считывании. Разрушение информации возможно только при ее принудительном стирании или отключении напряжения источника питания.

В динамических ОЗУ информация постоянно циркулирует в массиве, отведенном для ее хранения. При этом считывание информации сопровождается ее разрушением. Для сохранения информации ее необходимо перезаписать заново.

Основным требованием, предъявляемым к ОЗУ, является обеспечение максимально возможного быстродействия при заданных объеме и организации. Для обозначения на принципиальных электрических схемах ИС ОЗУ используется сокращение RAM (random access memory).

Постоянные ЗУ предназначены для хранения данных, неизменных в течении всего времени работы устройства. Для обозначения на принципиальных электрических схемах ИС ОЗУ используется сокращение RОM (random only memory).

В основе современных электронных запоминающих устройств лежат МДП-транзисторы с индуцированным каналом. На рис.1 приведены их условные обозначения и ВАХ.

канал р-типа канал n-типа

I,A

С

З И

U,B

Рис.1

Маленькая стрелка в средней части линии, обозначающей подложку, указывает на тип канала: она направлена к подложке, если канал типа п, и от подложки, е канал типа р. Промежуток между истоком и стоком представляет собой аналог электрического контакта. В случае МДП-транзистора с индуцированным каналом тип п такой контакт разомкнут, когда на затворе отсутствует напряжение, и контакт замнут, если на затворе положительное напряжение относительно подложки. А что представляют собой затвор и подложка? Затвор изолирован от подложки тончайшим (доли микрометра) слоем окиси кремния. Это значит, что затвор и подложка представляют собой две пластины конденсатора. Поскольку расстояние между пластинами, т. е. толщина слоя окиси кремния; очень мала, емкость такого конденсатора относительно велика.

Если приложить к затвору положительное напряжение, а затем отсоединить источник этого напряжения, конденсатор останется заряженным, и промежуток исток-сток будет оставаться проводящим, т. е. представлять собой аналог замкнутого контакта. Поскольку идеальных диэлектриков в природе не существует, электрический заряд через какое-то время все-таки стечет. Если же замкнуть затвор и подложку, конденсатор разрядится практически мгновенно и промежуток исток-сток станет непроводящим (контакт разомкнут). Так будет продолжаться до тех пор, пока к затвору не будет снова присоединен источник положительного напряжения. Итак, МДП-транзистор способен запомнить тот факт, что к его затвору был подсоединен источник положительного напряжения. Это и есть не что иное, как функция памяти. Подобная память получила название динамической, потому что она не только запоминает, но и забывает. Иными словами, процесс запоминания -- забывания динамичен: он изменяется во времени это изменение связано с разрядкой конденсатора.

Одной функции запоминания недостаточно для описания системы. Нужна еще функция выбора. Полная схема динамического запоминающего МДП-элемента, peaлизующего функции памяти и выбора (выборки) показана, на рис, 2.

Адресный

провод

чтения

V1

V3

Адресный

Провод V2

записи

Чтение Запись

Рис.2

Здесь транзистор VI осуществляет функцию запоминания, транзистор V2 делает выборку при запоминании (записи). Чтобы запомнить, необходимо, прежде всего, подать положительное напряжение на провод, обозначенный на рисунке, как «Адресный провод записи». Если подать на этот провод положительное напряжение, затвор транзистора V1 окажется под положительным напряжением. Затвор транзисторц V1 через промежуток исток-сток транзистора V2 окажется подсоединенным к проводу, обозначенному на рис. 1.4 как «Запись». Теперь все зависит от того, каково состояние провода «Запись». Если на нем имеется положительное напряжение, затвор транзистора VI также окажется под положительным напряжением и это его состояние запомнится.

Будем считать, что, если затвор запоминающего транзистора заряжен относительно подложки таким образом, что промежуток исток-сток оказывается проводящим (контакт замкнут), транзистор находится в состоянии единица или, иначе, транзистор помнит единицу. Подобная терминология вводится исключительно по соображениям краткости. Не следует усматривать здесь никакой связи между условным обозначением состояния транзистора и числом 1.

Если провод «Запись» находится под нулевым напряжением, то затвор транзистора VI через промежуток исток-сток транзистора V2 разрядится. Промежуток исток-сток транзистора VI станет непроводящим. Будем считать, что в этом случае транзистор VI находится в состоянии нуля или, иначе говоря, помнит нуль. Итак, если подать положительное напряжение на адресный провод записи, то в запоминающий элемент можно записать 0 или 1. Если же адресный провод записи находится под нулевым напряжением, то состояние запоминающего элемента (0 или 1) никак не будет зависеть от состояния провода записи.

Чтобы прочесть то, что записано в динамическом запоминающем элементе, показанном на рис. 2, нужно подать положительное напряжение на провод, обозначенный на этом рисунке как «Адресный провод чтения». При этом на затворе транзистора V3 будет положительное напряжение и провод «Чтение» окажется подсоединенным к стоку транзистора VI. Теперь все зависит от состояния транзистора VI. Если он помнит 1, то провод чтения окажется замкнутым с точкой нулевого потенциала (землей). Если транзистор VI помнит нуль, такого замыкания не произойдет.

Динамические запоминающие элементы обладают очевидным неудобством. Они способны помнить в течение относительно небольшого времени -- нескольких долей секунды. Для длительного хранения информация, запомненная динамической памятью, периодически должна обновляться каждые несколько миллисекунд с помощью так называемых устройств регенерации.

запоминающий устройство транзисторный триггер

Триггеры

В противоположность динамическим статические запоминающие элементы способны помнить неограниченно долго, до тех пор, пока не будет отключен источник питания. Основу статического запоминающего элемента составляет триггер. Существует множество различных схем триггеров. Мы ограничимся одной, на наш взгляд, наиболее прогрессивной. Это схема триггера на так называемых комплементарных транзисторных парах.

Структура, показанная на рис. 3, называется комплементарной транзисторной парой.

+9В

V2

Вход Выход

V1

Рис.3

Между стоком транзистора V2 и истоком транзистора VI включен источник питания. Напряжение источника обычно выбирают около 9 В, хотя оно может быть и значительно меньше, скажем 1,5 В. Когда напряжение на объединенных затворах транзисторов равно нулю, V1 закрыт, а V2 - открыт и выход можно считать соединенной с источником питания и напряжение в ней, очевидно, равным напряжению источника питания. Когда на объединенных затворах действует положительное напряжение, транзистор VI, проводит, а транзистор V2 не проводит и на выходе схемы нулевое напряжение.

+9B

V2 V4

V1 V3

Рис.4

На рис. 4 изображены две комплементарные пары. Предположим, на затворах транзисторов VI и V2 установилось нулевое напряжение. Тогда вход находится под напряжением источника питания и под этим же напряжением находятся затворы транзисторов V3 и V4. Выход находится под нулевым напряжением, и под этим же напряжением находятся затворы транзисторов VI я V2. Состояние первой комплементарной пары (VI, V2) как бы поддерживает такое состояние второй (V3, V4), которое в свою очередь поддерживает исходное состояние первой пары.

Если принудительным образом задать положительное напряжение на затворах транзисторов VI и V2, то структура перейдет в противоположное состояние. Итак, структура, показанная на рис. 4, может находиться в одном из двух симметричных состояний. Она получила название триггера.

Триггер, показанный на рис. 4, обладает уникальным свойством: его электрическая цепь между источником питания и землей всегда разомкнута. Действительно, в одном состоянии не проводят транзисторы V2 и V3, а в другом VI и V4. Значит, когда триггер находится в одном из состояний, ток в цепи источника питания не течет и энергия в цепи источника питания не потребляется. Потребляется энергия только в моменты переключения. Пусть, к примеру, транзистор VI проводит, а транзистор V3 не проводит. Тогда процесс переключения состоит в том, что емкость затвора транзистора V3 заряжается от источника питания через промежуток исток-сток транзистора V2, который открывается в процессе переключения. Наоборот, емкость затвора транзистора VI разряжается через промежуток исток-сток транзистора V3, который также открывается в процессе переключения.

Процессы разрядки и зарядки конденсаторов приводят, в частности, к тому, что на переключение триггеров требуется, вообще говоря, некоторое время. У статических запоминающих элементов на комплементарных МДП- парах время переключения составляет несколько десятков наносекунд. То обстоятельство, что статические запоминающие элементы на комплементарных транзисторных парах не потребляют энергии в промежутках между переключениями, позволяет строить устройства, способные помнить неограниченно долго. Для этого нужно лишь обеспечить независимое питание подобных устройств от небольших батареек или аккумуляторов.

Полная схема статического запоминающего элемента на основе триггеров с комплементарными транзисторными парами показана на рис. 5.

Здесь транзисторы VI -- V4 составляют уже знакомую схему триггера. Любой из транзисторов: либо VI, либо V3 -- можно считать запоминающим, т. е. выполняющим те же функции, что и транзистор VI на рис. 2. Пусть, например, на рис. 4 роль запоминающего отводится транзистору VI. Остальные V2 -- V4 служат для поддержания транзистора VI в одном из двух возможных состояний: проводящем (помнится 1) и непроводящем (помнится 0). Транзисторы V5 -- V6 выполняют ту же функцию, что и транзистор V2 на рис. 2. Когда на затворы обоих транзисторов поданы положительные напряжения, точка а2 триггера соединяется с проводом записи. При наличии на этом проводе положительного напряжения триггер запоминает 1, а при наличии нулевого напряжения -- 0.

Транзисторы V7 и V8 играют ту же роль, что и транзистор V3 на рис. 3.

При наличии положительных напряжений на затворах обоих этих транзисторов точка а1 триггера соединяется с проводом чтения. Если триггер помнит 1, провод чтения оказывается замкнутым на землю, а если триггер помнит 0, провод чтения оказывается замкнутым на положительный полюс источника питания. Таким образом, в схеме на рис. 5 реализуются функции запоминания и выборки те же, что и в схеме, показанной на рис. 3.

Х

У

Запись

Чтение

Рис. 5. Статический запоминающий элемент

Х

Чтение

У

Запись

Рис.6. Условное обозначение статического запоминающего элемента

ОПЕРАТИВНЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Пусть имеется кристалл, содержащий 1000 ЭЗЭ. Провода «Чтение» и «Запись» можно соединить с каждым из них, однако этого нельзя делать с проводами Х и У, т.к. в этом случае запись и чтение будет осуществляться во все элементы одновременно. Делать для каждого ЭЗЭ свои выводы для управляющих проводов Х,У нереально (потребуется 20000 выводов).

Требуется какое-то иное решение. Оно состоит в использовании дешифраторов.

Обратимся к рис. 7. Здесь приведена функциональная схема модуля оперативного запоминающего устройства (ОЗУ). Она содержит 1024 статических запоминающих элемента ЗЭ0--ЗЭ1023 (для простоты показаны только девять из них), расположенных в виде матрицы, состоящей из 32 строк по 32 элемента в каждой. Выводы «Чтение» и «Запись» всех элементов соединены между собой и подключены соответственно к двум выводам. Иначе обстоит дело с выводами X и Y. Выводы Y объединяются для каждого столбца и подсоединяются к соответствующим выводам дешифратора D2, как показано на рисунке. Выводы X объединяются в пределах каждой строки и подсоединяются к выводам дешифратора D1 опять-таки как показано на рисунке.

Предположим, что на входах А5--А9 дешифратора D2 действует некоторая комбинация нулей и единиц: 01010. Положительное напряжение будет действовать на входах У всех запоминающих элементов 11-го слева столбца матрицы. Обратившись теперь к рис. 5, можно убедиться, что при этом окажутся открытыми транзисторы V5 и V7 всех запоминающих элементов десятого столбца. Однако открывания одного только транзистора V5 или V7 недостаточно для того, чтобы элемент оказался подключенным к внешней цепи. Предположим далее, что на входах А0-- А4 дешифратора di действует комбинация, например 01101. Ясно, что при этом положительное напряжение появится на 14 сверху выходе дешифратора и это напряжение будет действовать на всех входах X 14-й сверху строки матрицы запоминающих элементов.

Чтение Запись

Рис. 7. Функциональная схема модуля ОЗУ К537РУ1

Таким образом, среди всех элементов матрицы окажется один, а именно тот, который расположен на пересечении 11-го слева столбца и 14-й сверху строки, имеющий положительные напряжения на обоих входах X и У. Причем оба внешних вывода этого элемента оказываются подключенными к триггеру. Манипулируя выходами «Чтение» и «Запись», можно либо запомнить 0 или 1, либо прочесть то, что было запомнено раньше. Для выбора одного из 1024 элементов нужно задать комбинацию положительных и нулевых напряжений на десяти входах: А0--А9. Все сказанное представляет собой несколько упрощенное описание выпускаемой промышленностью микросхемы 537РУ1. Микросхема позволяет выбрать один из 1024 статических запоминающих элементов, записать в него 0 или 1 и в дальнейшем прочесть эти данные.

Выпускают также микросхемы у которых запоминающие элементы объединены в группы и каждой комбинации на входах А соответствует выборка сразу целой группы, состоящей из 4, 8 и т.д. ЗЭ.

Оперативное ЗУ обладает определенной структурой, повторяющей структуру данных.

В качестве примера на рис. 8 показана структура ОЗУ, состоящая из 10 микросхем, входы которых соединены параллельно. Задавая на входах А0-А9 комбинацию нулей и единиц (адрес) можно в каждой микросхеме выбрать определенную ячейку, а на выходах получить сразу 10 бит.

Чтение слова

Запись слова

Рис. 8.

Совокупность из N (в нашем случае 10) запоминающих элементов, доступ к которым открывается при задании одной комбинации, называют адресуемой запоминающей ячейкой или просто ячейкой. Комбинацию из 0 или 1 на входах А называют физическим адресом.

Т.о. ОЗУ представляет собой совокупность запоминающих ячеек, каждая из которых характеризуется своим адресом. Обычно для того, чтобы запомнить логическое слово или извлечь это слово из памяти, задают адрес ячейки, которая считается начальной,, и некоторое правило (алгоритм), по которому формируются последующие адреса.

При желании комбинацию нулей и единиц на адресных входах памяти можно рассматривать как число в двоичной системе счисления, что никак не меняет сути дела. Тогда один из возможных алгоритмов формирования слова переменной длины может быть увеличение всякий раз адреса очередной ячейки на единицу до тех пор, пока не будет просмотрено нужное число ячеек. Это простейший случай. Фрагменты слова переменной длины совсем не обязательно должны просматриваться подряд один за другим.

У хорошо организованной памяти порядок расположения слов в ячейках должен достаточно близко соответствовать порядку их просмотра в процессе реализации алгоритма. Как этого достигают? Один из методов -- организация стеков. Стеком называется совокупность запоминающих ячеек, снабженная специальным устройством -- указателем стека, задающим порядок просмотра ячеек. В стеке доступ разрешен всегда к одной и той же ячейке. При записи в стек очередного машинного слова все ранее находившиеся там слова смещаются вниз на одну позицию (т. е. адреса их уменьшаются на единицу). Самая верхняя ячейка освобождается, и в нее записывается очередное слово. Наоборот, при чтении слова (оно может быть только на самой верхней ячейке) все остальные слова поднимаются по одну позицию. Возможны еще более сложные методы организации памяти.

Современные ОЗУ обладают, как правило, иерархической структурой. Таким образом разрешается противоречие между требованиями большой емкости и большого быстродействия.

При правильно организованном алгоритме в течение достаточно долго времени можно ограничиваться просмотром относительно небольшого числа ячеек. Эти ячейки выделяют в виде отдельной группы, называемой сверхоперативной памятью (СОП). Принимают все меры к тому, чтобы обращение к ячейкам СОП занимало минимальное время. В частности, при конструировании СОП можно использовать быстродействующие транзисторы и обращаться ним по сокращенным адресам, имеющим смысл только для СОП. После получения информации, содержащейся в СОП, производится обмен данными меж ду СОП и ОЗУ, причем заменяется сразу содержимое всей группы ячеек. Число уровней иерархии может быть и больше двух.

Постоянные и полупостоянные запоминающие Устройства

Самостоятельный и очень важный класс ЗУ составляют постоянные ЗУ (ПЗУ) или полупостоянные, иначе программируемые постоянные ЗУ (ППЗУ). Идея построения ПЗУ весьма простая. Обратимся к рис. 9 Имеются набор горизонтальных, так называемых адресных, проводов и набор вертикальных или разрядных проводов. Число разрядных проводов соответствует числу разрядов (бит) в запоминаемых словах (чаще 8 или 16). Число адресных - соответствует объему ПЗУ.

Предположим теперь, что на горизонтальный провод, помеченный как «Слово 2», подано положительное напряжение. На все остальные горизонтальные провода напряжение не подается. Аноды всех диодов подсоединенных к горизонтальному проводу «Слово 2», окажутся под положительным напряжением. Значит, эти диоды будут смещены в прямомнаправлении и смогут проводить электрический ток.

Слово1

Слово2

СловоN

0 1 2 3 4 5 6 7

Рис. 9

Соответственно на вертикальных проводах 0, 2, 5, 6 установится также положительное напряжение и в ПЗУ можно прочитать слово 10100110. Таким образом, подавая положительное напряжение на один из горизонтальных проводов, можно прочитать связанное с ним слово, причем расстановка «0» и «1» задается диодами.

Первоначальное распределение диодов можно задать двумя способами. В первом способе диоды расположены во всех точках пересечения вертикальных и горизонтальных проводов. Последовательно с диодами включены плавкие перемычки. Подавая напряжение в нужных местах, перемычки расплавляют, и соответствующий диод окажется отключенным. Подобная запись может производиться однократно.

Во втором способе вместо одного диода включены последовательно два, однако, навстречу друг другу. В необходимых местах диоды пробиваются, как и плавятся перемычки. Это тоже однократная запись.

Для многократной записи выпускают ППЗУ. Их схема полностью идентична рассмотренным, но вместо диодов включены специальные МДП-транзисторы с плавающим затвором. Если приложить большое напряжение между истоком и стоком, то затвор зарядится, и заряд будет сохраняться достаточно долго. Запись происходит также, как и в предыдущих случаях, приложением большого напряжения (80В) между соответствующими проводами. Однако в отличие от ранее рассмотренных способов, здесь не возникает необратимых процессов. Для перепрограммирования заряд удаляется облучением ультрафиолетовыми лучами через специальное окошко.

Размещено на Allbest.ru