Одноразрядный сумматор трех переменных (многоразрядный)
Обозначение двоичного сумматора. Уравнения, описывающие работу полного двоичного сумматора, представленные в совершенной дизъюнктивной нормальной форме. Дешифратор и шифратор двоичного позиционного кода. Принципы построения шифраторов и дешифраторов.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | контрольная работа |
| Язык | русский |
| Дата добавления | 22.10.2013 |
| Размер файла | 173,3 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Одноразрядный сумматор трех переменных (многоразрядный)
Имеет три входа: a, b для двух слагаемых и p для переноса из предыдущего (более младшего) разряда и два выхода: S сумма, P перенос в следующий (более старший) разряд. Обозначением полного двоичного сумматора служат буквы SM. Работу его отражает таблица истинности.
Отметим два момента. Первый: в табл. 2 и 3 выходные сигналы P и S не случайно расположены именно в такой последовательности. Это подчеркивает, что PS рассматривается как двухразрядное двоичное число, например, 1 + 1 = 210 = 102, то есть P = 1, а S = 0 или 1 + 1 + 1 = 310 = 112, то есть P = 1, а S = 1. Второй: выходные сигналы P и S полного двоичного сумматора относятся к классу самодвойственных функций алгебры логики. Самодвойственными называют функции, инвертирующие свое значение при инвертировании всех переменных, от которых они зависят.
Уравнения, описывающие работу полного двоичного сумматора, представленные в совершенной дизъюнктивной нормальной форме (СДНФ), имеют вид:
Уравнение для переноса может быть минимизировано:
P = ab + ap +bp
При практическом проектировании сумматора уравнения (6) и (7) могут быть преобразованы к виду, удобному для реализации на заданных логических элементах с некоторыми ограничениями (по числу логических входов и др.) и удовлетворяющему предъявляемым к сумматору требованиям по быстродействию.
Например, преобразуем уравнения (6) следующим образом:
Из выражений (8) следует, что полный двоичный сумматор может быть реализован на двух полусумматорах и одном двухвходовом элементе ИЛИ.
Так как операция Е в выражении (9) коммутативна (переменные можно менять местами), то следует, что три входа полного двоичного сумматора абсолютно равноправны и на любой из них можно подавать любую входную переменную. Это полезно помнить, разводя печатные платы, на которых установлены ИС сумматоров.
Дешифратор и шифратор двоичного позиционного кода
Кодирующее устройство - логический узел, преобразующий многоразрядный код в выходной код, построенный по иному закону.
Дешифратор (декодер) - это кодирующее устройство, преобразующее двоичный код в унитарный, т.е. в код с одной единицей.
Для n входов и m выходов: m= - наз. полный декодер
Построим таблицу истинности (9) для четырех выходов, соответствующих всем комбинациям двухразрядного кода А и В.
z0 = , zl = , z2 =, z3 = ab.
К количеству входов (в схемах «И») добавляется еще один вход для сигнала (С). С - это микрооперация опроса дешифратора.
Для трехвходового дешифратора получим восемь выходных функций от трех входных переменных соответственно:
z0 = , zl = , …, z7 = abс.
сумматор переменная шифратор двоичный
Шифратор (coder) - выполняет функцию обратную дешифратору.
Рассмотрим шифратор на четыре входа (х0, х1, х2, х3) и два выхода (y0, y1). (Аналогичную таблицу для трех выходов и восьми входов предлагается составить студенту самому). Шифратор преобразует единичный сигнал на одном из входов хi в двоичный позиционный код y0y1.
Принципы построения шифраторов и дешифраторов рассмотрены как примеры простейших булевых функций, кроме того, в дальнейшем они используются для построения более сложных автоматов.
Очевидно, что шифраторы и дешифраторы могут быть построены не только для ДПК, но и для ДКГ или других двоичных кодов.
Цифровой и аналоговый мультиплексоры
Мультиплексор - устройство, которое позволяет подключать несколько входов к одному выходу, по заданному адресу канала.
Адрес канала задается в ДПК, поэтому для его представления требуется m разрядов. такое, что 2m ? n. (n - число информационных входов)
Схематически мультиплексор можно изобразить в виде коммутатора, обеспечивающего подключение одного из нескольких входов (их называют информационными) к одному выходу устройства. Коммутатор обслуживает управляющая схема, в которой имеются адресные входы и, как правило, разрешающие (стробирующие).
В качестве управляющей схемы обычно используется дешифратор. В цифровых мультиплексорах логические элементы коммутатора и дешифратора обычно объединяются.
Работа мультиплексора очевидна, т. к. на выход 4 подключается только тот канал, адрес которого через DC «приоткроет» соответствующую схему «И». Ясно, что по каналам может передаваться информация только в одном из двоичных кодов.
Принцип организации мультиплексора на 8, 16, 32 … канала остается тем же, соответственно заменяется DC на ИД3, ИД4, ИД5…, увеличивается число схем «И» и число входов схемы «ИЛИ».
Принципиальная схема мультиплексора, выполненная на логических элементах
Условно графическое обозначение четырёхвходового мультиплексора
Аналоговые мультиплексоры.
Для подключения аналоговых каналов к выходу вместо схем И ставятся полевые транзисторы, а схема «ИЛИ» заменяется суммирующим усилителем (рис. 10). В этом случае по каналам могут передаваться сигналы в виде изменяющегося во времени напряжения U(t), т.е. сигналы с микрофонов, музыкальные сигналы, периодические колебания в виде непрерывных или затухающих синусоид и др. Сигналы такого типа называются аналоговыми.
Полевой транзистор передает такие сигналы практически без потерь, т.к. в открытом состоянии (+5В на затворе) его сопротивление менее 0,5 Ома, а в закрытом (нет разрешающего потенциала на затворе от соответствующего выхода ДС) сопротивление >> 1 мОма.
Размещено на Allbest.ru
...Подобные документы
Оптимальная схема одноразрядного двоичного сумматора с учетом заданного базиса логических элементов. Логическая схема одноразрядного десятичного сумматора. Нахождение знака переполнения. Устройство управления для многоразрядного десятичного сумматора.
курсовая работа [2,8 M], добавлен 26.10.2011Разработка схемы преобразователя двоичного кода в код индикатора, ее реализация на базе простых логических элементов и с использованием комбинационных устройств. Получение совершенной дизъюнктивной нормальной формы, основные методы ее минимизации.
курсовая работа [1,5 M], добавлен 28.12.2012Получение канонической формы представления логических функций. Минимизация совершенной дизъюнктивной нормальной формы функций методами Карно и Кайва. Моделирование схемы преобразователя двоичного кода в код индикатора с помощью Electronics Workbench.
курсовая работа [1,7 M], добавлен 14.12.2012Анализ вариантов реализации комбинационной схемы для различных типов программируемых логических интегральных схем (ПЛИС). Возможности программных пакетов Decomposer и WebPACK ISE. Описание сумматора на языке VHDL, его синтез при помощи пакета Decomposer.
курсовая работа [3,0 M], добавлен 03.10.2010Основные способы реализации преобразователей кодов. Структурная схема преобразователя двоичного кода, описание работы ее составных элементов: DIP-переключателей, семисегментного индикатора с дешифратором. Основы моделирования схемы в среде Quartus II.
контрольная работа [414,9 K], добавлен 31.07.2010Разработка преобразователя двоичного кода на базе элементов 2И и его расчет с простым инвертором по максимальным значениям входного и выходного тока для уровня логического нуля. Построение двоичного счётчика со схемой гашения на базе синхронного триггера.
курсовая работа [753,2 K], добавлен 26.02.2013Логические основы работы ЭВМ. Классификация видов и параметры сумматоров. Характерные неисправности и пути их исправления. Расчёт полного одноразрядного сумматора. Определение экономической эффективности внедрения. Микроклимат рабочей зоны разработчика.
дипломная работа [976,5 K], добавлен 24.02.2013Системы радио и проводной связи, цифровые устройства. Схема формирования входного двоичного кода, преобразования кодов и управления. Индикация выходного двоичного кода, состоящая из светодиодов. Схема индикации десятичного эквивалента преобразуемого кода.
курсовая работа [857,0 K], добавлен 10.02.2012Генерация четырехбитного кода цифр. Составление таблицы истинности для четырех входных переменных. Генераторы импульсов на логических элементах. Разрядность двоичного параллельного цифрового кода. Формирование последовательности номера телефона.
курсовая работа [857,1 K], добавлен 08.03.2016Изучение полного дешифратора с прямыми и инверсионными выходами. Общая схема организации контроля по четности. Преобразователь кода Грея в двоичный код. Синтез логической схемы одноразрядного арифметического полного сумматора на основе мультиплексоров.
реферат [28,9 K], добавлен 24.12.2010Выбор оптимальных оснований системы остаточных классов. Общая структура модулярного сумматора и умножителя, выбор их моделей. Алгоритмы функционирования управляющих устройств сумматора и умножителя. Методы повышения скорости и надежности вычислений.
курсовая работа [625,5 K], добавлен 28.05.2013Технология изготовления полупроводниковой микросхемы, ее виды. Электронное устройство для расшифровки сообщений, передаваемых условными сигналами и перевода информации на язык воспринимающей системы. Пример дешифратора для пятиразрядного двоичного кода.
курсовая работа [801,5 K], добавлен 28.04.2015Помехоустойчивость как одна из важнейших характеристик современных систем передачи информации. Основные особенности построения биортогонального двоичного кода на базе матрицы Адамара. Анализ и характеристика схемы функционального кодирующего устройства.
контрольная работа [853,8 K], добавлен 06.01.2013Обзор системы остаточных классов и основные теоретические сведения. Выбор оптимальных оснований СОК. Общая структура цифровых устройств. Разработка модулярного сумматора и умножителя, алгоритм работы и структурная схема, работа в Altera Quartus II v10.1.
дипломная работа [4,5 M], добавлен 24.05.2013Проектирование логического устройства, выполняющего преобразование позиционного кода в n-разрядный двоичный код. Использование шифраторов в разных устройствах ввода информации в цифровых системах. Базис Шеффера. Минимизация карты Карно высокого порядка.
лабораторная работа [1,7 M], добавлен 25.04.2014Разработка алгоритма умножения, структурной схемы устройства и синтез преобразователя множителя. Логический синтез одноразрядного четверичного умножителя-сумматора и одноразрядного четверичного сумматора. Разработка, синтез и блок-схема МПА делителя.
курсовая работа [100,0 K], добавлен 07.06.2010Нахождение двоичного циклического кода Хэмминга, обеспечивающего передачу сообщений в системе связи с заданной вероятностью выдачи ложного сообщения. Структурная схема алгоритма расчета кода, листинг программы. Функциональные схемы кодера и декодера.
курсовая работа [713,7 K], добавлен 11.02.2011Анализ разработки преобразователя кода из прямого двоичного и циклического кода Джонсона. Описание функций и синтеза структуры устройства и функциональных узлов. Изучение проектирования регистра памяти, мультиплексора, сдвигового регистра и счетчика.
практическая работа [261,7 K], добавлен 08.03.2012Разработка четырехразрядного сумматора с записью результата алгебраического сложения 2-ух двоичных чисел в выходной регистр. Обратный код n-разрядного числа N. Проведение испытания с использованием симуляционного пакета программного обеспечения Analiser.
курсовая работа [1,1 M], добавлен 10.04.2015Сферы применения цифровых устройств и цифровых методов. Преобразование одного кода в другой с помощью преобразователей кодов. Структурная схема устройства, его основные узлы. Синтез схем формирования входного двоичного кода и его преобразования.
реферат [719,9 K], добавлен 10.02.2012
