Реализация дешифратора на 4 информационных входа с использованием микросхем серии КР514ИД1
Назначение и характеристики дешифратора, принцип его работы, логические функции. Разработка и реализация микросхемы дешифратора для семисегментного индикатора на 4 информационных входа с использованием микросхем серии КР514ИД1. Выбор элементной базы.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | курсовая работа |
| Язык | русский |
| Дата добавления | 22.11.2013 |
| Размер файла | 442,1 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Введение
В наше время микросхемы получили широкое распространение. Это обусловлено возможностью реализации на их основе самых различных цифровых устройств. Промышленностью выпускаются микросхемы нескольких типов, каждый из которых удовлетворяет ограниченному числу требований. Все вместе они перекрывают широкий диапазон требований.
К одним из типов микросхем относятся дешифраторы.
Дешифраторы имеют широкое применение. В частности, они используются в устройствах, печатающих на бумаге выводимые из цифрового устройства числа или текст. В таких устройствах двоичное число, поступая на вход дешифратора, вызывает появление сигнала на определенном его выходе. С помощью этого сигнала производится печать символа, соответствующего входному двоичному числу.
В данной работе будет рассмотрена реализация дешифратора на 4 информационных входа с использованием микросхем серии КР514ИД1.
1. Общие понятия
Дешифратор - это комбинационное устройство, предназначенное для преобразования параллельного двоичного кода в унитарный, т.е. позиционный код. Обычно, указанный в схеме номер вывода дешифратора соответствует десятичному эквиваленту двоичного кода, подаваемого на вход дешифратора в качестве входных переменных, вернее сказать, что при подаче на вход устройства параллельного двоичного кода на выходе дешифратора появится сигнал на том выходе, номер которого соответствует десятичному эквиваленту двоичного кода. Отсюда следует то, что в любой момент времени выходной сигнал будет иметь место только на одном выходе дешифратора. В зависимости от типа дешифратора, этот сигнал может иметь как уровень логической единицы (при этом на всех остальных выходах уровень логического 0), так и уровень логического 0 (при этом на всех остальных выходах уровень логической 1). В дешифраторах каждой выходной функции соответствует только один минтерм, а количество функций определяется количеством разрядов двоичного числа. Если дешифратор реализует все минтермы входных переменных, то он называется полным дешифратором (в качестве примера неполного дешифратора можно привести дешифратор двоично-десятичных чисел).
Цель и средства выполнения курсового проекта
Цель курсового проекта рассмотреть микросхему дешифратор для 7-ми сегментного индикатора, принцип работы, логическую схему, характеристики.
Для выполнения курсового проекта понадобится микросхема (дешифратор), и сам 7-ми сегментный индикатор.
2. Назначение дешифратора
Назначение дешифраторов - обеспечить на каждом из выходов сигнал, равный единицы, только при вполне определенной комбинации входных сигналов.
Дешифраторы (также, как и элементы И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ) являются комбинационными элементами, потенциалы на их выходах зависят от сиюминутного состояния входов, с их изменением меняется и ситуация на выходах; такие элементы не сохраняют предыдущее состояние после смены потенциалов на входах, т.е. не обладают памятью.
2.1 Принцип работы дешифратора
Дешифратор - это комбинационный узел или комбинационная схема, имеющая при n информационных входах до 2n выходов и осуществляющая преобразование параллельного двоичного числа в унитарный код. Унитарный означает такой способ представления числа, при котором величина числа определяется положением активного сигнала на множестве выходов. Двоичное число, подаваемое на информационные входы, указывает номер того выхода, на котором наблюдается активный сигнал. То есть входы дешифратора в данном случае являются адресными, определяют адрес выхода с активным сигналом. На остальных выходах наблюдаются в то же время пассивные сигналы. При определении номера выхода надо учитывать тот факт, что входная информация представлена в двоичном виде, а выходы пронумерованы в десятичной системе счисления. Следовательно, для определения номера выхода необходимо с учётом веса каждого информационного разряда осуществить преобразование двоичного числа, подаваемого на информационные входы, в десятичное. Полученное десятичное число и определяет номер выхода, на котором формируется активный сигнал.
Рисунок 2.1 - УГО дешифратора на 3 входа
Логика работы микросхемы такова: на входы данных микросхемы подается цифровой код. В данном случае - это любое трехразрядное двоичное число. Смысл работы такого дешифратора - выдать активный сигнал только на одном из своих выходов. На том выходе, номер которого соответствует двоичному коду, присутствующему на его входах x1...x2.
В большинстве современных дешифраторов активным сигналом на выходе считается низкий логический уровень. Это значит, что при поступлении на входы x0 - x1 сигнала 00, на выходе «0» будет логический ноль, а на всех остальных выходах - единица. Состояние выходов дешифратора при других значениях входного сигнала приведено в таблице 2.1.
Важное значение имеет вход выбора микросхемы CS. Этот вход позволяет включить или выключить всю микросхему. Микросхема работает только в том случае, если на вход CS дешифратора подан разрешающий нулевой сигнал. В противном случае микросхема выключается и на всех ее выходах устанавливается сигнал логической единицы.
Таблица 2.1
Таблица истинности дешифратора
|
Входы |
Выходы |
|||||||||||
|
D2 |
D1 |
D0 |
CS |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
|
|
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
|
|
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
|
|
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
|
|
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
|
|
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
|
|
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
|
|
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
|
X |
X |
X |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
2.2 Виды разновидностей дешифраторов
Дешифраторы могут быть полными и неполными. Полные дешифраторы реагируют на все входные коды, неполные - на коды, величина которых не превосходит некоторого заранее установленного значения. Выходы дешифраторов могут быть прямыми и инверсными.
Сведения о рассматриваемых элементах, классификация которых графически отражена на рисунке 2.2, будут подробно изложены далее.
Знание материала, излагаемого в данной теме, дадут нам возможность правильного выбора дешифраторов в зависимости от требуемой разрядности, необходимости использования управляющих входов этих элементов и категории выходов.
|
Дешифраторы |
|||||||
|
полные |
неполные |
неприоритетные |
приоритетные |
||||
|
с прямыми входами |
с инверсными входами |
Рисунок 2.2 - Классификация дешифраторов
По способам построения дешифраторы принято подразделять на линейные, прямоугольные и пирамидальные.
Рисунок 2.3 - Линейный дешифратор на два входа
Линейные дешифраторы представляют собой совокупность схем И, формирующих управляющий сигнал только на одном из выходов, в то время как на остальных выходах сигнал отсутствует.
Рисунок 2.4 - Прямоугольный дешифратор
В прямоугольных дешифраторах n его входов разбиваются на две группы по n/2 переменных в каждой группе при четном n, при нечетном n группы должны содержать по (n+1)/2 и (n-1)/2 переменных (рисунок 2.4). Для каждой из двух групп строится линейный дешифратор. Эти дешифраторы составляют первую ступень дешифрации. Затем по матричной схеме с помощью элементов И на два входа каждая выходная шина одного дешифратора объединяется с каждой выходной шиной другого и таким образом получается вторая ступень дешифрации.
Рисунок 2.5 - Пирамидальный дешифратор
Пирамидальные дешифраторы на n входов имеют x=n-1 ступеней, причем на каждой ступени используются только двухвходовые схемы И (рисунок 2.5). Количество элементов И в i-й ступени составляет 2i+1, где i -номер ступени. Общее количество схем И для пирамидального дешифратора определяется по формуле:
(2.1)
Недостаток пирамидальных дешифраторов различные входы дешифраторов оказывают неравномерную нагрузку на элементы регистров, а большое число ступеней снижает его быстродействие.
2.3 Область применения
Дешифраторы широко применяются в микропроцессорной технике. И главное их применение - это обеспечение возможности подключения нескольких регистров или ячеек памяти к одной шине данных.
Посмотрите на рисунок 2.6. На нем изображена схема подключения четырех регистров к шине данных при помощи дешифратора 2Х4 (то есть дешифратора, имеющего два входа и четыре выхода). Это уже элемент микропроцессорной схемотехники. Здесь используются регистры с третьим (высокоимпендансным) состоянием выходов. Они выполняют роль ячеек памяти.
Рисунок 2.6 - Схема подключения четырех регистров к шине данных при помощи дешифратора 2Х4
LD0…LD7 - это шина данных. Посредством этой шины двоичные восьмиразрядные числа (данные) подаются на блок памяти для их последующей записи в одну из ячеек в режиме записи данных. На нее же поступают данные, считанные из одной из ячеек в режиме чтения памяти.
LA0, LA - это простейший вариант шины адреса. Реальные шины адреса имеют, как минимум восемь разрядов. Большинство микроконтроллеров работают с адресами, имеющими не более восьми разрядов. А шины адреса обычно имеют не менее 16 разрядов. Что такое адрес, я думаю уже понятно. Каждая ячейка памяти имеет свой номер. Код, равный номеру ячейки памяти, называется ее адресом. В приведенной схеме имеется четыре регистра - ячейки памяти. Они имеют адреса 0, 1, 2 и 3. Самый верхний по схеме регистр - это ячейка памяти с адресом 0. Самый нижний имеет адрес 3. Линии WRITE и READ - это простейшая шина управления. Сигнал UPR используется для выбора всего этого блока памяти из нескольких аналогичных блоков. Будем считать, что на этом входе присутствует сигнал низкого логического уровня, который переводит модуль в рабочее состояние. В режиме записи, сначала на шину адреса подается двоичное число - адрес ячейки памяти, в которую необходимо записать байт данных. (Байтом называют двоичное число имеющее восемь двоичных разрядов). Предположим, что мы хотим записать число в ячейку с адресом 1. Для этого на шину адреса мы должны подать этот адрес. То есть подать на входы LA0, LA1 число 012. При этом на выходе Q1 дешифратора появится сигнал лог. 0 . Этот сигнал поступит на вход выбора микросхемы второго с верху регистра и переводит его в активное состояние. Этот регистр и есть ячейка памяти с адресом 1. На аналогичные входы остальных регистров поступит запрещающий сигнал (лог. 1.). Одновременно, на шину данных от внешнего источника подается двоичное число, предназначенное для записи в ячейку памяти. Это число поступит на входы D0…D7 всех четырех регистров. После того, как сигналы на шине данных и шине адреса установятся, на вход WRITE подается отрицательный импульс записи. Он так же поступит на входы С всех четырех регистров. Но байт данных будет записан только в тот регистр, на который подан разрешающий сигнал с дешифратора, то есть в ячейку с адресом 1. Для правильной работы схемы в режиме записи на входе READ все время должен присутствовать сигнал лог. 1, который переведет выходы всех четырех регистров в высокоимпендансное состояние. При этом, выходы всех регистров будут отключены от схемы и не будут мешать процессу записи.
Теперь рассмотрим процесс чтения информации из памяти. Сначала на шину адреса подается двоичный код адреса той ячейки, откуда необходимо считать число. Код адреса поступит на дешифратор, который в свою очередь активизирует нужную ячейку памяти. После этого на вход READ подается сигнал логического 0. Этот сигнал переведет выходы регистра, выбранного дешифратором в рабочее состояние. Регистр подключит свои выходы к шине данных, и внешнее устройство сможет прочитать содержимое этой ячейки памяти. По окончании процесса чтения сигнал на входе READ должен опять перейти в единичное состояние. В микропроцессорной системе внешним устройством, управляющим процессами чтения и записи памяти чаще всего (но не всегда) является центральный процессор.
2.4 Особенности дешифратора
Микросхема изготовлена по биполярной технологии с p-n переходом и предназначена для применения в устройствах отображения цифровой, знаковой и буквенной информации. Микросхема КР514ИД1 представляет собой дешифратор для 7-ми сегментного полупроводникового цифрового индикатора с разъединенными анодами сегментов. Предназначены для работы в электронной аппаратуре в качестве дешифратора логических сигналов из двоичного кода 8-4-2-1 в 7-ми сегментный код для питания цифровых полупроводниковых индикаторов.
дешифратор семисегментный информационный микросхема
3. Основные логические функции
Основные логический функции И, ИЛИ, НЕ.
3.1 Логический элемент И
Схема И реализует конъюнкцию (логическое умножение) двух или более логических значений.
Рисунок 3.1 - элемент «И»
Таблица 3.1
Таблица истинности элемента «И»
|
Таблица истинности |
|||
|
х |
y |
х и у |
|
|
0 |
0 |
0 |
|
|
0 |
1 |
0 |
|
|
1 |
0 |
0 |
|
|
1 |
1 |
1 |
Единица на выходе схемы И будет тогда и только тогда, когда на всех входах будут единицы. Когда хотя бы на одном входе будет нуль, на выходе также будет нуль.
Связь между выходом z этой схемы и входами х и у описывается соотношением z = х ^ у (читается как «х и у»).
Операция конъюнкции на функциональных схемах обозначается знаком & (читается как «амперсанд»), являющимся сокращенной записью английского слова and.
3.2 Логический элемент ИЛИ
Схема ИЛИ реализует дизъюнкцию (логическое сложение) двух или более логических значений.
Рисунок 3.2 - элемент «ИЛИ»
Таблица 3.2
Таблица истинности элемента «ИЛИ»
|
Таблица истинности |
|||
|
х |
y |
х или у |
|
|
0 |
0 |
0 |
|
|
0 |
1 |
1 |
|
|
1 |
0 |
1 |
|
|
1 |
1 |
1 |
3.3 Логический элемент НЕ
Когда хотя бы на одном входе схемы ИЛИ будет единица, на ее выходе также будет единица. Знак «1» на схеме -- от устаревшего обозначения дизъюнкции как «>=!» (т.е. значение дизъюнкции равно единице, если сумма значений операндов больше или равна 1). Связь между выходом z этой схемы и входами х и у описывается соотношением z = х или у.
Схема НЕ (инвертор) реализует операцию отрицания.
Рисунок 3.3 - элемент «НЕ»
Таблица 3.3
Таблица истинности элемента «НЕ»
|
Таблица истинности |
||
|
Х |
не х |
|
|
0 |
1 |
|
|
1 |
0 |
Связь между входом х этой схемы и выходом z можно записать соотношением Z = , где х читается как «не х» или «инверсия».
Если на входе схемы 0, то на выходе 1. Когда на входе 1 на выходе 0.
3.4 Необходимые логические элементы
Для реализации дешифратор для 7-ми сегментного индикатора нам необходимо функция И, функция НЕ, функция И-НЕ.
4. Логическая схема
Рисунок 4.1 - Логическая схема микросхемы КР514ИД1
4.1 Таблица истинности устройства
Таблица 4.1
Таблица истинности дешифратора КР514ИД1
|
X0 |
X1 |
X2 |
X3 |
A |
B |
C |
D |
E |
F |
G |
Символ |
|
|
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
|
|
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
2 |
|
|
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
3 |
|
|
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
4 |
|
|
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
5 |
|
|
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
6 |
|
|
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
7 |
|
|
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
8 |
|
|
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
9 |
|
|
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
с |
|
|
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
э |
|
|
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
u |
|
|
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
C- |
|
|
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
t |
|
|
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
нет |
5. Выбор элементной базы дешифратор для 7-ми сегментного индикатора
Для реализации дешифратор для 7-ми сегментного индикатора было выбрано: микросхема КР514ИД1, один 7-ми сегментный индикатор, Dip-переключатель.
5.1 Элементная база необходимая для построения дешифратор для 7-ми сегментного индикатора
Для построения дешифратора для 7-ми сегментного индикатора в нашей работе мы использовали микросхему Кр514ИД1. Микросхемы КР514ИД1 была выбрана, потому что на серия микросхем К155 невозможно реализовать дешифратор для 7-ми сегментного индикатора, в связи с тем, что промышленность не предусмотрела такие варианты.
Рисунок 5.1 - Цоколёвка микросхемы КР514ИД1
Микросхема изготовлена по биполярной технологии с p-n переходом и предназначена для применения в устройствах отображения цифровой, знаковой и буквенной информации. Микросхемы КР514ИД1 представляют собой дешифратор для 7-ми сегментного индикатора с разъединенными анодами сегментов. Предназначены для работы в электронной аппаратуре в качестве дешифратора логических сигналов из двоичного кода 8-4-2-1 в 7-ми сегментный код для питания индикаторов. Содержат 131 интегральный элемент. Корпус типа 201.14-1, масса не более 1 г.
Рисунок 5.2 - УГО микросхемы КР514ИД1
Таблица 5.1
Характеристики КР514ИД1
|
Напряжение питания |
5В±5% |
|
|
Ток потребления |
<50mA |
|
|
Входное напряжение "0" |
<0,4V |
|
|
Входное напряжение "1" |
>2,4V |
|
|
Входной ток "0" |
<1,6mA |
|
|
Входной ток "1" |
>0,07mA |
|
|
Выходной ток "0" (при 0,8V) |
0,3mA(max) |
|
|
Выходной ток "1" (при 1,7V) |
2,5..4,6mA |
5.2 Принципиальная схема дешифратор для 7-ми сегментного индикатора на микросхеме КР514ИД1
Рисунок 5.2 - Принципиальная схема дешифратор для 7-ми сегментного индикатора
Заключение
В данной работе были закреплены знания, полученные на лекциях по предмету МСХТ. Реализована логическая функция заданного комбинационного устройства (дешифратор для 7-ми сегментного индикатора), составлена его логическая и электрическая принципиальная схемы.
Персональные компьютеры, мобильные телефоны, автомобильная электроника и многие другие изделия массового спроса придали ускорение новым методам создания печатных плат и печатных узлов. Здесь, прежде всего, следует отметить монтаж на поверхность, создание новых видов корпусов для интегральных схем, а также новых технологических приемов изготовления печатных плат: создание микро переходов, сверхплотный монтаж, применение встроенных пассивных элементов и др.
Зарождаясь как уникальные технологии, они со временем стали доступны для массового производства. Производители технологического оборудования обеспечили поддержку этим процессам, и в настоящее время проектировщик плат должен опираться на новые технологические нормы. Соответствующие изменения происходят в развитии интегральных микросхем.
Уменьшение размеров элементов полупроводниковых структур привело к повышению быстродействия микросхем, увеличению их степени интеграции и повышению функциональной сложности. При этом резко возросло число выводов у корпусов, и видоизменилась их конструкция. Все это сказывается как на топологических аспектах проектирования плат, так и на их электрических характеристиках.
Список использованных источников
1. Википедия - свободная энциклопедия.
2. Сайт для электронщика.
3. Справочник по микросхемам.
4. Электронный справочник.
5. Справочник по микросхемам.
6. Электронный портал принципиальных схем.
7. Сайт для радиолюбителей
Размещено на Allbest.ru
...Подобные документы
Основные сведения о декодере. Принцип работы дешифратора. Двоичные логические операции с цифровыми сигналами. Способ увеличения количества выходов дешифратора. Проектирование электрической схемы для реализации дешифратора. Изготовление печатной платы.
дипломная работа [1015,7 K], добавлен 29.12.2014Знакомство с особенностями выбора элементарной базы проектируемого цифрового устройства. Общая характеристика схемы дешифратора старшего разряда индикатора. Рассмотрение основных способов определения функций возбуждения триггера каждого разряда.
контрольная работа [509,8 K], добавлен 27.04.2014Технология изготовления полупроводниковой микросхемы, ее виды. Электронное устройство для расшифровки сообщений, передаваемых условными сигналами и перевода информации на язык воспринимающей системы. Пример дешифратора для пятиразрядного двоичного кода.
курсовая работа [801,5 K], добавлен 28.04.2015Обобщенная схема конечного цифрового автомата. Структурная и каскадная схема мультиплексора. Кодирование входных и выходных сигналов и состояний автомата. Схема разработанного цифрового устройства. Синтез дешифратора автомата. Выбор серии микросхем.
контрольная работа [279,1 K], добавлен 07.01.2015Микроэлектронные технологии производства больших интегральных микросхем и их логические элементы. Нагрузочные, динамические параметры, помехоустойчивость переходов микросхем с одноступенчатой логикой и их схемотехническая реализация на транзисторах.
реферат [985,0 K], добавлен 12.06.2009Анализ работы двоичного интегрального счетчика и двоично-десятичного дешифратора. Подключение неиспользуемых входов к шине питания, "общему" проводу или другому используемому входу. Анализ временной диаграммы дешифратора. Устройство счетчика Джонсона.
лабораторная работа [211,1 K], добавлен 18.06.2015Изучение представления о булевой алгебре. Сравнительная оценка базовых логических элементов. Устройство и принцип работы резисторно–емкостной транзисторной и транзисторно–транзисторной логики с диодами Шоттки. Примеры и характеристики серии микросхем.
контрольная работа [635,0 K], добавлен 24.11.2015Выбор типа микросхем памяти и расчет их количества в модулях. Выбор дешифратора адреса. Распределение адресного пространства. Распределение модулей программ. Расчет нагрузочной способности модуля памяти. Генератор тактовых импульсов микропроцессора.
дипломная работа [1,7 M], добавлен 08.01.2017Изучение современных тенденций в области проектирования интегральных микросхем и полупроводниковых приборов. Анализ алгоритма создания интегральных микросхем в среде Cadence Virtuoso. Реализация логических элементов с использованием NMOS-транзисторов.
курсовая работа [1,4 M], добавлен 08.11.2013Полупроводниковые, пленочные и гибридные интегральные микросхемы. Микросхема как современный функциональный узел радиоэлектронной аппаратуры. Серии микросхем для телевизионной аппаратуры, для усилительных трактов аппаратуры радиосвязи и радиовещания.
реферат [1,5 M], добавлен 05.12.2012Схема дешифратора для управления семисегментным индикатором. Таблица истинности для семи логических функций. Кодирование двоичным кодом цифр от 0 до 9. Составление дизъюнктивных нормальных форм логических функций. Заполнение диаграмм Вейча, минимизация.
практическая работа [769,8 K], добавлен 10.06.2013Назначение и виды генераторов испытательных сигналов. Проектирование ГИС с использованием аналоговых и цифровых интегральных микросхем серии К155. Работа основных его элементов. Выбор функциональной схемы. Конструкция, детали и налаживание устройства.
курсовая работа [173,9 K], добавлен 18.10.2010Разработка схемы преобразователя двоичного кода в код индикатора, ее реализация на базе простых логических элементов и с использованием комбинационных устройств. Получение совершенной дизъюнктивной нормальной формы, основные методы ее минимизации.
курсовая работа [1,5 M], добавлен 28.12.2012Приближенный расчёт электрических параметров двухвходовой КМОП-схемы дешифратора. Определение значений компонентов топологического чертежа схемы. Проведение схемотехнического анализа с помощью программы T-Spice, с соблюдением заданных технических условий.
курсовая работа [352,7 K], добавлен 01.07.2013Принцип устройства и работа интегральной микросхемы. Пробник для проверки цифровых микросхем. Устройство и принцип работы светодиода. Общие сведения об управлении автоматизации и метрологии. Функции и задачи центральной лаборатории измерительной техники.
аттестационная работа [2,2 M], добавлен 19.06.2010Разработка и расчет синхронного суммирующего восьмиразрядного счетчика на основе JK-триггера. Моделирование схемы в программе Electronic Work Bench. Дешифрирование входных сигналов. Характеристики цифро-буквенного индикатора АЛС314А и дешифратора 514ИД4А.
дипломная работа [339,4 K], добавлен 13.04.2014Дешифратор - комбинационные схемы с несколькими входами и выходами, преобразующие код, подаваемый на входы в сигнал на одном из выходов. Описание функционирования дешифратора с помощью системы конъюнкций. Характеристика микросхем преобразователей кодов.
реферат [3,2 M], добавлен 09.12.2010Основные преимущества цифровых систем связи по сравнению с аналоговыми. Принципы работы дискретных устройств, особенности их построения. Устройство генератора импульсов, синтез счетчика, мультиплексора и дешифратора. Разработка асинхронного автомата.
курсовая работа [552,1 K], добавлен 21.11.2012Маршрут изготовления биполярных интегральных микросхем. Разработка интегральной микросхемы методом вертикального анизотропного травления с изоляцией диэлектриком и воздушной прослойкой. Комплекс химической обработки "Кубок", устройство и принцип работы.
курсовая работа [1,2 M], добавлен 18.04.2016Проектирование лабораторного стенда и методического комплекса для проведения лабораторных и практических работ. Выбор элементной базы. Сборка принципиальной схемы дешифратора на логических элементах в EWB512. Изготовление действующего макета устройства.
курсовая работа [2,1 M], добавлен 11.07.2015
