Постановка требований к узлам коммутатора
Возможности коммутатора цифровых потоков. Расчет его тактовой и цикловой частоты. Назначение выводов последовательно-параллельного преобразователя, технические характеристики счетчика. Таблицы истинности микросхем речевого запоминающего устройства.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | курсовая работа |
| Язык | русский |
| Дата добавления | 14.12.2013 |
| Размер файла | 638,8 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru
Размещено на http://www.allbest.ru
- СОДЕРЖАНИЕ
- Введение
1. Разработка функциональной схемы коммутатора
2. Назначение элементов и принцип работы коммутатора
3. Постановка требований к узлам коммутатора
3.1 Последовательно-параллельный преобразователь
3.2 Речевое и адресное запоминающие устройства
3.3 Мультиплексоры адреса АЗУ и РЗУ
3.4 Счетчик
3.5 Параллельно - последовательный преобразователь
4. Расчет блокировок коммутационного поля
Заключение
Литература
Введение
Развитие науки и ускорение технического прогресса невозможны без совершенствования средств связи, систем сбора, передачи и обработки информации. В вопросах развития сетей связи страны большое внимание уделяется развитию систем передачи и распределения (коммутации) информации.
Способ пространственно-временной коммутации относится к области электротехники, а именно к технике проводной связи, и может быть использован при построении асинхронных цифровых систем коммутации. Техническим результатом от использования способа является снижение нагрузки на ЭВМ путем устранения процесса поиска свободных временных позиций промежуточных путей ЦСК при установлении соединений, а также упрощения процесса установления соединений и уменьшения его времени.
В коммутаторе цифровых потоков возможна:
- полнодоступная коммутация любого канала 64 кбит/с в любой из потоков;
- конвертирование межстанционных протоколов сигнализации анализ всех транслируемых цифр номера набираемого абонентом с определением нужного направления связи;
- обеспечение стыков с линейными трактами с различными линейными кодами;
- организация прямых, транзитных и удаленных абонентов фиксирование, хранение и выдача на терминал оператора подробной информации по всем типам соединений;
- полное администрирование коммутатора с удаленного ЦТО фиксирование и отображение пожарно-охранной сигнализации со всех сельских АТС;
- уменьшение энергопотребления и габаритов оборудования.
Модуль предназначен для работы на телефонных сетях и сетях передачи данных в качестве полнодоступного коммутатора, кросс-коннектора цифровых каналов и конвертера протоколов межстанционной сигнализации. В устройстве используется коммутационное оборудование с пространственно-временным разделением каналов.
При работе в цифровой сети устройство работает в синхронном режиме по принципу иерархической синхронизации. Синхронизация от ведущей станции осуществляется через ИКМ потоки.
Особенности цифровых коммутационных устройств с импульсно-кодовой модуляцией (ИКМ) сигналов: процессы на входах, выходах и внутри устройств согласованы по частоте и времени (синхронные устройства). Для коммутации стандартных цифровых потоков используется пространственно - временной коммутатор. Коммутатором в телефонии называется nЧm - полюсник, предназначенный для соединения информационных сигналов любого из своих n-входов с любым из m-выходов.
В данном курсовом проекте спроектирован пространственно - временной коммутатор согласно техническому заданию.
Задание на курсовой проект.
Разработать пространственно-временной коммутатор потоков ИКМ - 30 (32 канала), и построить на его основе коммутационное поле с расчетом коэффициента блокировок.
Исходные данные:
- общее число входов коммутационного поля N = 64;
- число входов одного коммутатора n = 8;
- число коммутаторов в среднем звене m = 7;
- вероятность блокировки р = 0,5.
Структура коммутационного поля, соответствующая исходным данным, представлена на рисунке 1.
Рисунок 1. Структура коммутационного поля
Для реализации данного коммутационного поля необходимо спроектировать пространственно- временной коммутатор 8х7.
1. Разработка функциональной схемы коммутатора
Функциональная схема пространственно-временного коммутатора 6х6 представлена на рисунке 2. Данный коммутатор осуществляет пространственно-временную коммутацию входящих ИКМ трактов в исходящие ИКМ тракты.
Размещено на http://www.allbest.ru
Размещено на http://www.allbest.ru
Рисунок 2. Условная структурная схема пространственно - временного коммутатора
Обозначения на схеме:
S/P - последовательно-параллельный преобразователь;
P/S - параллельно-последовательный преобразователь;
РЗУ - речевое запоминающее устройство;
АЗУ - адресное запоминающее устройство;
СЧ - счетчик;
МX1 - мультиплексор адреса РЗУ;
МX2 - мультиплексор адреса АЗУ
В качестве входного сигнала используется ИКМ-30
Параметры ИКМ-30:
Число канальных интервалов - 32
Длительность цикла - 125 мкс
Число разрядов в канальном интервале - 8
Определим тактовую частоту и цикловую частоту:
2. Назначение элементов и принцип работы пространственно - временного коммутатора
Последовательно-параллельный преобразователь S/P осуществляет преобразование входящих ИКМ трактов, представленных в последовательной форме, в параллельную форму.
С выхода последовательно - параллельного преобразователя поступает на вход данных РЗУ. В РЗУ происходит регулярная запись под воздействием сигналов со счетчика, являющихся адресами для РЗУ. В нулевую ячейку записывается 0-й канал 0-го тракта, в первую - 0-й канал 1-го тракта и т.д.
От внешнего управляющего устройства по шинам Nвх и Nисх поступает информация о том, какие каналы входящих и исходящих цифровых трактов должны быть соединены между собой. Информация о номере входящего канала и тракта записывается в адресное АЗУ по адресу, равному номеру исходящего канала и тракта, приходящему через мультиплексор (МХ2).
РЗУ предназначено для записи и хранения в определенных ячейках, по адресам счетчика, кодовых комбинаций и считывания их в нужный момент времени.
АЗУ используется для записи и хранения информации о том, какой входящий и исходящий канал необходимо коммутировать, и в последующем обеспечивает считывание в нужный момент времени номера входящего канала на адресные входы РЗУ при помощи счетчика.
Счетчик в свою очередь выдает адреса на РЗУ для записи по ним входящих каналов, а на АЗУ для считывания по ним номеров входящих каналов.
Дешифратор, получая адреса со счетчика, выдает логическую 1 на соответствующих выводах, что необходимо для разрешения параллельной загрузки информации на регистры S/P, и P/S при преобразовании кода в последовательную форму в исходящем тракте.
Мультиплексор МX1 осуществляет автоматическое включение на адресный вход РЗУ сигналов со счетчика (в режиме записи) или сигналов с выхода АЗУ (в режиме считывания).
Мультиплексор МX2 осуществляет автоматическое включение на адресный вход АЗУ сигналов со счетчика (в режиме считывания) или сигналов с регистра номера исходящего канала (в режиме записи).
Параллельно-последовательный преобразователь P/S преобразует параллельную кодовую комбинацию с выхода РЗУ в последовательную форму для последующей коммутации с заданным исходящим каналом.
Считанная под управлением адресов, приходящих со счетчика (СЧ) через (MX2) с выходов адресного ОЗУ, информация через MX1 поступает на адресные входы РЗУ. По этим адресам канальная информация входящих трактов, ранее записанных в РЗУ, считывается оттуда и после параллельно-последовательного преобразователя (P/S) поступает в требуемые канальные интервалы исходящих цифровых трактов.
3. Постановка требований к узлам пространственно-временного коммутатора
Разрядность и производительность пространственно-временного коммутатора (рисунок 2) напрямую зависит от количества входящих и исходящих цифровых трактов и скорости передаваемой по ним информации. Все поступающие на коммутатор входящие тракты синхронизированы по тактовой и цикловой частоте, т. е. начала циклов (нулевые канальные интервалы) случаются одновременно.
3.1 Последовательно-параллельный преобразователь
На входы параллельной загрузки 8-ми разрядных регистров Рег1 - Рег8 последовательно-параллельного преобразователя поступают сигналы 8 входящих трактов. Первые 6 из них несут полезную информацию, а остальные 2 не несут информации, так как по техническому заданию дано n=6. Дешифратор (DC), подключенный к младшим разрядам счётчика, управляет поочерёдной записью в регистры параллельных выборок одноимённых разрядов канальных слов входящих трактов с ИКМ. После окончания записи в регистрах под управлением сигнала тактовой частоты, приходящего со счётчика, осуществляется поразрядный сдвиг информации вправо. Сигналы с выходов регистров подаются на входы семи регистров сдвига, которые обеспечивают задержку своих входных сигналов на 7, 6, 5, …1 тактовый интервал, начиная с верхнего. Выходной сигнал нижнего регистра RG8 проходит на выход без задержки. В результате осуществлённых задержек выборок разрядов канальных слов на выходах последовательно-параллельного преобразователя формируется групповой сигнал восьми входящих трактов с ИКМ, в котором вначале следуют нулевые каналы входящих трактов, начиная с первого по восьмой, затем первые каналы и т.д.
Размещено на http://www.allbest.ru
Размещено на http://www.allbest.ru
Рисунок 3. Функциональная схема последовательно-параллельного преобразователя
Канальные слова на выходах регистров сдвига RG9 - RG15, RG8 последовательно-параллельного преобразователя представлены восьмиразрядными словами в параллельном коде с длительностью, равной периоду тактовой частоты входящих трактов с ИКМ. Данное устройство обеспечивает при подаче на его входы группового сигнала (восьми трактов в параллельной форме) обратное преобразование из параллельной формы в последовательную.
Первая ступень последовательно-параллельного преобразователя состоит из 8 регистров К155ИР9, где происходит непосредственное преобразование информации из последовательной формы в параллельную. На входы параллельной загрузки 8-ми разрядных регистров Рег1 - Рег8 последовательно-параллельного преобразователя поступают сигналы 8 входящих трактов. Когда на входе разрешения параллельной загрузки РЕ напряжение низкого уровня, происходит загрузка данных в регистры. При поступлении положительного перепада тактового импульса fT на вход С в регистре происходит сдвиг данных вправо на одну позицию, в результате чего на последовательном выходе Q7 получим данные в последовательном виде, но сдвинутые на 8 тактов. На входы СЕ и S1 регистров К155ИР9 подается уровень логического нуля.
Назначение выводов и таблица истинности микросхемы К155ИР9 приведены в таблицах 1 и 2.
Рисунок 4. Условное графическое обозначение микросхемы К155ИР9
Таблица 1. Назначение выводов микросхемы К155ИР9.
|
Выводы |
Назначение |
Обозначение |
|
|
1 |
Разрешение параллельной загрузки |
РЕ |
|
|
10 |
Вход последовательной загрузки |
S1 |
|
|
11-14, 3-6 |
Входы параллельной загрузки |
D0 - D7 |
|
|
2 |
Тактовый вход |
С |
|
|
15 |
Разрешение тактовым импульсам |
СЕ |
|
|
16 |
Питание |
Ucc |
|
|
8 |
Общий |
0 |
|
|
7 |
Выходы |
Q7 |
Таблица 2. Таблица истинности микросхемы К155ИР9.
|
Режим работы |
Входы |
Внутреннее состояние |
Выходы |
||||||
|
РЕ |
СЕ |
С |
S1 |
D0-D7 |
Q0 |
Q1…Q6 |
Q7 |
||
|
Параллельная загрузка |
0 |
X |
X |
X |
0 |
0 |
0…0 |
0 |
|
|
0 |
X |
X |
X |
1 |
1 |
1…1 |
1 |
||
|
Последовательный сдвиг |
1 |
0 |
0 |
Х |
0 |
Q0…Q5 |
Q6 |
||
|
1 |
0 |
1 |
Х |
1 |
Q0…Q5 |
Q6 |
|||
|
Хранение |
1 |
1 |
Х |
Х |
Х |
Q0 |
Q1…Q6 |
Q7 |
Вторая ступень последовательно-параллельного преобразователя содержит 7 сдвиговых регистров К155ИР13, которые предназначены для синхронного вывода данных с последовательно - параллельного преобразователя. Данные с выхода Q7 регистра К155ИР9 поступают на вход последовательного сдвига вправо DR регистра К155ИР13. Сдвиг происходит при поступлении положительного перепада тактового импульса fT на вход С. На разных регистрах должен быть получен сдвиг на разное количество тактов, поэтому данные снимаются с разных выходов регистров К155ИР13 (с выхода Q6 со сдвигом на 7 тактов; c Q5 - на 6 тактов; c Q4 - на 5 тактов и т.д.). Последний разряд снимается с выхода восьмого регистра первой ступени последовательно-параллельного преобразователя. Сигналы с выходов регистров подаются на РЗУ.
Рисунок 5. Условное графическое обозначение микросхемы К155ИР13
Сдвиг вправо обеспечивается подачей уровня логического нуля на вход S0 и уровня логической единицы на вход S1. На информационные входы D0-D7 и вход сдвига влево DL подается уровень логического нуля, а на вход сброса R - логической единицы.
Назначение выводов и таблица истинности микросхемы К155ИР13 приведены в таблицах 3 и 4.
Таблица 3. Назначение выводов микросхемы К155ИР13
|
Выводы |
Назначение |
Обозначение |
|
|
3,5,7,9,15, 17,19,21 |
Информационные входы |
D0 - D7 |
|
|
11 |
Вход синхронизации |
C |
|
|
2 |
Сдвиг вправо |
DR |
|
|
22 |
Сдвиг влево |
DL |
|
|
1,23 |
Выбор режима |
S0(PE) ,S1 |
|
|
13 |
Вход сброса |
R(CE) |
|
|
4,6,8,10,14 16,18,20 |
Информационные выходы |
Q0-Q7 |
|
|
24 |
Питание |
Ucc |
|
|
12 |
Общий |
0 |
Таблица 4. Таблица истинности микросхемы К155ИР13
|
С |
R |
S0 |
S1 |
DR |
DL |
Dn |
Q0 |
Q1 … Q6 |
Q7 |
Режим работы |
|
|
X |
0 |
X |
X |
X |
X |
X |
0 |
0 … 0 |
0 |
Сброс |
|
|
- |
1 |
0 |
0 |
X |
X |
X |
Q0 |
Q1 … Q6 |
Q7 |
Хранение |
|
|
- |
1 |
1 |
0 |
X |
0 |
X |
Q1 |
Q2 … Q7 |
0 |
Сдвиг влево |
|
|
- |
1 |
1 |
0 |
X |
1 |
X |
Q1 |
Q2 … Q7 |
1 |
||
|
- |
1 |
0 |
1 |
0 |
X |
X |
0 |
Q0 … Q5 |
Q6 |
Сдвиг вправо |
|
|
- |
1 |
0 |
1 |
1 |
X |
X |
1 |
Q0 … Q5 |
Q6 |
||
|
- |
1 |
1 |
1 |
1 |
X |
dn |
d0 |
d1 … d6 |
Q7 |
Параллельная загрузка |
В качестве дешифратора используем микросхему К155ИД10. Дешифратор формирует сигналы разрешения параллельной загрузки РЕ, которые поступают на вход регистров К155ИР9. На вход DI1 подается сигнал частотой , на DI2 - , на DI4 - со счетчика. На вход DI8 подается уровень логического нуля.
Рисунок 6. Условное графическое обозначение микросхемы К155ИД10
Назначение выводов и таблица истинности микросхемы К155ИД10 приведены в таблицах 5 и 6.
Таблица 5. Таблица истинности микросхемы К155ИД10
|
Входы DI |
Выходы DO |
|||||||||||||
|
DI8 |
DI4 |
DI2 |
DI1 |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
|
|
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
|
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
|
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
|
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
|
|
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
|
|
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
|
|
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
|
|
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
|
|
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
|
|
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
Таблица 6. Назначения контактов микросхемы К155ИД10
|
Выводы |
Назначение |
Обозначение |
|
|
12-15 |
Информационные входы |
DI1, DI2, DI4, DI8 |
|
|
1-7, 9-11 |
Выходы |
DO0 - DO9 |
|
|
8 |
Общий |
0 |
|
|
16 |
Питание |
Ucc |
Такой последовательно-параллельный преобразователь вносит задержку на один канальный интервал. Таким образом, при последовательно-параллельном преобразовании содержимое i-го к.и. j-го тр. запишется в РЗУ как содержимое (i+1)-го к.и. j-го тр. Это нужно учесть при считывании информации с РЗУ. Для этого в АЗУ нужно записать Nвх по Nисх с учетом задержки на 1 канальный интервал.
3.2 Речевое и адресное запоминающие устройства
Тип микросхем речевого и адресного запоминающего устройств выбираем по критериям быстродействия и емкости.
Для исключения потери информации содержимого входящих цифровых трактов, за время цикла необходимо успеть осуществить запись восьмиразрядных слов в РЗУ и считать их оттуда (где n - количество входящих трактов, К - количество каналов ИКМ в каждом тракте). По заданию у нас коммутатор , однако, чтобы не нарушать стандартную структуру коммутатора берем , в котором все 8 трактов информационные. Количество каналов в ИКМ - 30
Длительность цикла
Определим емкость РЗУ. Он должен запомнить восьмиразрядных слов.
Определим разрядность адресной шины по формуле:
где: [] - означает округление до целого числа в большую сторону.
Определим емкость АЗУ. Он должен запомнить - разрядных слов. По заданию у нас коммутатор , однако, чтобы не нарушать стандартную структуру коммутатора берем , в котором 7 трактов информационные, а 1 не несет информации и заполнен либо «0», либо «1».
Определим разрядность адресной шины по формуле:
8
Таблица 7. Назначение выводов микросхемы М1821РУ55
|
Выводы |
Назначение |
Обозначение |
|
|
1-8 |
Адресные входы |
А0-А7 |
|
|
9-16 |
Входы данных |
DI0-DI7 |
|
|
17-24 |
Выходы данных |
DO0-DO7 |
|
|
25, 26 |
Выбор микросхемы |
CS1, CS2 |
|
|
27 |
Сигнал запись - считывание |
||
|
28 |
Разрешение по выходу |
||
|
29 |
Напряжение питания |
UCC |
|
|
30 |
Общий |
ОВ |
Таблица 8. Технические характеристики микросхемы М1821РУ55
|
Наименование |
Значение |
|
|
Информационная емкость |
2048 бит |
|
|
Организация |
256 слов8 разряда |
|
|
Напряжение питания |
5,0 В 10% |
|
|
Динамическая потребляемая мощность (н.к.у) |
27,5 мВт |
|
|
Потребляемая мощность в режиме хранения |
0,55 мВт |
|
|
Диапазон рабочих температур |
-60…+850С |
|
|
Время выборки |
140 нс |
|
|
Выходное напряжение низкого уровня: максимальное, минимальное |
не более 0,4 В, не менее 0,05 В |
|
|
Выходное напряжение высокого уровня: максимальное, минимальное |
не более 4,95 В, не менее 3,0 В |
|
|
Входной ток: низкого уровня высокого уровня |
не более 0,1 мкА, не менее 1,0 мкА |
|
|
Выходной ток: низкого уровня, высокого уровня |
не более 0,5 мкА,не менее 5,0 мкА |
|
|
Время выборки адреса |
не более 170 нс |
|
|
Время задержки распространения от входа считывания к выходам данных |
не менее 10 нс |
|
|
Время задержки распространения от входа записи к выходу порта |
не более 400 нс |
|
|
Время сохранения сигнала данных относительно сигнала считывания |
не более 100 нс |
|
|
Максимальная частота следования импульсов тактовых сигналов на входе |
не более 3 МГц |
|
|
Напряжение питания в режиме хранения |
не менее 2 В |
|
|
Входная емкость |
не более 10 пФ |
|
|
Емкость входа/выхода |
не более 20 пФ |
Таблица 9. Таблица истинности микросхемы М1821РУ55
|
CS1 |
CS2 |
/ |
A0 - A7 |
DI0 - DI7 |
DO0 - DO7 |
Режим работы |
||
|
М |
M |
1/0 |
1/0 |
1/0 |
1/0 |
Roff |
Хранение |
|
|
1 |
0 |
1/0 |
1 |
A |
0 |
Roff |
Запись 0 |
|
|
1 |
0 |
1/0 |
1 |
A |
1 |
Roff |
Запись 1 |
|
|
1 |
0 |
0 |
0 |
A |
1/0 |
Данные в прямом коде |
Считывание |
|
|
1 |
0 |
1 |
0 |
A |
1/0 |
Roff |
Запрет выхода |
Примечание:
М - любая комбинация уровней, отличная от CS1=1 и CS2=0;
A - значение текущего адреса.
На информационные входы АЗУ подаются сигналы номера входящего канала. На адресные входы - с мультиплексора адреса АЗУ.
Сигнал записи представляет собой последовательность частоты fт.
Сигнал разрешения по выходу является отрицанием fт.
На информационные входы АЗУ подается в двоичном коде номер входящего канала, который записывается по адресу исходящего канала. Адресная информация подается на адресные входы АЗУ от мультиплексора адреса АЗУ. Информация о номере исходящего канала подается на вход мультиплексора адреса АЗУ по команде «Запись» (в виде логической единицы), которая подается на адресный вход мультиплексора адреса АЗУ и на вход W/ АЗУ. С информационных выходов АЗУ по команде «Считывание» (W/) сигнал подается на вход мультиплексора адреса РЗУ.
Таблица 10 - Соединения каналов абонентов
|
канала (в параллельном виде) |
канала (в параллельном виде) |
канала (с учетом задержки 1 к.и.) |
|
|
1 |
1 |
9 |
|
|
2 |
3 |
11 |
|
|
3 |
6 |
14 |
|
|
4 |
10 |
18 |
|
|
5 |
8 |
16 |
|
|
6 |
5 |
13 |
|
|
7 |
11 |
19 |
|
|
8 |
2 |
10 |
|
|
9 |
7 |
15 |
|
|
10 |
0 |
8 |
|
|
11 |
12 |
20 |
|
|
12 |
4 |
12 |
|
|
… |
… |
… |
|
|
254 |
- |
- |
|
|
255 |
- |
- |
|
|
256 |
- |
- |
На адресные входы РЗУ подаются сигналы с мультиплексора адреса РЗУ. Так как сигналы с мультиплексора адреса РЗУ приходят с задержкой в 1 такт, то сигналы с параллельно-последовательного преобразователя, приходящие на информационные входы РЗУ, необходимо задержать на 1 такт. Информация, поступившая на входы данных регистра с параллельно-последовательного преобразователя, появится на его выходах с приходом фронта синхроимпульса на вход С, поэтому на вход синхронизации подается сигнал fт. Режим параллельной загрузки обеспечивается подачей на входы S0 и S1 уровня логической единицы. На входы DR и DL подается уровень логического нуля. Сигналы с выхода данных регистра подаются на вход данных РЗУ.
Таблица 11 - Порядок записи в РЗУ с учетом задержки в 1 к.и.
|
N п/п |
Nвх. к.и. Nтр. |
сквозная |
N п/п |
Nвх. к.и. Nтр. |
сквозная |
|
|
9 |
0 к.и. 1 тр. |
8 |
18 |
1 к.и. 2 тр. |
17 |
|
|
10 |
0 к.и. 2 тр. |
9 |
19 |
1 к.и. 3 тр. |
18 |
|
|
11 |
0 к.и. 3 тр. |
10 |
20 |
1 к.и. 4 тр. |
19 |
|
|
12 |
0 к.и. 4 тр. |
11 |
21 |
- |
20 |
|
|
13 |
- |
12 |
… |
… |
… |
|
|
14 |
- |
13 |
129 |
15 к.и 1 тр. |
128 |
|
|
15 |
- |
14 |
130 |
15 к.и 2 тр. |
129 |
|
|
16 |
- |
15 |
… |
… |
… |
|
|
17 |
1 к.и. 1тр. |
16 |
136 |
- |
135 |
Запись информации в ячейки РЗУ происходят по адресу со счетчика постоянно, но считываются не все ячейки, а только те, в которых имеется информация 6-и входящих трактов. Таким образом, ячейки по сквозной нумерации 7,8 затем 15,16 и т.д. не будут считываться.
Сигнал записи WR и сигнал разрешения по выходу CEO подаются аналогично сигналам АЗУ; на вход CS1 подается уровень логической единицы, CS2 -логического нуля.
Информация с выходов данных РЗУ поступает на параллельно-последовательный преобразователь.
3.3 Мультиплексоры адреса АЗУ и РЗУ
Мультиплексоры адреса АЗУ и РЗУ построены на основе микросхемы К155КП11. Так как каждый канал мультиплексора содержит только 4 информационных входа, то при построении мультиплексоров АЗУ и РЗУ необходимо использовать по 2 мультиплексора К155КП11. Назначение выводов и таблица истинности микросхемы К155КП11 приведены в таблицах 11 и 12.
Рисунок 7 - Микросхема К155КП11
Таблица 11 - Назначение выводов микросхемы К155КП11
|
Выводы |
Назначение |
Обозначение |
|
|
2, 3, 5, 6, 10,11, 13, 14 |
Информационные входы |
DI00 - DI30 ,DI01 - DI31 |
|
|
1 |
Вход выборки адреса |
А |
|
|
15 |
Вход стробирования |
EO |
|
|
4, 7, 9, 2 |
Информационные выходы |
DO0 - DO3 |
|
|
8 |
Общий |
0 |
|
|
16 |
Напряжение питания |
Ucc |
Таблица 12 - Таблица истинности микросхемы К155КП11
|
S |
A |
DIi0 |
DIi1 |
DOi |
|
|
1 |
X |
X |
X |
Z |
|
|
0 |
0 |
Данные в прямом коде |
X |
Данные в прямом коде |
|
|
0 |
1 |
X |
Данные в прямом коде |
Данные в прямом коде |
На единичные информационные входы мультиплексора адреса АЗУ подаются сигналы со счетчика, а на нулевые - номер исходящего канала. На адресный вход А подаются сигналы частотой отрицание fT. На стробирующий вход S подается сигнал логического 0.
В режиме записи в АЗУ мультиплексор пропускает номера исходящих каналов, в режиме считывания из АЗУ - со счетчика.
На нулевые информационные входы мультиплексора адреса РЗУ подаются сигналы со счетчика, а на единичные - со стробирующего регистра после АЗУ. Так как сигналы со стробирующего регистра приходят с задержкой в 1 такт, то сигналы со счетчика тоже необходимо задержать на 1 такт. Задержку осуществляют на регистре задержки адреса, представляющем собой регистр К155ИР13, работающий в режиме параллельной загрузки. На адресный вход А подаются сигналы частотой fT co счетчика. На стробирующий вход S подается сигнал логического 0.
3.4 Счетчик
Счетчик представляет собой 2 соединенных четырехразрядных двоичных синхронных счетчика К555ИЕ10. Счетчик запускается положительным перепадом тактового импульса и имеет синхронную загрузку. Специально для синхронного каскадирования микросхема имеет два входа разрешения: СЕР (параллельный) и СЕТ (вспомогательный), а также выход TC (окончание счета). В применяемом двухкаскадном счетчике сигнал с выхода TC первого счетчика поступает на вход СЕТ второго счетчика, на вход С обоих счетчиков подается fт. Счетчик считает тактовые импульсы, если на обоих его входах СЕТ и СЕР напряжение высокого уровня. Вход СЕТ последующего счетчика получает разрешение счета в виде напряжения высокого уровня от выхода TC предыдущего счетчика. Счетчик потребляет от источника питания ток 32 мА. Максимальная тактовая частота счета 25 МГц. Время распространения сигнала от входа С до выхода TC составляет 27 нс.
Таблица 12 - Назначение выводов микросхемы К555ИЕ10.
|
Выводы |
Назначение |
Обозначение |
|
|
3,4,5,6 |
Входы предварительной установки |
DI1 - DI4 |
|
|
9 |
Вход параллельной загрузки |
PE |
|
|
2 |
Вход синхронизации |
C |
|
|
7,10 |
Входы разрешения счета |
CEP, CET |
|
|
1 |
Вход сброса |
SR |
|
|
11,12,13,14 |
Счетные выходы |
Q1, Q2, Q4, Q8 |
|
|
15 |
Выход окончания счета |
P |
|
|
16 |
Питание |
Ucc |
|
|
8 |
Общий |
0 |
Таблица 13 - Таблица истинности микросхемы К555ИЕ10.
|
Режим |
Вход |
Выход |
|||||||
|
C |
СЕР |
СЕТ |
РЕ |
Dn |
Qn |
TC |
|||
|
Сброс |
0 |
Х |
Х |
Х |
Х |
Х |
0 |
0 |
|
|
Параллельная загрузка |
1 |
Х |
Х |
0 |
0 |
0 |
0 |
||
|
1 |
Х |
Х |
0 |
1 |
1 |
1 |
|||
|
Счет |
1 |
1 |
1 |
1 |
Х |
Счет |
1 |
||
|
Хранение |
1 |
Х |
0 |
Х |
1 |
Х |
Qn |
1 |
|
|
1 |
X |
X |
0 |
1 |
Х |
Qn |
1 |
Счетчик формирует сетку частот для комбинационных схем и адреса для АЗУ и РЗУ. На вход синхронизации С подается сигнал частотой с коэффициентом заполнения импульсов 1/2 , так как за длительность тактового интервала информационных сигналов нужно успевать записывать и считывать информацию с РЗУ и АЗУ. На вход параллельной загрузки PE подается уровень логической единицы, а на входы предварительной установки DI1 - DI4 - логического нуля. Счетчик запускается положительным перепадом тактового импульса, подаваемым на вход синхронизации С при наличии на входах разрешения счета CEP и CЕT напряжения высокого уровня.
3.5 Параллельно-последовательный преобразователь
Параллельно - последовательный преобразователь предназначен для преобразования внутренней информации коммутатора, представленной в параллельной форме в последовательную форму для передачи в исходящие ИКМ тракты.
Элементная база и принцип действия параллельно-последовательного преобразователя аналогичны последовательно-параллельному преобразователю (рисунок 3).
коммутатор преобразователь микросхема счетчик
4. Расчет блокировок коммутационного поля в режиме индивидуального искания
Режим индивидуального искания (ИИ) характеризуется соединением конкретного канала с конкретным трактом. Необходимо рассчитать блокировки данного коммутационного поля в режиме ИИ. Для расчета блокировок КП используется метод вероятностных графов или метод Ли. Идея метода, предложенная Ли, состоит в том, что в качестве оценки вероятности блокировки коммутационного поля используется вероятность отсутствия свободного соединительного пути в графе, представляющем все возможные пути между каким-либо входом и некоторым выходом коммутационной схемы. Вершины такого графа изображают коммутаторы, а ребра - промежуточные линии или каналы уплотненных промежуточных линий коммутационного поля.
Метод основан на двух упрощающих предположениях: 1) независимости вероятностей занятия промежуточных линий или каналов и 2) равновероятного занятия промежуточных линий, что характерно для коммутационных полей большой емкости, построенных на коммутаторах цифровых уплотненных трактов
Найдем коэффициент концентрации коммутатора 8x7 по формуле:
где S - связность, число информационных каналов одного тракта
Для ИКМ-30
Найдем вероятность того, что канал занят по формуле:
где: y - интенсивность нагрузки, которая равна 0,5 Эрл
Найдем вероятность того, что занят тракт АВ или ВС по формуле:
Найдем вероятность того, что тракты АВ и ВС свободны по формуле:
Найдем вероятность того, что тракт АВС свободен по формуле:
=0,999999967
Найдем вероятность того, что тракт АВС занят по формуле:
Найдем вероятность блокировки всех трактов АВС по формуле:
Заключение
В данном курсовом проекте был разработан пространственно - временной коммутатор 8х7 потоков ИКМ-30. Для всех узлов коммутатора были постановлены требования к их параметрам, удовлетворяющие техническому заданию, и по этим параметрам была осуществлена подборка стандартных микросхем. Также была рассчитана вероятность блокировки коммутационного поля, построенного на основе коммутаторов такого типа, и построены временные диаграммы работы коммутатора.
Исходя из всего проекта, я сделал такие выводы:
1. Последовательно-параллельный преобразователь вносит сдвиг информации на время 1-го канального интервала (8 тактов) в процессе преобразования, поэтому запись в РЗУ производиться не с 1-го такта, а с 9 такта.
2. Все используемые в схеме шины 8-ми разрядные так как:
- Счетчик 8-ми разрядный, так как ему нужно считать до 256;
- Информационных входов и выходов РЗУ 8, так как в одном канальном интервале потока ИКМ-24 8 разрядов, которые мы записываем и считываем с РЗУ в параллельном виде;
- Информационных входов и выходов АЗУ 8, так как туда записываются 8-ми разрядные двоичные номера входящих каналов в параллельном виде;
- Адресных входов РЗУ и АЗУ также 8, так как туда поступают сигналы от 8-ми разрядного счетчика, а в АЗУ еще и поступают 8-ми разрядные двоичные номера исходящих каналов в параллельном виде;
- Мультиплексоры адреса РЗУ и АЗУ также имеют два 8-ми разрядных входа и один 8-ми разрядный выход, так как их выходы соединены с адресными входами РЗУ и АЗУ, входы мультиплексора адреса РЗУ соединены с выходами АЗУ, а входы мультиплексора адреса АЗУ соединены с 8-ми разрядным счетчиком на пол такта и на пол такта к ним подаются 8-ми разрядные двоичные номера исходящих каналов;
3. Коэффициент заполнения импульсов тактовой частоты 1/2, так как счетчик должен успеть подать сигнал на «Запись» и «Счет» за время одного такта прихода информации в РЗУ.
4. Коммутационное поле нашего коммутатора имеет очень маленькую вероятность блокировки
5. Были применены схемотехнические решения в создании 8-ми разрядного счетчика и 8-ми разрядных мультиплексоров адреса, путем каскадного соединения 4-х разрядных счетчиков и мультиплексоров.
6. По временным диаграммам можно легко понять принцип работы пространственно-временного коммутатора
Литература
1. Разработка оборудования подсистемы коммутации цифровой АТС: Методическое указание к выполнению курсовой работы по дисциплине “Сети связи и системы коммутации”/ Уфимск. гос. авиац. техн. ун-т; Сост.: А. Я. Данилов. - Уфа, 2006. - 22 с.
2. А.Я. Данилов “Специализированные интегральные микросхемы для пространственно-временных коммутаторов электронных АТС”, “Зарубежная электроника” №8 ,1987 г.
3. Б.С. Гольдштейн “Системы коммутации”. Учебник для ВУЗов. “БХВ-Санкт-Петербург”, 2004 г.
Размещено на Allbest.ru
...Подобные документы
Анализ современного состояния научно-технического уровня по тематике проектирования. Графическое обозначение коммутатора К590КН6 на схеме электрической принципиальной. Функциональная схема коммутатора аналогового сигнала. Расчет на структурном уровне.
курсовая работа [1,8 M], добавлен 07.11.2012Расчет тактовой частоты, параметров электронной цепи. Определение ошибки преобразования. Выбор резисторов, триггера, счетчика, генераторов, формирователя импульсов, компаратора. Разработка полной принципиальной схемы аналого-цифрового преобразователя.
контрольная работа [405,1 K], добавлен 23.12.2014Описание дешифратора и структурная схема устройства. Расчет потребляемой мощности и времени задержки. Описание мультиплексора и структурная схема коммутатора параллельных кодов. Устройство параллельного ввода слов в регистры. Ждущий мультивибратор.
курсовая работа [2,3 M], добавлен 27.04.2015Разработка функциональной схемы. Назначение основных элементов коммутатора и принцип их работы. Последовательно-параллельный и параллельно-последовательный преобразователи, стробирующие регистры и дешифратор. Речевое и адресное запоминающие устройства.
курсовая работа [939,6 K], добавлен 27.04.2011Разработка и описание принципиальной схемы дискретного устройства. Синтез основных узлов дискретного устройства, делителя частоты, параллельного сумматора по модулю два, параллельного регистра, преобразователя кодов. Генератор прямоугольных импульсов.
курсовая работа [1,6 M], добавлен 20.05.2014Микрооперации над кодовыми словами, которые выполняют в цифровых схемах счетчики. Структурная схема триггера К155ТВ1, электрические параметры. Принцип работы цифрового счетчика, построение таблицы истинности, моделирование в программе Micro-Cap.
курсовая работа [747,2 K], добавлен 11.03.2013Интегральные микросхемы, сигналы. Такт работы цифрового устройства. Маркировка цифровых микросхем российского производства. Базисы производства цифровых интегральных микросхем. Типы цифровых интегральных микросхем. Схемотехника центрального процессора.
презентация [6,0 M], добавлен 24.04.2016Расчет электромагнитной совместимости. Методика расчета надежности. Система автоматизированного проектирования TechologiCS. Расчет себестоимости опытного образца кроссплаты. Обеспечение мер безопасности при настройке и регулировке линейного коммутатора.
дипломная работа [1,3 M], добавлен 20.10.2013Принципы построения делителя частоты цифровых сигналов, составные части асинхронного и синхронного счетчиков. Разработка и обоснование функциональной схемы устройства. Расчет элементов, выходных параметров схемы, однополярного блока питания для счетчика.
курсовая работа [1,0 M], добавлен 28.06.2012Анализ и синтез асинхронного счетчика с КСЧ=11 в коде 6-3-2-1 и с типом триггеров JJJJ, его назначение, разновидности и технические характеристики. Пример работы суммирующего счетчика. Синтез JK–триггера (устройства для записи и хранения информации).
курсовая работа [2,4 M], добавлен 25.07.2010Технические характеристики цифрового компаратора. Описание цифровых и аналоговых компонентов: микросхем, датчиков, индикаторов, активных компонентов, их условные обозначения и принцип работы. Алгоритм работы устройства, структурная и принципиальная схемы.
курсовая работа [1023,2 K], добавлен 29.04.2014Цифровые способы обработки электрических сигналов, передачи и приема их в цифровой форме. Принцип работы автоколебательного мультивибратора. Разработка схемы электрической принципиальной устройства управления. Моделирование электронного коммутатора.
курсовая работа [584,8 K], добавлен 10.12.2012Выбор частоты дискретизации линейного сигнала. Расчет разрядности кода. Разработка структуры временных циклов первичной цифровой системы передачи и определение ее тактовой частоты. Вычисление параметров цикловой синхронизации первичного цифрового потока.
контрольная работа [1,8 M], добавлен 12.03.2014Характеристика проектирования устройства вычислительной техники. Расчёт количества микросхем памяти, распределение адресного пространства, построение структурной и принципиальной электрической схемы управления оперативного запоминающего устройства.
контрольная работа [848,1 K], добавлен 23.11.2010Составление таблиц истинности, основные параметры режимов. Подключение источников поочередно к каналам, заполнение их параметров. Схематическое изображение мультиплексора, обеспечивающего подключение одного из нескольких входов к одному выходу устройства.
лабораторная работа [1,0 M], добавлен 09.05.2014Достоинства цифровой обработки сигнала. Выбор частоты дискретизации. Расчет импульсной характеристики. Определение коэффициента передачи. Описание работы преобразователя Гильберта. Выбор микросхем и описание их функций. Требования к источнику питания.
дипломная работа [1,3 M], добавлен 26.10.2011Применение оборудования для цифровых систем передачи, основанных на принципах импульсно-кодовой модуляции. Специальные приемы кодирования, назначение и устройство приемника циклового синхросигнала. Возможности для проектирования цифрового устройства.
курсовая работа [524,4 K], добавлен 14.03.2010Разработка модулей коммутации линейного коммутатора. Способы размещения элементов на двух платах в модуле НГТУ.468345.110-01. Расчет вибропрочности печатной платы и размерной цепи установки верхней платы на нижнюю. Разработка чертежей в среде КОМПАС.
дипломная работа [447,0 K], добавлен 20.10.2013Структурная схема технических средств канала измерения системы. Расчет статической характеристики измерительного канала, погрешностей дискретизации, числа каналов коммутатора, числа разрядов аналого-цифрового преобразователя. Опрос коммутатором каналов.
контрольная работа [247,6 K], добавлен 16.01.2014Расчет и проектирование полупроводникового преобразователя электрической энергии. Проектирование принципиальной схемы управления данным ППЭЭ, основанной на цифровых микросхемах транзисторно-транзисторной логики: типы микросхем – К155АГ3 и К140УД7.
курсовая работа [1,5 M], добавлен 09.04.2012
