Цифровые сигнальные процессоры

Размещено на http://www.allbest.ru/

Оглавление

Введение

1. «Что такое ЦСП?»

2. Структура ЦСП

3. Архитектура ЦСП

4. Классификация ЦСП по архитектуре

5. Стандартные ЦСП

6. Улучшенные стандартные ЦСП

7. ЦСП с VLIW архитектурой

8. Суперскалярные ЦСП

9. Гибридные ЦСП

10. Структурная схема ЦСП фирмы Analog Devices - ADSP-2181

Список источников

цифровой процессор сигнал



1. «Что такое ЦСП?»

Цифровые сигнальные процессоры (ЦСП) - это специализированные микропроцессор, предназначенный для цифровой обработки сигналов (обычно в реальном масштабе времени). Они принимают на вход предварительно оцифрованные физические сигналы, например, звук, видеоизображение, показания температуры, давления и положения, и производят над ними математические манипуляции. Внутренняя структура цифровых сигнальных процессоров специально разрабатывается таким образом, чтобы они могли очень быстро выполнять такие математические функции, как “сложение”, “вычитание”, “умножение” и “деление”.

Сигналы необходимо обработать так, чтобы информация, которую они содержат, могла быть отображена графически, проанализирована или преобразована в полезный сигнал иного типа. В реальном мире обнаружение сигналов, соответствующих физическим явлениям, таким как звук, свет, температура или давление, и манипуляции ими осуществляется аналоговыми компонентами. Затем, аналого-цифровой преобразователь берет реальный сигнал и преобразовывает его в цифровой формат в виде последовательности нулей и единиц. На данном этапе в процесс вступает цифровой сигнальный процессор, который осуществляет сбор оцифрованной информации и ее обработку. Далее он выдает оцифрованную информацию обратно в реальный мир для дальнейшего использования. Выдача информации осуществляется одним из двух способов - в цифровом или в аналоговом формате. Во втором случае оцифрованный сигнал пропускается через цифро-аналоговый преобразователь. Все эти действия выполняются на очень высокой скорости.

Для иллюстрации этой концепции рассмотрим приведенную ниже блок-схему (Рис. 1), на которой показано, как цифровой сигнальный процессор используется в составе MP3 аудиоплеера. В фазе записи аналоговый звуковой сигнал поступает в систему от приемника или иного источника. Этот аналоговый сигнал преобразовывается в цифровой сигнал при помощи аналого-цифрового преобразователя и передается в цифровой сигнальный процессор. Цифровой сигнальный процессор выполняет кодирование в формат MP3 и сохраняет файл в память. В фазе воспроизведения файл извлекается из памяти, декодируется цифровым сигнальным процессором и преобразовывается при помощи цифро-аналогового преобразователя обратно в аналоговый сигнал, который может быть воспроизведен в акустической системе. В более сложном примере цифровой сигнальный процессор может выполнять дополнительные функции, например регулировку громкости, частотную компенсацию и обеспечение интерфейса пользователя.

Рис. 1

Информация, формируемая цифровым сигнальным процессором, может быть использована компьютером, например, для управления системами безопасности, телефонами, домашними кинотеатрами или сжатием видеоизображений. Сигналы могут подвергаться сжатию (компрессии) для более быстрой и эффективной передачи из одного места в другое (например, в системах телеконференций для передачи речи и видеоизображений по телефонным линиям). Сигналы также могут подвергаться дополнительной обработке для повышения их качества или предоставления информации, которая изначально недоступна для восприятия человеком (например, в задачах эхокомпенсации в мобильных телефонах или компьютерного улучшения качества изображений). Физические сигналы могут обрабатываться и в аналоговой форме, однако цифровая обработка обеспечивает повышенное качество и быстродействие.

Области применения ЦСП:

Коммуникационное оборудование:

Уплотнение каналов передачи данных;

Кодирование аудио- и видеопотоков;

Системы гидро- и радиолокации;

Распознавание речи и изображений;

Речевые и музыкальные синтезаторы;

Анализаторы спектра;

Управление технологическими процессами;

Другие области, где необходима быстродействующая обработка сигналов, в том числе в реальном времени.

2. Структура ЦСП

Цифровые сигнальные процессоры строятся на основе «Гарвардской архитектуры» (Рис. 2, отличительной особенностью которой является то, что программы и данные хранятся в различных устройствах памяти -- памяти программ и памяти данных. В отличие от архитектуры фон Неймана, где процессору для выборки команды и двух операндов требуется минимум три цикла шины, ЦСП может производить одновременные обращения как к памяти команд, так и к памяти данных, и указанная выше команда может быть получена за два цикла шины. В реальности, благодаря продуманности системы команд и другим мерам, это время может быть сокращено до одного цикла. В реальных устройствах память команд может хранить не только программы, но и данные. В этом случае говорят, что ЦСП построен по модифицированной гарвардской архитектуре.

Память команд и память данных обычно располагаются на кристалле ЦСП. В связи с тем, что эта память имеет относительно небольшой объём, возникает необходимость в использовании внешних (относительно кристалла процессора) запоминающих устройств. Для таких устройств раздельные шины команд и данных не используются, так как это потребовало бы значительно увеличить количество внешних выводов кристалла, что дорого и непрактично. Поэтому взаимодействие ЦСП с внешними запоминающими устройствами происходит по одному комплекту шин без разделения на команды и данные. Следует также заметить, что обращение к внешней памяти всегда занимает значительно больше времени, чем к внутренней, поэтому в приложениях, критичных ко времени исполнения, такие обращения необходимо минимизировать.

Рис. 2

3. Архитектура ЦСП

Архитектура сигнальных процессоров, по сравнению с микропроцессорами общего применения, имеет некоторые особенности, связанные со стремлением максимально ускорить выполнение типовых задач цифровой обработки сигналов (цифровая фильтрация, преобразование Фурье, поиск сигналов и т.п.). Наиболее трудоемкая часть всех этих задач - операция перемножения массивов данных определенной длины (последовательностей выборок АЦП, коэффициентов фильтров и т.п.). Поэтому ЦСП ориентирован в первую очередь на многократное выполнение умножения с расчетом адресов перемножаемых элементов массивов:

Операция «умножение с накоплением» (англ. Multiply-Accumulate, MAC) (Y = Y + A Ч B) с автоматическим расчетом адресов элементов массивов обычно реализована аппаратно и исполняется за один машинный цикл.

Аппаратная реализация многократного повторения заданного набора команд, т.е. «бесплатные» по времени циклы с заранее известной длиной.

Возможность одновременной выборки команды и двух ячеек данных для максимально быстрого выполнения команды MAC. Для этого ЦСП имеет несколько независимых областей памяти, каждая со своим комплектом шин адреса и данных.

Поддержка векторно-конвейерной обработки с помощью генераторов адресных последовательностей.

Ограниченность аппаратных ресурсов первых ЦСП накладывала существенный отпечаток на их архитектуру:

Гарвардская архитектура (разделение памяти команд и данных), как правило модифицированная; с разделением памяти на сегменты с независимым доступом.

Детерминированная работа с известными временами выполнения команд, что позволяет выполнять планирование работы в реальном времени.

Сравнительно небольшая длина конвейера, так что незапланированные условные переходы могут занимать меньшее время, чем в универсальных процессорах.

Экзотический набор регистров и инструкций, часто сложных для компиляторов. Некоторые архитектуры используют VLIW.

В современной микроэлектронике процессоры общего применения зачастую содержат аппаратную поддержку типовых операций ЦОС. Особо тяжелые задачи ЦОС решаются на основе программируемой логики, где можно достичь предельной оптимизации выполнения конкретной операции. Специализированные процессоры ЦОС все чаще делают векторными. В то же время классические ЦСП снабжают развитыми наборами команд процессоров общего применения и сглаживают особенности программной модели, позиционируя их как изделия широкого применения с ускоренными функциями ЦОС. Все эти тенденции приводят к размыванию классического понятия ЦСП.

Лучшие современные ЦСП можно характеризовать следующими параметрами:

Тактовая частота -- 1 ГГц и выше;

Многоядерность;

Наличие двухуровневого кеша;

Встроенные многоканальные контроллеры прямого доступа к памяти;

Быстродействие порядка нескольких тысяч MIPS и MFLOPS;

Выполнение до 8 параллельных инструкций за такт;

Совместимость со стандартными шинами (PCI и др.)

4. Классификация ЦСП по архитектуре

Следует отметить, что приведенная ниже классификация достаточно условна, так как разнообразие технических решений зачастую не позволяет однозначно отнести каждое конкретное устройство к одному из указанных типов. Поэтому нижесказанное следует скорее использовать как материал для понимания особенностей архитектуры ЦСП, чем для реальной классификации каких-либо изделий.

Особенности архитектуры ЦСП удобно рассматривать на примере конкретного алгоритма цифровой обработки данных, например, КИХ-фильтра, выходной сигнал которого можно записать как:

, где

-- отсчеты входного сигнала;

-- коэффициенты фильтра.

Как можно легко заметить, вычисление результата является классическим примером использования операции «умножение с накоплением» -- MAC (Y := X + A Ч B).

5. Стандартные ЦСП

На рисунке 3 показано два варианта выполнения команды MAC на стандартном ЦСП. В первом варианте оба операнда хранятся в памяти данных, поэтому на их выборку требуется два такта, то есть время выполнения n сложений равно 2n. Во втором случае один из операндов хранится в памяти программ, поэтому команда исполняется за один такт, и общее время выполнения цикла будет равно n тактов (следует уточнить, что в реальности для исполнения за один такт MAC должна исполняться внутри специальной команды цикла для исключения повторной выборки самого кода команды, что требует дополнительного такта). Здесь видно, что эффективная реализация алгоритма требует использования памяти программ для хранения данных.

Одним из вариантов, позволяющим отказаться от использования памяти программ для хранения данных, является применение т. н. «двухпортовой памяти», то есть памяти, имеющей два комплекта входных шин -- двух шин адреса и данных. Такая архитектура позволяет произвести одновременное обращение по двум адресам (правда, при этом они должны находиться в разных адресуемых блоках). Данное решение применяется в ЦСП компаний Motorola (DSP56000) и Lucent (DSP1600).

При указанной архитектуре повысить производительность можно только увеличением тактовой частоты.

Рис. 3

6. Улучшенные стандартные ЦСП

«Улучшенные стандартные ЦСП» для повышения производительности системы, по сравнению со стандартными ЦСП, используют следующие методы повышения параллелизма:

Увеличение количества операционных и вычислительных устройств;

Введение специализированных сопроцессоров;

Расширение шин для увеличения количества передаваемых данных;

Использование памяти с многократным доступом (несколько обращений за такт);

Усложнение системы команд;

Многие из этих способов применялись уже начиная с самых первых процессоров, поэтому зачастую их невозможно однозначно классифицировать как «стандартные» или «улучшенные».

На рисунке 4 показан пример реализации вычисления двух параллельных команд MAC. Для этого в ЦСП присутствуют два модуля MAC и два аккумулятора. Блоки MAC получают данные по трём шинам одновременно, причём одно из значений является для них общим. Таким образом, происходит одновременное исполнение двух команд:

АК1 := АК1 + D1 Ч D2

АК2 := АК2 + D1 Ч D3

Особенность показанного решения состоит в том, что к выполнению двух параллельных команд с одним общим сомножителем можно свести многие алгоритмы ЦОС, например:

КИХ-фильтр с симметричными коэффициентами. В качестве одинаковых сомножителей используются коэффициенты фильтра, а на раздельные шины подаются два разных набора отсчётов сигнала, то есть параллельно рассчитываются две половины фильтра, которые затем суммируются.

Двухканальная обработка. На общую шину подаются отсчёты сигнала, а на раздельные -- наборы коэффициентов.

В некоторых процессорах (Lucent DSP16xxx, ADI ADSP-2116x) используются два одинаковых ядра, каждый со своей памятью, то есть одна команда исполняется одновременно в двух ядрах с различными данными. Это позволяет обойти ограничение на использование полностью независимых данных.

Характерным недостатком таких процессоров можно считать необходимость в высокой квалификации разработчика, так как эффективное использование указанных особенностей требует программирования на языке ассемблера, хорошего знания архитектуры и системы команд, то есть эти устройства считаются «недружественными» к языкам высокого уровня.

Рис. 4

7. ЦСП с VLIW архитектурой

Основное отличие VLIW (very long instruction word)-процессоров состоит в том, что коды команд ещё на этапе компиляции собираются в большие «суперкоманды» и выполняются параллельно. Обычно такие процессоры используют RISC-архитектуру с фиксированной длиной команды, где каждая из них выполняется в отдельном операционном модуле. К характерным особенностям таких процессоров можно отнести:

Большой набор операционных модулей, работающих независимо друг от друга. В состав таких модулей могут входить:

Арифметические:

Модули арифметических операций и операций сравнения;

Модули логических операций;

Модули умножения чисел с плавающей и фиксированной точкой;

Модули генерации констант.

Модули генерации адреса, в том числе для линейных и циклических буферов;

Необходимость оптимизации компилятора под каждую модель процессора, так как между моделями может меняться состав и функции вычислительных блоков, что влечет за собой изменение перечня команд, которые могут выполняться одновременно;

Необходимость в наличии сверхшироких шин данных (порядка 128 бит), чтобы код операции, состоящий из отдельных команд (до 8-ми) мог быть получен из памяти за одно обращение.

Высокие требования к объёму памяти программ, что также связано с большой длиной операции.

Обычно, если процессор имеет несколько одинаковых модулей, то при создании программы на ассемблере имеется возможность указания только типа необходимого операционного модуля, а конкретное устройство будет назначено компилятором. С одной стороны, это упрощает программирование таких устройств, а с другой стороны, позволяет достаточно эффективно использовать их ресурсы.

8. Суперскалярные ЦСП

Суперскалярные процессоры также характеризуются большим набором параллельных операционных модулей и возможностью одновременного исполнения нескольких команд. Однако, по сравнению с VLIW, они имеют две характерные особенности:

Команды процессора не группируются в блоки, каждая из них поступает в процессор независимо;

Команды для параллельного исполнения группируются внутри процессора на основе состава и текущей загруженности операционных блоков, а также зависимости между данными.

С помощью описанного подхода можно обойти следующие недостатки VLIW:

Неэффективное использование памяти из-за большой длины групповой операции;

Зависимость скомпилированного кода от состава операционных модулей конкретного процессора.

Платой за решение этих проблем становится значительное усложнение схемы процессора, в котором появляется модуль планирования выполнения команд.

Суперскалярные процессоры планируют исполнение команд не только на основе информации о загруженности операционных блоков, но и на основе анализа зависимостей между данными. К примеру, команда сохранения результата арифметической операции не может быть выполнена раньше самой операции вычисления, даже если модуль обращения к памяти в данный момент свободен. Эта особенность приводит в том числе к тому, что один и тот же набор команд может по-разному исполняться в различных местах программы, что делает невозможным точную оценку производительности. Особенно это важно для систем, работающих в реальном времени, ведь оценка по наихудшему результату приведет к тому, что ресурсы процессора будут использованы не полностью. Таким образом, в этих системах задача точной оценки производительности суперскалярных ЦСП остается открытой.



9. Гибридные ЦСП

Под гибридными ЦСП обычно понимают специализированные устройства, сочетающие в себе функцию микроконтроллера и цифрового сигнального процессора. Обычно такие изделия предназначены для выполнения одной функции -- например, управления электрическими двигателями, или другими объектами в реальном времени. Другой широкой областью их применения в последнее время становится мобильная телефония, где ранее использовались два процессора -- один обычный для управления функциями аппарата (дисплеем, клавиатурой), а другой для обработки голосовых сигналов (кодирование и т. д.).



Рис. 5 Блок-схема гибридного ЦСП ЦСП

10. Структурная схема ЦСП фирмы Analog Devices - ADSP-2181

Структурную схему процессора можно условно разделить на две части: базовую (общую для всех процессоров ADSP-21хх, рис. 6) и периферийную (характерную, в основном, для процессора ADSP-2181, рис. 7).



Рис. 6 Структурная схема базовой части процессора ADSP-2181

Рис. 6 показывает, что к базовой части процессора отнесены:

внутренние шины PMA BUS, DMA BUS, PMD BUS DMD BUS, I

BUS, R BUS;

узел обмена данными BUS EXCH(ANGE)

вычислительные устройства ALU (арифметико-логическое устройство), MAC (Multiplier/ACcumulator - умножитель/аккумулятор) и SHIFTER (устройство сдвига);

генераторы адресов данных DAG1 и DAG2, регистр команд INSTRUCTION REGISTER и программный конвейер PROGRAM SEQUENCER

Внутренние шины обеспечивают пересылку команд из ПП, а также

данных из памяти данных в вычислительные устройства и обратно. К ним

относятся: шина адреса ПП PMA BUS (Program Memory Address Bus),

шина адреса ПД DMA BUS (Data Memory Address Bus), шина данных ПП PMD BUS (Program Memory Data Bus), шина данных ПД DMD BUS (Data Memory Data Bus), шина команд I BUS (Instruction Bus) и шина результатов вычислений R BUS (Result Bus).

Можно говорить о наличии у процессора четырех магистралей: ПП PMA, PMD BUS, ПД DMA, DMD BUS, команд I BUS и результатов вычислений R BUS. Наличие множества внутренних магистралей позволяет распараллеливать процесс пересылок команд и данных, в частности, можно совместить во времени вычисление и считывание данных из памяти программ и памяти данных. Это позволяет существенно повысить производительность процессора. Магистрали ПП и ПД соединены между собой с помощью узла обмена данными BUS EXCH .

Ширина адресных шин (PMA, DMA) - 14 бит, что обеспечивает доступ к 16К ячейкам памяти. Ширина шины данных ПП (PMD, I) - 24 бита по числу бит команды процессора. Все оставшиеся шины (DMD, R) имеют ширину 16 бит, что позволяет обмениваться 16-битными данными за один цикл доступа к ПД.

Все вычислительные устройства имеют входные регистры (INP REGS), над содержимым которых они выполняют арифметические операции или операции сдвига. В ALU и MAC к таким регистрам относятся Х- и Y- регистры, а в SHIFTER - S-регистр. Х- и S-регистры подключаются к DMD, а Y-регистры - к PMD, что позволяет одновременно считывать данные из памяти данных в Х-регистры, а из памяти программ - в Y-регистры вычислительных устройств.

Результаты арифметических операций и операций сдвига сохраняются в выходных регистрах (OUT REGS) вычислительных устройств, которые связаны с DMD и шиной результатов R. Шина DMD используется для обмена данными с ПД. Шина результатов позволяет использовать результат операции одного вычислительного устройства в качестве операнда в другом вычислительном устройстве без потери времени на сохранение результата операции в ПД.

DAG1 и DAG2 используются для реализации косвенной и косвенной автоинкрементной/автодекрементной адресации данных, поскольку среди прочих содержат по четыре регистра указателей.

Программный конвейер формирует адреса инструкций для ПП. Он управляет регистром инструкций, который содержит исполняемую в данный момент команду. Команды загружаются в регистр инструкций в течение одного цикла, а исполняются в течение следующего, одновременно с загрузкой следующей инструкции.

Рис. 7 Структурная схема периферийной части процессора ADSP-2181

Рис. 7 показывает, что к периферийной части процессора отнесены:

мультиплексор шины адреса MUX1;

мультиплексор шины данных MUX2;

память программ - PROGRAM SRAM;

память данных - DATA SRAM;

байтовый КПДП - BDMA (Byte DMA Controller);

внутренний КПДП - IDMA PORT (Internal DMA PORT);

последовательные синхронные порты SERIAL PORT0, 1;

таймер - TIMER;

узел управления энергосбережением процессора - PDCL (Power Down Control Logic);

программируемые входы/выходы - PROG(rammable). I/O;

выходы флагов - FLAGS;

входы запросов прерываний - INTERRUPTS.

Периферийная и базовая части процессора соединяется внутренними шинами I, PMA, DMA, PMD, DMD. На рис. 1.3 их выходы изображены слева. Справа и снизу изображены внешние входы/выходы, которыми процессор соединяется с внешним миром. Для выдачи адреса на внешнюю шину адреса EXTERNAL ADDRESS BUS используется мультиплексор шины адреса MUX1. Если идет обращение к внешнему адресному пространству ПП, то на внешнюю шину адреса попадает код адреса с PMA. Если идет обращение к внешнему адресному пространству ПД, то на внешнюю шину адреса попадает код адреса с DMA. Выводы внешней шины адреса имеют обозначения ADDR[13:0]. Для взаимодействия с внешней шиной данных (ввод команд или ввод/вывод данных) EXTERNAL DATA BUS используется мультиплексор шины данных MUX2. Если идет обращение к внешнему адресному пространству ПП, то код команды с внешней шины данных попадает на PMD. Если идет обращение к внешнему адресному пространству ПД, то внешняя шина данных соединяется с DMD. Выводы внешней шины данных имеют обозначения DATA[23:0].

ПП используется для хранения программы и данных. Это ОЗУ статического типа (SRAM - Static RAM), поэтому во время сброса процессора обычно осуществляется загрузка программы. ПД используется для хранения данных. В ее адресном пространстве располагаются также некоторые регистры специального назначения (РСН).

Байтовый КПДП (см. п. 1.15) используется для взаимодействия с БП процессора (ввод программ, ввод/вывод данных). БП подключается к внешней магистрали процессора (внешние шины адреса и данных) с использованием селектирующего сигнала BMS#. В частности, байтовая память может использоваться для хранения программы, которая во время сброса процессора загружается во внутреннюю ПП. Записать данные в БП или считать их оттуда прямо из программы (без использования байтового КПДП) невозможно, поскольку только байтовый КПДП формирует сигнал BMS#.

Внутренний КПДП используется для связи с внешним миром, например, для ввода программы во внутреннюю ПП при сбросе процессора, а также для ввода и вывода данных. Имеет собственную магистраль, в которую входят: шина адреса/данных IAD[15:0] и шина управления IRD#, IWR#, IS#, IAL, IACK#. Поскольку шина адреса данных 16-битная, возможен обмен двухбайтными словами.

Последовательные синхронные порты используются для связи с внешним миром, например, для связи с другим процессором или любым другим последовательным синхронным портом. Связь осуществляется с использованием пяти выводов. По одному из них данные принимаются в регистр REC REG, по другому данные выдаются из регистра TRN REG, оставшиеся выводы используются для формирования управляющих сигналов. На рис. 7 условно не показан узел уплотнения данных COMPANDING CIRCUITRY, который связан с последовательными портами. Таймер (см. п. 1.13) используется для формирования промежутков времени заданной длительности. Задание длительности, запуск и останов таймера осуществляется программно. Таймер формирует внутренние запросы на прерывание. Узел управления энергосбережением процессора осуществляет поддержку входного сигнала PWD# и команд процессора IDLE, IDLE(n) (см. п. 1.17.8.з). Один из выходных сигналов узла PWDACK (см. п. 1.1) отражает состояние процессора (обычное или сохранения энергии). Программируемые входы/выходы используется для связи с внешним миром. Каждая из этих линий может быть запрограммирована на ввод или вывод. Имеют обозначения PF7:0.

Выходы флагов используется для связи с внешним миром, например, для вывода управляющих сигналов или сигналов состояния. Имеют обозначения FL2:0. Входы запросов прерываний служат для ввода внешних сигналов запроса прерываний с различными свойствами IRQ2#, IRQL0#, IRQL1#, IRQE#.



Список источников

1. Руководство новичка по цифровой обработке сигналов: http://www.analog.com/ru/content/beginners_guide_to_dsp/fca.html

2. Википедия, статья «Цифровой сигнальный процессор»: http://ru.wikipedia.org/wiki/Цифровой_сигнальный_процессор#.D0.A3.D1.81.D1.82.D1.80.D0.BE.D0.B9.D1.81.D1.82.D0.B2.D0.BE

3. Учебное пособие «Цифровые сигнальные процессоры», А. В. Комаров, Обнинск 2003

Размещено на Allbest.ru

...