Цифровые устройства на интегральных микросхемах

Размещено на http://www.allbest.ru/

Цифровые устройства на интегральных микросхемах

С.А. Бирюков

Предисловие

Широкое внедрение цифровой техники в радиолюбительское творчество связано с появлением интегральных микросхем. Цифровые устройства, собранные на дискретных транзисторах и диодах, имеют значительные габариты и массу, ненадежно работают из-за большого количества элементов и особенно паяных соединений. Интегральные микросхемы, содержащие десятки, сотни, а иногда и тысячи активных элементов, позволили по-новому подойти к проектированию и изготовлению цифровых устройств. Надежность отдельной интегральной микросхемы мало зависит от количества элементов и близка к надежности одиночного транзистора, а потребляемая мощность в пересчете на отдельный элемент резко уменьшается по мере повышения степени интеграции. В результате стало возможным собирать сложнейшие устройства, изготовить которые без использования интегральных микросхем было бы совершенно невозможно.

В настоящее время в радиолюбительской литературе отсутствует систематическое изложение вопросов практического использования интегральных микросхем. В книгах теоретического характера вопросы проектирования цифровых устройств рассматриваются обычно без учета особенностей интегральных микросхем различных серий, а описание правил использования конкретных интегральных микросхем разбросано по специальным изданиям, руководящим техническим материалам и стандартам, недоступным широкому кругу радиолюбителей. Автором сделана попытка изложить принципы построения цифровых устройств на конкретных примерах с привлечением необходимых теоретических положений.

В своей основе книга содержит опыт автора по изучению и применению интегральных микросхем транзисторно-транзисторной логики (в основном серии К155), частично нашедший отражение в статьях, опубликованных в журнале «Радио» в 1977 -- 1982 гг. В книге рассмотрены как общие вопросы применения комбинационных (элементы И -- НЕ, И -- ИЛИ -- НЕ, НЕ, ИЛИ -- НЕ, И, ИЛИ, дешифраторы, мультиплексеры, сумматоры по модулю 2, полные сумматоры) и последовательноетных структур (триггеры, счетчики, сдвигающие регистры) интегральных микросхем серий К155, так и описания практических конструкций с их использованием. Описания различных цифровых устройств достаточно детализированы, содержат объяснение принципа действия, временные диаграммы, указания по настройке, чертежи печатных плат.

Отзывы о книге направляйте по адресу: 101000, Москва, Почтамт, а/я 693, издательство «Радио и связь», Массовая радиобиблиотека.

1. Общие сведения

интегральная микросхема цифровой генератор

Отечественная промышленность выпускает обширную номенклатуру интегральных микросхем (ИС). Широкое применение для построения устройств автоматики и вычислительной техники находят цифровые ИС серии К155, которые изготовляются по стандартной технологии биполярных ИС транзисторно-транввстарной логики (ТТЛ). Номенклатура ИС серии КШ5 составляет около 100 наименований.

Все ИС серии КД55 имеют напряжение питания 5 В±5%. Интегральные микросхемы выпускаются в пластмассовых корпусах трех типов, отличающихся количеством выводов (14, 16, 24) и размерами, и имеют диапазон рабочих температур от -- 10 до +70° С. Часть микросхем выпускается также в керамических корпусах и имеет обозначение К.М155. Температурный диапазон микросхем в керамических корпусах -- от -- 45 до +85° С.

Интегральные микросхемы серии К155 имеют выходной уровень логического 0 не более 0,4 В (типовое значение 0,1 -- 0,2 В), выходной уровень логической 1 не менее 2,4 В (типовое значение 3,2 -- 3,5 В), типовую нагрузочную способность -- 10.

В табл. 1 приведены значения потребляемой мощности, предельной частоты тактовых импульсов, а также число выводов корпуса и разводка выводов питания рассматриваемых ниже микросхем.

При проектировании цифровых приборов следует иметь в виду, что фактическое быстродействие триггеров и счетчиков превышает указанное в табл. 1 в 1,5 -- 2 раза, а потребляемая мощность в среднем в 1,5 -- 2 раза меньше предельной, указанной в таблице.

При разработке принципиальных схем различных устройств всегда возникает вопрос: что делать с неиспользуемыми входами интегральных микросхем. Для ИС ТТЛ, к которым относятся ИС серии К155, возможно несколько вариантов. Во-первых, неиспользуемые входы микросхем можно никуда не подключать [Для ИС некоторых серий (К533, К555, К530, К531 и др.) оставлять входы неподключенными не допускается.], т. е. подпаивать к контактной площадке минимальных размеров, к которой (это важно) не подключены проводники. При таком варианте несколько уменьшается быстродействие микросхем. Во-вторых, возможно подключение неиспользуемых входов к используемым входам того же элемента, но это несколько увеличивает нагрузку (в основном емкостную) на микросхему -- источник сигнала, что также снижает быстродействие. Неиспользуемые входы J триггеров можно подключать к инверсным выходам тех же триггеров, а К -- к прямым. Это очень удобно, так как указанные выводы триггеров обычно расположены рядом. Можно подключать неиспользуемые 1входы к выходу неиспользуемого элемента И -- НЕ, входы которого при этом надо соединить с общим проводом. Наконец, можно объединять неиспользуемые входы ИС и подключать их к источнику питания +5 В через резистор 1 кОм (до 20 входов к одному резистору). Последние два способа не снижают быстродействия ИС.

Таблица 1

Обозначение, ИС	Потребляемая мощность, мВт	Предельная частота, МГц	Число выводов корпуса	Выводыпитания
				+ 5 В	Общ.
К155ТВ1	105	10	14	14	7
К155ТМ2	157,5	10	14	14	7
К155ТМ5	265	--	14	4	11
К155ТМ7	265	--	16	5	12
К155ИЕ1	150	10	14	14	7
К155ИЕ2	265	10	14	5	10
К155ИЕ4	255	10	14	5	10
К155ИЕ5	265	10	14	5	10
К155ИЕ6	510	15	16	16	8
К155ИЕ7	510	15	16	16	8
К155ИЕ8	600	15	16	16	8
К155ИР1	410	10	14	14	7
К155ИД1	132	--	16	5	12
К155ИДЗ	250	--	24	24	12
К155ИД4	210	--	16	16	8
К155КП1	360	--	24	24	12
К155КП2	315	--	16	16	8
К165КП5	230	--	14	14	7
К155КП7	260	--	16	16	8
К155ЛП5	262,5	--	14	14	7
К155ИП2	294	--	14	14	7
К155ИМ1	175		14	14	7
К155ИМ2	290		14	4	11
К155ИМЗ	640	--	16	5	12

Недопустимо подключать ко входу ИС проводник, который во время работы может оказаться неподключенным к выходу источника сигнала, например, при управлении от кнопки или переключателя. Такие проводники обязательно следует подключать к источнику +6 В через резистор 1 -- .1(0 кОм.

На печатных платах с использованием ИС серии К155 необходима установка блокировочных конденсаторов между цепью +5 В и общим проводом. Их количество определяется одним-двумя конденсаторами емкостью 0,033 -- 0,047 мкФ на каждые десять микросхем. Конденсаторы следует располагать на плате по возможности равномерно. Их следует также установить рядом со всеми ИС с мощным выходом (например, К155ЛА6) или с потребляемой мощностью более 0,5 Вт.

Цифровые ИС по своим функциям делятся на два широких класса -- комбинационные и последовательностные. К первому классу относятся ИС, не имеющие внутренней памяти, состояние выходов этих ИС однозначно определяется уровнями входных сигналов в данный момент времени.

Ко второму классу относятся ИС, состояние выходов которых определяется не только уровнями входных сигналов в данный момент времени, но и состоянием ИС в предыдущий момент из-за наличия внутренней памяти.

К комбинационным ИС серии К155 относятся простые логические элементы И -- НЕ, И -- ИЛИ -- НЕ, НЕ, ИЛИ -- НЕ, И, ИЛИ, имеющие в своем обозначении буквы ЛА (К155ЛАЗ), ЛР (К155ЛР1), ЛН (К155ЛН1), ЛЕ (К155ЛЕ1), ЛИ (К155ЛИ1), ЛЛ (К155ЛЛ1), более сложные элементы -- дешифраторы (К155ИД1, К155ИДЗ, КИ55ИД4), мультиплексеры (К155КП1, К155КП2, К155КП5, К.155КП7), сумматоры по модулю 2 (К155ЛП5, К155ИП2), полные сумматоры (КЛ55ИМ1, К155ИМ2, К155ИМЗ), а также некоторые другие.

К последовательностным ИС относятся триггеры (К155ТВ1, К155ТМ2, К155ТМ5, К155ТМ7), счетчики (К155ИЕ1 -- К155ИЕ8), сдвигающие регистры (К155ИР1) и др.

Работа логических элементов достаточно проста -- для элементов И выходной уровень логической 1 формируется при подаче на все входы элемента уровней логической 1, для элемента ИЛИ для формирования уровня логической 1 на выходе достаточно подачи хотя бы на один вход уровня логической 1. Элементы И -- НЕ (основной элемент серии К155) и ИЛИ -- НЕ дополнительно инвертируют выходной сигнал, элемент И -- ИЛИ -- НЕ состоит из нескольких элементов И, выходы которых подключены ко входам элемента ИЛИ -- НЕ.

Изучение работы более сложных ИС серии К155 удобно начать с микросхем последовательностного типа.

2. Интегральные микросхемы последовательностного типа

Основу последовательностных цифровых структур составляют триггеры различных типов, которые могут использоваться самостоятельно или в составе счетчиков, регистров и т. д.

Триггеры ИС серии К155 различаются по своим возможностям. Так называемые JK-триггер К155ТВ1 и D-тригтер К155ТМ2 могут работать в счетном режиме, т. е. менять свое состояние на противоположное на каждый импульс, приходящий на счетный вход триггера. Триггеры микросхемы К155ТМ5 и К155ТМ7 могут работать только в режиме хранения информации, записываемой в них в момент подачи тактовых импульсов.

Рассмотрим более подробно работу триггеров. Триггер К155ТВ1 (рис. 1,а) имеет девять входов: вход R установки в 0, вход S установки в 1, вход С -- тактовых импульсов, входы J я К -- управляющие входы (по три входа, объединенных по схеме И), а также прямой и инверсный (обозначен кружком) выходы.

При подаче логического 0 на вход R триггер устанавливается в нулевое состояние, при котором на прямом выходе уровень логического 0, на инверсном -- логической 1. При подаче логического 0 на вход S триггер устанавливается в единичное состояние.

Более сложно происходит работа триггера при подаче сигналов на входы С, J и К. Наиболее простой режим осуществляется при уровне логической 1 на входах J и K, в этом случае JK-тригтер работает как обычный триггер со счетным входом: по спаду каждого положительного импульса на тактовом

входе С состояние триггера меняется на противоположное. Если хотя бы на одном входе J и на одном входе К одновременно уровень логического 0, состояние триггера при подаче импульсов по тактовому входу С не меняется.

Если на всех входах J уровень логической .1, хотя бы на одном входе К -- логический 0, по спаду положительного импульса на входе С триггер устанавливается в единичное состояние независимо от своего предыдущего. Если хотя бы на одном входе J логический 0, на всех входах К -- 1, по спаду импульса на входе С триггер устанавливается в нулевое состояние.



Рис. 1 Цоколевка И С K1S5TB1 (а) и К155ТМ2 (б)

Рис. 2 Цоколевка ИС К155ТМ5 (а) и К155ТМ7 (б)

Изменение сигналов на J- и K-входах при уровне логического 0 на входе С не влияет на состояние JK-триггера. Если же на входе С уровень логической 1, спад импульса на одном или нескольких входах J при логической 1 на других входах J приводит к установке триггера в единичное состояние, спад на входе (входах) К -- в нулевое.

Следует иметь в виду, что не все JK-триггеры ИС ТТЛ работают при уровне логической 1 на входе С так, как описано выше. Некоторые триггеры (К158ТВ1, К134ТВ1, К134ТВ14) не срабатывают непосредственно по спадам импульсов на входах J и К, но могут запоминать изменение информации на этих входах, имевшее место при уровне логической 1 на входе С. Кроме того, технические условия на большинство JK-триггеров не определяют их принципиальных схем и характера переключения при логической 1 на входе С. Поэтому не рекомендуется использовать JK-триггеры в режиме, когда сигналы на входах J и К меняются при логической 1 на входе С при отсутствии уверенности в поведении триггеров в этом режиме.

Интегральная микросхема типа К155ТМ2 (рис. 1,6) содержит два D-трнг-гера. Триггер D-типа имеет вместо входов J и К один вход D. По входам R и S D-триггер работает так же, как и JK-триггер. Если на входе D уровень логического 0, по фронту положительного импульса на входе С триггер устанавливается в нулевое состояние, при логической 1 на входе D по фронту на входе С триггер устанавливается в состояние 1.

Для получения режима счетного триггера вход D соединяют с инверсным выходом триггера, в этом случае триггер меняет свое состояние на противоположное по фронтам входных импульсов.

Интегральные микросхемы К155ТМ5 и К155ТМ7 (рис. 2) содержат по четыре статических триггера, каждый из которых имеет информационный вход D, тактовый С и прямой выход (а в ИС К.Ш5ТМ7 еще и инверсный выход). Триггер работает следующим образом. При уровне логического 0 на входе С изменение сигнала на входе D не влияет на состояние триггера, и он хранит записанную в нем ранее информацию. При подаче на вход С логической 1 триггер превращается в повторитель -- сигнал на выходе соответствует сигналу на входе (а на инверсном выходе ИС КД55ТМ7 -- инверсии сигнала на входе D). При подаче на вход С логического 0 триггер переходит вновь в режим хранения, а его состояние определяется сигналом на входе D перед спадом импульса на входе С. Таким образом, основные свойства триггеров ИС К155ТМ5 и К155ТМ7 следующие:

1) при подаче на вход С логического 0 -- хранение информации;

2) при подаче на вход С логической 1 -- повторение входного сигнала;

3) запоминается информация, имеющаяся на входе D перед спадом на входе С;

4) изменение информации на выходе может происходить в течение всего положительного импульса на входе С, если при этом меняется информация на входе D.

Эту разновидность D-триггера лучше называть «D-триггером, тактируемым импульсом», «триггером-защелкой», чтобы отличать ее от описанных выше D-триггеров К165ТМ2, которые можно назвать «D-триггерами, тактируемыми фронтом» или «счетными D-триггерами».

Для того чтобы подчеркнуть различие между ними, приведем логику работы «счетного D-триггера»:

1) хранение информации осуществляется при подаче на вход С как логического 0, так и логической 1;

2) прямого прохождения сигнала на выход со входа D нет;

3) запоминается информация, имеющаяся на входе D перед фронтом импульса на входе С;

4) изменение информации на выходе может происходить только во время фронта на входе С.

На основе JK-триггеров и счетных D-триггеров строятся счетчики и делители частоты. D-триггеры, тактируемые импульсом, удобны для построения регистров памяти.

Для построения двоичных счетчиков счетные входы JK-триггеров соединяют с прямыми выходами предыдущих триггеров, а D-триггеров -- с инверсными (рис. 3). Отличие в подключении входов связано с тем, что D-триггер срабатывает по фронту, а JK-триггер -- по спаду входных импульсов.

Рис. 3 Двоичные счетчики на JK-триггерах (а) и D-триггерах (б)

Состояние счетчика (количество поступивших на его вход импульсов после установки в 0) однозначно определяется состояниями его триггеров.

q = p1y1 + p2y2 + p3y3 + P4.

где yi = 0 или l -- состояние i-гo триггера (i=1-4, начиная со входа счетчика); pi = 2n-1 -- вес i-гo разряда счетчика. О таких счетчиках говорят, что они работают в весовом коде 1 -- 2 -- 4 -- 8. Счетчик может быть построен так, что его весовой код отличается от рассмотренного. Так, для четырехразрядных счетчиков получили распространение коды 1 -- 2 -- 4 -- 6, il -- 2 -- 2 -- 4 и др. Существуют такие структуры счетчиков, состояние которых не может быть выражено приведенной выше формулой. О таких счетчиках говорят, что они работают в не-весовом коде. Их состояния определяют по временным диаграммам или таблицам переходов. Сказанное о четырехразрядных счетчиках распространяется на счетчики любой разрядности.

Делители частоты (далее просто делители) отличаются от счетчиков тем, что в них используется только один выход -- выход последнего триггера. Таким образом, n-разрядный двоичный счетчик всегда можно рассматривать как делитель на 2n. Часто бывает необходимо осуществить деление частоты на некоторое целое число т, не являющееся степенью двойки, в таких случаях обычно используют n-разрядный двоичный счетчик, и вводом дополнительных логических связей обеспечивают пропуск.

Рис. 4 Декада на JK-триггерах (а) и диаграмма ее работы (б)



Рис. 5 Декада на D-тригтерах (а) и диаграмма ее работы (б)

Возможны и другие способы. Например, наиболее часто применяемая декада (счетчик с коэффициентом пересчета 10) на JK-триггерах строится по схеме рис. 4,о. Временная диаграмма ее работы представлена на рис. 4,6. При подаче импульсов с 1-го по 8-й декада работает как обычный двоичный счетчик импульсов. К моменту подачи восьмого импульса на двух входах J четвертого триггера формируется уровень логической 1, восьмым импульсом этот триггер переключается в единичное состояние и уровень логического 0 с его инверсного выхода, подаваемый на вход J второго триггера, запрещает его переключение в единичное состояние под действием десятого импульса. Десятый импульс восстанавливает нулевое состояние четвертого триггера, и цикл работы делителя повторяется.

Декада рис. 4,а работает в весовом коде 1 -- 2 -- 4 -- 8. Декада на D-триггерах, схема которой приведена на рис. 5,а, работает в невесовом коде. Временная диаграмма ее работы приведена на рис. б,б.

Интегральная микросхема К.155ИЕ1 является делителем частоты на 10. Цоколевка микросхемы приведена на рис. 6. Установка триггеров микросхемы в 0 осуществляется подачей логической 1 одновременно на два объединенных по схеме И входа R.

Рабочей полярностью входных счетных импульсов, подаваемых на входы С, является отрицательная.

Импульсы могут подаваться или по отдельности на каждый из входов (на второй вход должен при этом подаваться уровень логической 1), или одновременно на оба входа.

Рис. 6 Цоколевка ИС К155ИЕ1

Рис. 7 Цоколевка ИС К155ИЕ2 (а), К155ИЕ4 (б), К155ИЕ5 (в)

Одновременно с каждым десятым входным импульсом на выходе формируется равный ему по длительности выходной импульс отрицательной полярности. Многокаскадные делители частоты можно строить, соединяя входы С последующих каскадов с выходами предыдущих.

Интегральные микросхемы К.155ИЕ2, К155ИЕ4 и К.155ИЕ5 (рис. 7) содержат по четыре счетных триггера. В каждой ИС один из триггеров имеет отдельный вход С1 и прямой выход, три оставшиеся триггера соединены между собой так, что образуют делитель на 8 в ИС К155ИЕ5, на 6 в К155ИЕ4 и на 5 в К155ИЕ2. При соединении выхода первого триггера со входом С2 цепочки из трех триггеров образуются соответственно делители на 16, 12 и 10. Делители на 10 и 16 работают в коде 1 -- 2 -- 4 -- 8, делитель на 12 -- в коде 1 -- 2 -- 4 -- 6.

Интегральные микросхемы имеют по два входа R установки в 0, объединенные по схеме И. Сброс (установка 0) триггеров производится при подаче уровней логической 1 на оба входа R. Микросхема К155ИЕ2 имеет, кроме того, входы установки в состояние 9, при котором первый и последний триггеры декады находятся в единичном состоянии, остальные -- в нулевом.

Рис. 8 Декада на ИС К155ИЕ4 (а) и диаграмма ее работы (б)

Для установки рассмотренной декады в 0 внешним сигналом необходимо введение в нее логических элементов И -- НЕ (рис. 9).

Рис. 9 Декада на ИС К155ИЕ4 с возможностью установки в 0

Рис. 10 Выводы ИС К155ИЕ6 (а) и К155ИЕ7 (о)

В табл. 2 приведены номера выводов ИС, которые нужно соединить между собой для получения различных коэффициентов пересчета К-

Все делители, полученные соединением выводов ИС по табл. 2, работают по одному принципу -- при достижении состояния, соответствующего необходимому коэффициенту пересчета, происходит установка счетчика в 0. Исключение составляет делитель на 7 на микросхеме К156ИЕ2. В этом делителе после подсчета шести импульсов на входах R9 формируются уровни логической 1, поэтому из состояния 5 делитель сразу переходит в состояние 9, минуя 6, 7 и 8. Код работы этого делителя -- невесовой.

Делители на ИС К155ИЕ5 и К156ИЕ2 работают в весовом коде 1 -- 2 -- 4 -- 8, код делителей на ИС К155ИЕ4 -- 1 -- 2 -- 4 -- 6 при использовании входа 14 и 1 -- 2 -- 3 при подаче входного сигнала на вход 1.

Рассмотрим для примера работу ИС К155ИЕ6. В отличие от рассмотренных ранее счетчиков, эта ИС имеет большее число выходов и входов. Входы + 1 и -- ii служат для подачи тактовых импульсов, +1 -- при прямом счете, -- 1 -- при обратном. Вход R служит для установки счетчика в 0, вход С -- для предварительной записи в счетчик информации, поступающей по входам D1 -- D8.

Установка принтеров счетчика в 0 происходит при подаче уровня логической 1 на вход R, при этом на входе С должен быть уровень логической I. Для предварительной записи в счетчик любого числа от 0 до 9 его следует подать на входы D1 -- D8 (D1 -- младший разряд, D8 -- старший), при этом на входах R и С должен быть логический 0.

Режим предварительной записи может использоваться для построения делителей частоты с перестраиваемым коэффициентом деления для учета фиксированной частоты (например, 465 кГц) в цифровой шкале радиоприемника.

Если этот режим не используется, на входе С должен постоянно поддерживаться уровень логической 1.

Прямой счет осуществляется при подаче отрицательных импульсов на вход + 1, при этом на входах -- 1 и С должна быть логическая 1, на входе R -- логический 0.

Переключение триггеров счетчика происходит по спадам входных импульсов, одновременно с каждым десятым входным импульсом на выходе >9 формируется отрицательный выходной импульс переполнения, который может подаваться на вход + 1 следующей ИС многоразрядного счетчика.

Уровни на выходах 1 -- 2 -- 4 -- 8 счетчика соответствуют состоянию счетчика в данный момент (в двоичном коде). При обратном счете входные импульсы подаются на вход -- 1, выходные импульсы снимаются с выхода <0. Пример временной диаграммы работы счетчика приведен на рис. 11.

Первый импульс установки в 0 устанавливает все триггеры счетчика в 0. Три следующих импульса, поступающих на вход +1, переводят счетчик в состояние 3, которому соответствуют логические 1 на выходах 1 и 2 и 0 -- на на 4 и 8 Если на входах Dl -- D4 логический 0, на входе D8, логическая 1, импульс на входе С устанавливает счетчик в состояние 8. Сле-

дующие шесть импульсов, поступающие на вход +1, переводят счетчик последовательно в состояния 9, 0, 1, 2, 3, 4. Одновременно с импульсом, переводящим счетчик в 0, на выходе >9 появляется выходной импульс прямого счета. Следующие импульсы, поступающие на вход -- 1, изменяют состояние счетчика в обратном порядке: 3, 2, 1, 0, 9, 8 и т. д.

Одновременно с импульсом обратного счета, переводящим счетчик в состояние 9, на выходе <0 появляется выходной импульс.

Рис. 11 Временная диаграмма работы ИС К155ИЕ6

В ИС К155ИЕ7 импульс на выходе >15 появляется одновременно с им-нульсом на входе +1 при переходе счетчика из состояния 15 в состояние 0, а на выходе <0 -- при переходе счетчика из 0 в 15 одновременно с импульсом на входе -- 1,

Интегральную микросхему КЛ55ИЕ8 обычно называют делителем частоты с переменным коэффициентом деления, однако это не совсем точно. Эта ИС содержит 6-разрядный двоичный счетчик, элементы совпадения, позволяющие выделять несовпадающие между собой импульсы -- каждый второй, каждый четвертый, каждый восьмой и т. д., и элемент собирания, который позволяет подавать на выход часть или все выделенные импульсы, в результате чего средняя частота выходных импульсов может изменяться от от 1/64 до 63/64 частоты входных импульсов.

Цоколевка ИС приведена на рис. 12, пример временной диаграммы работы -- на рис. 13. Для наглядности на рис. 12 вынесен логический элемент И -- НЕ, входящий в ИС. Интегральная микросхема имеет следующие входы: вход V -- запрет счета, при подаче на который логической 1 счетчик не считает, вход Я -- установки 0, установка триггеров счетчика в 0 происходит при подаче на него уровня логической 1. Вход С -- вход тактовых импульсов отрицательной полярности, переключение триггеров счетчика происходит по спадам входных импульсов. Входы XI -- Х32 позволяют управлять выдачей отрицательных выходных импульсов, совпадающих по времени со входными, на выход Z. На рис. 13 в качестве примера показано, какие импульсы выделяются на выходе 1 при подаче логической 1 на вход Х32 (диаграмма Х32), при подаче 1 вход Х16 (диаграмма Х16) и на вход Х8 (диаграмма Х8). В этих случаях на выходе Z выделяется соответственно 32, 16 или 8 равномерно расположенных импульсов. Если же одновременно подать логическую 1 на несколько входов, например на Х32 и Х8, то, как показано на диаграмме Z, на выходе Z выделится 40 импульсов, но расположенных неравномерно.

В общем случае количество импульсов N на выходе 2 за период счета составит

N=32-X32 + 16-Х16+8-Х8 + 4-Х4 + 2.Х2+Х1,

где XI -- Х32 принимают значения соответственно 1 или 0 в зависимости от того, подан или нет уровень логической 1 на соответствующий вход.

Рис. 12 Выводы ИС К155ИЕ8

Рис. 13 Временная диаграмма работы ИС К155ИЕ8

На выходе Р выделяется отрицательный импульс, фронт которого совпадает со спадом 63-го тактового импульса, спад -- со спадом 64-го. Этот импульс может использоваться при каскадном соединении интегральных микросхем К155ИЕ8. Вход Т -- вход опробирования, при подаче на него уровня логической 1 выдача импульсов по выходу Z прекращается.



Рис. 14 Схема соединения двух ИС К155ИЕ8

Рис. 15 Выводы ИС К155ИР1

На рис. 14 приведена схема соединения двух делителей К155ИЕ8, позволяющая получить на выходе от 1 до 4095 импульсов при подаче на вход 4096= = 642 импульсов. Число импульсов на выходе подсчитывается по формуле, аналогичной приведенной выше, в которой коэффициенты имеют значения от 2048 до 1. Если требуется соединить большее число делителей, их соединение производится аналогично рис. 14, однако выходной элемент И -- НЕ, выполняющий функцию ИЛИ -- НЕ для отрицательных импульсов, поступающих с выходов Z делителей, необходимо использовать из отдельной логической микросхемы серии К155.

Интегральная микросхема К155ИР1 (рис. 15) -- четырехразрядный сдвигающий регистр. Интегральная микросхема позволяет производить последовательную и параллельную запись информации в триггеры регистра, последовательное и параллельное считывание информации, сдвиг информации.

Вход С1 ИС служит для подачи положительных тактовых импульсов, сдвигающих информацию, сдвиг происходит по спадам импульсов. При подаче положительного импульса на вход С2 по его спаду происходит запись в триггеры регистра информации, присутствующей на входах Dl -- D4. Запись со входов D1 -- D4 может происходить лишь мри наличии логической 1 на управляющем входе S, сдвиг -- при наличии логического 0. Для последовательной записи информации используется вход DO, запись происходит в режиме сдвига.

Наличие управляющего входа S расширяет возможности использована» ИС. Если соединить собой входы С1 и С2, можно управлять сдвигом и записью, лишь изменяя логический уровень на входе S. Можно соединить между собой входы С2 и D, специального управляющего сигнала в этом случае не потребуется -- сдвиг будет происходить при подаче импульсов на вход С1, запись -- при подаче на С2.

Если вход D1 подключить к выходу 2, D2 -- к выходу 3, D3 -- к выходу 4, D4 использовать в качестве входа последовательной записи, получится реверсивный сдвигающий регистр. При подаче импульсов на вход С1 будут происходить последовательная запись информации со входа DO и сдвиг в сторону возрастания номеров выходов (сдвиг вправо). При подаче импульсов на вход С2 запись будет происходить со входа D4, сдвиг -- в сторону уменьшения номеров выходов (сдвиг влево). В полученный таким образом реверсивный сдвигающий регистр параллельная запись информации невозможна.

3. Интегральные микросхемы комбинационного типа

Среди ИС комбинационного типа наиболее широко используются дешифраторы, представленные в рассматриваемой серии микросхемами К165ИД1, К155ИДЗ и КЛ55ИД4.

Дешифратор К155ИДЗ (рис. 16) имеет четыре адресных входа 1, 2, 4, 8, два входа стробирования А1 и А2 и шестнадцать выходов 0 -- 15. Если на обоих входах стробирования уровни логического 0, на том из выходов, номер которого соответствует двоичному эквиваленту входного кода (вход 1 -- младший разряд, вход 8 -- старший), будет уровень логического 0, на остальных выходах -- логической 1. Если хотя бы на одном из входов стробирования Al и А2 уровень логической 1, то независимо от состояний входов на всех выходах ИС формируется логическая ,1,.

Наличие двух входов стробирования существенно расширяет возможности использования ИС. Из двух микросхем К155ИДЗ, дополненных одним ТТЛ-инвертором, можно собрать дешифратор на 32 выхода (рис. 17), дешифратор на 64 выхода собирается из четырех ИС К155ИДЗ и двух инверторов (рис. 18), а на 256 выходов -- из 17 ИС К165ИДЗ (рис. 19).

Рис. 16 Выводы ИС К155ИДЗ



Рис. 17 Дешифратор на 32 выхода

Интегральная микросхема К155ИД4 (рис. 20) содержит два дешифратора на четыре выхода каждый с объединенными адресными входами и раздельными входами стробирования. Уровень логического 0 на выходах первого (верхнего по схеме) дешифратора формируется (аналогично К155ИДЗ) лишь при наличии на обоих стробирующих входах уровня логического 0. Соответствующим условием для второго дешифратора является наличие на одном из его входов стробирования уровня логической 1 (вывод 1), а на другом -- логического 0 (вывод 2). Такая структура ИС позволяет использовать ее в различных вариантах включения. На основе ИС К155ИД4 могут быть построены, в частности, дешифраторы на восемь выходов со входом стробирования (рис. 21) и на 16 выходов (рис. 22). На девяти ИС К155ИД4 можно собрать дешифратор на 64 выхода по схеме, подобный рис. 19. Если дополнить микросхему К155ИД4 тремя элементами 2И -- НЕ, можно получить дешифратор на 10 выходов (рис. 23).



Рис. 18 Дешифратор на 64 выхода

Описанные двоичные дешифраторы являются полными: любому состоянию j адресных входов соответствует нулевое состояние некоторого единственного вы- j хода. В ряде случаев, например при двоично-десятичном представлении чисел, удобно использовать неполные дешифраторы, в которых количество выходов меньше количества возможных состояний адресных входов. В частности, двоично-десятичный дешифратор содержит десять выходов и не меньше четырех входов. На основе полного дешифратора всегда можно построить неполный на меньшее число входов.

Однако ввиду широкого использования в устройствах индикации двоично-десятичных дешифраторов в состав серии К.155 специально включен двоично-десятичный дешифратор К155ИД1 с высоковольтным выходом (рис. 24). Дешифратор имеет четыре входа, которые могут подключаться к выходам любого источника кода 1 -- 2 -- 4 -- 8, и десять выходов, которые могут подключаться к катодам газоразрядного цифрового или знакового индикатора, анод которого через резистор сопротивлением 22 -- 91 кОм подключен к плюсу источника постоянного или пульсирующего напряжения 200 -- 300 В.



Рис. 19 Дешифратор на 256 выходов

Рис. 20 Схема ИС К155ИД4

Рис. 21 Дешифратор на 8 выходов со стробированием

Рис. 22 Дешифратор на 16 выходов



Рис. 23 Дешифратор на 10 выходов

Рис. 24 Выводы ИС К155ИД1

Рис. 25 Подключение ИС К155ИД1 к декаде на ИС К155ИЕ4

Для подключения к ИС К155ИЕ4, включенной в режим деления на 10 с кодом 1 -- 1 -- 4 -- 6 схема приведена на рис. 25.

Для подключения ИС К155ИД1 к выходам декады на ИС К155ТМ2 (см. рис. 5) необходим дополнительный элемент И, в качестве которого могут быть использованы два любых маломощных диода (рис. 26) или 1/4 часть интегральной микросхемы К155ЛИ1.

Рис. 26 Подключение ИС К155ИД1 к декаде на ИС KI55TM2

При подключении ИС К155ИД1 ко входам других ИС ТТЛ серии К155 следует принять дополнительные меры по согласованию уровней, поскольку техническими условиями на ИС К155ИД1 гарантируется выходное напряжение в состоянии логического 0 не более 2,5 В, что превышает порог переключения ИС ТТЛ, составляющий около il,3 В. Практически выходное напряжение ИС К155ИД1 в состоянии 0 может быть несколько выше или ниже порога переключения, поэтому для надежной работы ИС -- нагрузки в минусовую цепь питания этой микросхемы следует включить кремниевый диод. Такое включение повысит порог переключения ИС примерно до 2 В, что обеспечит ее согласование с дешифратором К155ИД1. Кроме того, при этом поднимется выходной уровень логического 0 микросхемы примерно до 0,9 В, что вполне достаточно для нормальной работы последующих ИС.

На рис. 27 приведена схема делителя частоты на 10 с переключаемой в пределах 10 -- 1,1 скважностью выходных импульсов, иллюстрирующая описанные выше правила согласования дешифратора К.155ИД1 с интегральными микросхемами ТТЛ.

Для коммутации двоичных сигналов используются так называемые мультиплексоры, представленные в серии К155 интегральными микросхемами К155КП1, К155КП2, К155КП5 и К155КТГ7.

Мультиплексор К165КП7 имеет восемь информационных входов (DO -- D7), три адресных входа (1, 2, 4) и вход стробирования А (рис. 28). У микросхемы два выхода -- прямой и инверсный. Если на входе стробирования логическая 1, на прямом выходе 0 независимо от сигналов на других входах. Если на входе стробирования ИС логический 0, сигнал на прямом выходе повторяет сигнал на том входе, номер которого совпадает с двоичным эквивалентом кода на входах 1, 2, 4 мультиплексора. На инверсном выходе сигнал всегда противофазен сигналу на прямом выходе.

Наличие входа стробирования позволяет простыми средствами строить мультвплексоры на большее число входов. На рис. 29 приведена схема мультиплексора на 16 входов, на рис. 30 -- на 64.

Мультиплексор К155КП5 (рис. 31), в отличие от К155КП7, имеет лишь инверсный выход и не имеет входа стробирования.

Интегральная микросхема К155КП1 (рис. 32) содержит четыре адресных входа 1, 2, 4, S, 16 информационных входов DO -- D15 и вход стробирования А. Выход у этой микросхемы только инверсный. Все свойства и способы включения у нее такие же, как и у К156КП2.

Интегральная микросхема К155КП2 (рис. 33) содержит два мультиплексора на четыре информационных входа D0 -- D3 с отдельными входами стробирования, объединенными адресными входами и прямыми выходами.

Рис. 27 Делитель частоты на 10 с переключаемой скважностью



Рис. 28 Выводы ИС К155КП7

Рис. 29 Мультиплексер на 16 входов

Рис. 30 Мультиплексер на 64 входа



Рис. 31 Выводы ИС К155КП5

Рис. 32 Выводы И С К155КП1

Рис. 33 Схема ИС К155КП2

Рис. 34 Выводы ИС К155ЛП5

Как известно, основная операция, производящаяся в цифровых вычислительных машинах, -- сложение. Все другие арифметические операции -- вычитание, умножение, деление -- сводятся к сложению. Операция сложения двоичных чисел производится с использованием сумматоров и полусумматоров.

В состав серии ИС К155 входят два типа полусумматоров -- К155ЛП5 и К155ИП2.

В ИС К155ЛП5 (рис. 34) четыре независимых полусумматора (другие названия -- сумматор по модулю два, элемент Исключительное ИЛИ). Каждый из этих элементов работает следующим образом. Если на обоих входах элемента, например 1 и 2, уровень логического 0 -- на выходе 3 логический 0. Если на одном из входов логический 0, на другом логическая 1, на выходе -- 1,. если на обоих входах -- 1, на выходе 0.

Рис. 35 Схема ИС К155ИП2

В состав ИС КД55ИП2 (рис. 35) входят восьмивходовый сумматор по модулю 2, обозначенный SM2, инвертор и два логических элемента И -- ИЛИ -- НЕ;.

Восьмивходовый сумматор по модулю 2 работает аналогично двухвходовому: если на его входах четное число сигналов с уровнем логической 1, на выходе логический 0, если число единиц на входах нечетное, на выходе 1. Остальные элементы ИС позволяют объединять интегральные микросхемы между собой для увеличения числа входов. При подаче уровня логической 1 на вход 3, логического 0 на вход 4, уровень на выходе 5 будет соответствовать выходному уровню сумматора SM2, на выходе 6 -- его инверсии. Бели уровни на (входах 3 и 4 изменить на противоположные, уровни на выходах 5 и 6 также изменятся на противоположные.

Интегральные микросхемы КД55ИМ1, К155ИМ2 и К155ИМЗ -- соответственно одноразрядный, двухразрядный и четырехразрядный полные сумматоры. На рис. 36 приведена схема ИС К.155ИМ1. Ее основу составляют два многовходовых элемента И -- ИЛИ -- НЕ. Сигнал переноса (инверсный) формируется на выходе Р, если хотя бы на двух входах сумматора присутствует уровень логической 1. Если А = В=1, включается нижний элемент И DD6, если А-С -- 1, включается средний элемент DDI, при В = С=1 включается верхний элемент. Сигнал переноса формируется, конечно и при А = В = С=1. Сигнал суммы формируется в случае, если А=В=С=1 и включается нижний логический элемент H-DD5. Сигнал суммы формируется также и в том случае, когда есть хотя бы одна единица на входах А, В, С и нет сигнала на выходе переноса, включается один из трех верхних элементов И DD5). Поскольку сигнал переноса формируется в том случае, когда среди входных сигналов число единиц две или три, второй случай формирования сигнала суммы соответствует одной и только одной единице среди входных сигналов. Если на всех входах сигналы отсутствуют (А = В = С = 0), выходные сигналы также отсутствуют: S = 0, Р=0 (Р=0).

Входные сигналы А и В могут быть поданы не только в прямом коде (входы 8 и 9 для А, 12 и 13 для В), но и в инверсном (входы 11 для А и 2 для В). При использовании инверсных входных сигналов входы 8, 9, 12 и 13 следует соединить с общим проводом, а при использовании прямых сигналов -- попарно соединить выводы 10 и 11, 1 и 2.

Элементы DD1 и DD2 микросхемы имеют открытый коллекторный выход, поэтому выводы 10 и 1 могут использоваться или как выходы элементов DD1 и DD2, или как входы, превращающие элементы DD1 и DD2 типа И -- НЕ в элементы И -- ИЛИ -- НЕ подключением к этим выводам выходов ИС К155ЛА8. В любом случае использования выводов 10 и 1 между ними и плюсом питания необходимо включать резисторы 1 -- 2 кОм.

Рис. 36 Схема ИС К155ИМ1

Рис. 37 Схема соединения интегральных микросхем К155ИМ1 в двухразрядный сумматор

Рис. 38 Выводы ИС К155ИМ2 Рис. 39. Выводы ИС К155ИМЗ

При соединении ИС К155ИМ1 в многоразрядный сумматор (рис. 37) используется описанное выше свойство симметрии полного сумматора относительно замены входных и выходных сигналов инверсными. В первом разряде входные сигналы подаются на прямые входы ИС DD1, выходной сигнал суммы снимается с прямого выхода S, сигнал переноса -- с единственного (инверсного) выхода Р. На второй разряд сумматора входные сигналы А и В подаются на инверсные входы, на прямой вход С подается инверсный сигнал переноса с первого разряда, выходной прямой сигнал суммы формируется на инверсном выходе 5, выходной прямой сигнал переноса -- на инверсном выходе Р. Третий разряд сумматора работает так же, как и первый, четвертый -- как второй и т. д.

Такое чередование режима работы одноразрядных сумматоров обеспечивает минимальную задержку распространения сигнала в самой длинной цепи -- в цепи формирования сигнала переноса.

Интегральная микросхема К155ИМ2 (ряс. 38) представляет собой объединение двух микросхем К155ИМ1, соединенных в соответствии с рис. 37 с исключенными неиспользуемыми инверторами. Интегральная микросхема К155ИМЗ (рис. 39) соответствует двум микросхемам К155ИМ2, в которых вы-:ход переноса первой ИС соединен со входом С второй.

3. Электронные часы

Первой конструкцией на цифровых ИС, изготовляемой радиолюбителями, являются, как правило, электронные часы. На ИС серии К155 можно собрать часы, самые разнообразные по своим схемам. Одна из самых простых схем приведена на рис. 40.

Часы включают в себя кварцевый генератор на ИС DD1 и кварцевом резонаторе Z1 на частоту 100 кГц, делитель частоты с коэффициентом деления 10s (DD2 -- DD6), счетчики секунд (DD7, DD8), минут (DD9, DD10) и часов (DD11 -- DD12), а также не показанные на рис. 40 дешифраторы и индикаторы. Интегральные микросхемы DD7, DD9, DD11 (К155ИЕ2) имеют коэффициент пересчета 10, а в ИС DD8 и DD10 (К155ИЕ4) для получения коэффициента деления 6 используются лишь первые три триггера, что обеспечивает необходимый для дешифраторов код 1 -- 2 -- 4.

Для пересчета на 24 в счетчике часов выходы 8 микросхем DD11 и DD12 подключены ко входам Л этих же микросхем. При достижении состояния 4 ИС DD11 и состояния 2 ИС DD12 на обоих входах R этих счетчиков формируется уровень логической 1, и они переходят в нулевое состояние.

Выходы счетчиков секунд, минут и часов подключены ко входам дешифраторов, выходы дешифраторов -- к соответствующим электродам индикаторов. В часах могут быть использованы самые разнообразные индикаторы и соответствующие им дешифраторы.

Эффектно выглядят электронные часы, если индикация секунд производится на индикаторах меньшего размера, чем индикация часов и минут. В этом случае индикаторы секунд меньше раздражают глаза своим постоянным; переключением. Хорошо смотрятся часы с газоразрядными индикаторами часов и минут и небольшими полупроводниковыми индикаторами секунд красного свечения, установленными между индикаторами часов и минут.

Подключение газоразрядных индикаторов с помощью дешифратора К155ИД1 описано выше. Для подключения полупроводниковых семисегментных индикаторов могут использоваться интегральные микросхемы преобразователей кода 1 -- 2 -- 4 -- 8 в код семисегментного индикатора К514ИД1 и К514ИД2. Цоколевжа этих микросхем одинакова (рис. 41).



Рис. 40 Схема электронных часов на ИС серия К155

Интегральная микросхема К514ИД1 служит для подключения индикаторов с общим катодом и содержит ограничительные резисторы, обеспечивающие выходной ток около 5 мА. Электроды индикатора, рассчитанного на указанный ток, подключают к выходам микросхемы, а общий катод соединяют с общим проводом.

Рис. 41 Выводы ИС К514ИД1 и К514ИД2

Интегральная микросхема К514ИД2 не содержит ограничительных резисторов, ее выходы через внешние резисторы подключают к катодам индикаторов с общим анодом. Сопротивление резисторов выбирают, исходя из номинального тока индикаторов (максимально допустимый ток для ИС 20 мА). Общий анод подключают к источнику постоянного или пульсирующего напряжения, не превышающего 6 В.

Вход 5 микросхем К514ИД1 и К514ИД2 служит для гашения индикации при подаче на него логического 0. Интегральные микросхемы К.514ИД2 могут быть использованы для накальных индикаторов, их включают без ограничительных резисторов. Общий вывод индикаторов подключают к плюсу источника постоянного или пульсирующего напряжения, соответствующего их рабочему напряжению питания.

Люминесцентные вакуумные индикаторы можно подключить к выходам микросхемы К514ИД2 с использованием р -- n -- р-транзисторов с допустимым напряжением коллектор -- эмиттер не менее 30 В в соответствии с рис. 42,а. Подключение возможно и с использованием n -- р -- n-транзисторов в соответствии с рис. 42,6.

Интегральная микросхема К514ИД1 может быть использована для подключения к вакуумным люминесцентным индикаторам по схеме рис. 43.

Установка начальных показаний (сверка) часов производится с использованием эталонных часов следующим образом. Нажав на кнопку SB3, подают на вход счетчика секунд импульсы с частотой 5000 Гц и устанавливают показания счетчика часов. Затем, нажав на кнопку SB2, подают на вход счетчика секунд импульсы с частотой 100 Гц и устанавливают показания счетчика минут. Наконец, нажав кнопку SB1, отпускают ее в момент, когда секундная стрелка эталонных часов покажет на циферблате на число.

Можно исключить из часов кнопку SB2, в этом случае входы R DD9 и DD10 следует соединить с аналогичными входами DD2 -- DD8, а сверку часов можно будет производить лишь в моменты времени, соответствующие целым часам.

Использованный в часах метод пуска обладает тем недостатком, что установка часов, минут и секунд взаимосвязана и должна производиться обязательно в указанном порядке. В то же время метод наиболее прост, так как не требует специальных мер по борьбе с так называемым дребезгом -- многократным неконтролируемым замыканием и размыканием механических контактов, кнопок, переключателей, реле и т. п., в результате которого вместо одного импульса включения формируется «пачка» импульсов.

Какие изменения в схеме часов можно сделать при отсутствии тех или иных микросхем?

Рис. 42 Подключение вакуумных люминесцентных индикаторов к ИС К514ИД2

Рис. 43 Подключение вакуумных люминесцентных индикаторов к ИС К514ИД1



Рис. 44 Делитель на 6 на ЛК-триггерах {а) и D-триггерах (б)

Интегральные микросхемы К155ИЕ1 можно заменить на К.155ИЕ2. При отсутствии микросхем К155ИЕ2, К.155ИЕ4, К155ИЕ5 на место микросхем DD2 -- DD7, DD9, DD11 можно установить декады по схемам рис. А, а или 5,а. К декаде по рис. Ъ, а интегральные микросхемы К15ШД1, К514ИД1, К514ИД2 следует подключать по схеме рис. 26. Делители частоты на 6 можно выполнить по схемам рис. 44,а и б соответственно на JK- или D-триггерах. Дешифратор к делителю по рис. 44,6 следует подключать по схеме рис. 45.

Рис. 45 Подключение дешифратора к делителю на 6

Счетчик часов с коэффициентом пересчета 24 можно собрать по схемам рис. 46. На рис. 46,а знаком СТ10 помечена декада по схеме рис. 4,а, на рис. 46,6 -- по схеме рис. а.

В случае применения декад и счетчиков на микросхемах КД55ТВ1 или К155ТМ2 следует использовать кнопку SB1 с нормально разомкнутыми контактами.

Рис. 46 Схема счетчика часов на JK-триггерах (а) и D-триггерах (б). Прямой выход DD2 (рис. 46,а) соединить с выходом 2 счетчика

При отсутствии кварцевого резонатора на частоту 100 кГц можно использовать кварцевые резонаторы на другие частоты. Если частота резонатора в 2 -- 10, 12 или 16 раз превышает частоту 100 кГц, между выходом генератора и входом DD2 следует включить одну из ИС (К165ИЕ2, К156ИЕ4, К155ИЕ5), соединив ее выводы для получения необходимого коэффициента деления в соответствии с табл. 2.

Если значение частоты кварцевого резонатора в герцах допускает разложение на указанные выше множители, можно установить несколько микросхем с различными коэффициентами деления для получения результирующей частоты 1 Гц. При этом для подачи на кнопки SB2 и SB3 сигналов с частотами 60 -- 120 Гц и 3600 -- 7200 Гц с выходов делителя необходимо сделать соответствующие отводы.

Более экономичным по структуре получается построение делителя с произвольным коэффициентом деления по схеме рис. 47. Делитель содержит цепочку ИС К155ИЕ5 DD1 -- DD3 и элемент И (DD4 -- DD6) с большим числом входов, выход которого подключен ко входам R интегральных микросхем цепочки. Входы элемента и подключены к определенным выходам цепочки, это подключение и определяет коэффициент пересчета.

Делитель работает по принципу принудительной установки в 0 при достижении требуемого состояния (см. с. 9).

Для определения количества ИС К155ИЕ5 в делителе, количества входов элемента И и порядка подключения входов этого элемента к выходам ИС не- . обходимый коэффициент пересчета переводят в двоичную форму.

Для перевода числа в двоичную форму его делят на 2, остаток (0 или 1) записывают. Результат вновь делят на 2, остаток снова записывают и так далее, пока после деления не останется нуль. Первый остаток является младшим разрядом двоичной формы числа, последний -- старшим.

Число разрядов получившегося двоичного числа определяет необходимое «число триггеров цепочки делителя, число единиц в двоичной форме числа равно числу входов в элементе И. Расстановка единиц в двоичном эквиваленте определяет, к каким выходам цепочки необходимо подключить входы элемента И. Наличие 1 в младшем разряде означает подключение к выходу 1 цепочки, в следующем -- к выходу 2 и т. д.

Для примера рассмотрим расчет для кварцевого резонатора с частотой 150007 Гц. Двоичный эквивалент числа 150 0074о составляет 10 0100 1001 1111 011Ь. В двоичном эквиваленте 18 разрядов, необходимая длина цепочки -- 18 триггеров или 5 микросхем К155ИЕ5. Число единиц в двоичном эквиваленте -- 1.1, следовательно, необходим элемент И на 11 входов. Входы элемента И необходимо подключить к следующим выходам цепочки: 1, 2, 3, 5, 6, 7, 8, 9, 12, 15, 18. Выходной сигнал снимается с выхода 18 цепочки -- последнего, подключаемого ко входу элемента И. В цепочке возможно применение интегральных микросхем К155ИЕ2, в этом случае расчет упрощается, но число ИС в цепочке увеличивается.



Рис. 47 Схема делителя частоты с переключаемым коэффициентом деления

Из-за накопления задержек в цепочке для нормальной работы делителя необходимо, чтобы частота входных импульсов не превышала 1 МГц. Если частота кварцевого генератора более 1 МГц, необходимо поделить ее до частоты 500 кГц -- 1 МГц с помощью одной микросхемы К155ИЕ5 и лишь потом подать на делитель.

Делитель с произвольным коэффициентом деления на ИС К155ТВ1 или К155ТМ2 также можно собрать по схеме рис. 47, но в этом случае более экономичным по количеству микросхем является способ, который приведен ниже при описании электронных часов на интегральных микросхемах серии KI34.

Точная подстройка кварцевого генератора может быть обеспечена включением последовательно с кварцевым резонатором конденсатора емкостью от единиц до сотен микофарад, а также подбором емкости: СЗ (см. рис. 40).

Описанные выше электронные часы на интегральных микросхемах серии К.155 потребляют от источника питания +5 В ток 0,4 -- 0,8 А в зависимости от типа использованных индикаторов. Питание таких часов необходимо осуществлять от сети через понижающий трансформатор, выпрямитель и стабилизатор напряжения, в результате чего часы получаются довольно громоздкими.

Применив интегральные микросхемы серии К134, можно построить электронные часы с бестрансформаторным питанием. Интегральные микросхемы серии К134 отличаются от ИС серии К155 прежде всего значительно меньшей потребляемой мощностью, типом корпуса, наличием ИС, содержащих два JK-триггера в одном корпусе. В серии К134, однако, нет дешифратора с высоковольтным выходом, поэтому в часах использованы интегральные микросхемы К133ИД1, совпадающие по характеристикам с ИС КГ55ИД1. Корпус ИС К133ИД1 -- плоский, с пленарными выводами, по конструкции близок к корпусу ИС серии К134.

Часы на ИС серии К134 потребляют по цепи +5 В ток около 100 мА. В часах применен делитель частоты кварцевого генератора с переключаемым коэффициентом деления, что позволяет применять в них кварцевый резонатор с любой частотой в пределах от 50 до 559,24 кГц.

Принципиальная схема часов приведена на рис. 48. На ИС DD1 собран кварцевый генератор с резонатором Z1. Импульсы с выхода генератора поступают на делитель с коэффициентом пересчета 4 (ИС DD3) и далее на делитель с переключаемым коэффициентом деления (ИС DD4 -- DD14).

Этот делитель работает по принципу предварительной записи в счетчик числа, на которое нужно уменьшить коэффициент пересчета (см. с. 9). В таком делителе часть триггеров устанавливается при переполнении счетчика в 0, а часть -- в 1. В результате переполнение счетчика происходит не после поступления 2™ импульсов делителя (n -- число триггеров делителя), а ранее. В момент переключения последнего триггера в нулевое состояние вновь производится установка части триггеров в 0, части -- в 1. Таким образом, коэффициент пересчета делителя уменьшается относительно 2n на число, записываемое в делитель при сбросе.

Триггеры К134ТВ14 имеют лишь входы установки в 0. Поэтому структура делителя по сравнению с описанной выше несколько изменена -- триггеры DD10 -- DD14 делителя устанавливаются в 0, а сигналы на следующие за ними триггеры подаются либо с прямого, либо с инверсного выхода. Это эквивалентно установке триггеров соответственно в 0 и 1.

...