Расчет реверсивного четырехразрядного счетчика

Двоичный суммирующий счетчик с последовательным и параллельным переносом. Временные диаграммы двоичного вычитающего счетчика. Анализ функционирования реверсивного четырехразрядного счетчика с изменяемым коэффициентом пересчета на основе JK-триггеров.

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид лабораторная работа
Язык русский
Дата добавления 18.04.2014
Размер файла 567,5 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Счетчиком называется устройство, предназначенное для подсчета числа импульсов, поданных на вход. Число разрешенных состояний счетчика называют его модулем или коэффициентом счета Ксч.

Используется множество различных вариантов счетчиков: асинхронный и синхронный; двоичные и десятичные; однонаправленные (с увеличением счета) и двунаправленные (с увеличением или уменьшением счета), называемые реверсивными, с постоянным или переключаемым коэффициентом деления. Основа любого счетчика является линейка из нескольких триггеров. Между триггерами могут быть введены дополнительные обратные связи, позволяющие получить любой коэффициент деления, а не только равный 2n. Например, счетчик, состоящий из четырех триггеров, может иметь максимальный коэффициент деления 24=16.

Для четырехтриггерного счетчика минимальный выходной код - 0000, максимальный - 1111, а при коэффициенте деления КД=10 выходной счет останавливается при коде 1001=9.

Следовательно, удобно выпускать четырехтригерные счетчики в двух вариантах: двоичном и десятичном. Расширить функции счетчиков можно, видоизменяя их цепи управления и вводя дополнительные связи между триггерами.

Основными временными характеристиками счетчиков являются максимальная частота поступления счетных импульсов fсч и время перехода из одного состояния в другое.

По характеру операций счета счетчики делятся на суммирующие, вычитающие и реверсивные. В зависимости от основания системы счисления, в которой осуществляется счет, они могут быть двоичными, двоично-десятичными, двоично-пятеричными и т.д. По схемным признакам счетчики могут быть асинхронными и синхронными.

В асинхронных счетчиках на тактирующие входы синхронных триггеров или на информационные входы асинхронных триггеров информация поступает с выходов соседних триггеров, поэтому триггеры в таких схемах срабатывают не одновременно, а последовательно, друг за другом. В синхронных счетчиках все триггеры переключаются одновременно под действием общего синхронизирующего сигнала, поступающие на тактирующие входы всех триггеров одновременно.

По способу организации цепей переноса они делятся на схемы с последовательным, параллельным и групповым переносом.

В счетчиках с последовательным переносом перенос в соседний старший разряд формируется только после переключения триггера в предыдущем разряде. Их быстродействие определяется суммой времен установления (задержки) триггеров всех разрядов.

В счетчиках с параллельным переносом аргументами функций переносов для каждого разряда являются только сигналы на выходах триггеров соответствующих сигналов, причем переносы для всех разрядов счетчика формируются одновременно. Их быстродействие определяется временем установки одного триггера и одной комбинационной схемы независимо от числа разрядов счетчика.

Сброс данных счетчика может быть асинхронным или синхронным. Счетчики с переменными коэффициентами деления позволяют на входах управления набирать заданный код.

Цепи сквозного переноса организуются таким образом, чтобы функция переноса i-го разряда счетчика являлась аргументом функции переноса (i+1)-го разряда. В этом случае сигналы переносов для каждого разряда формируются поочередно, начиная с младших разрядов счетчика. Счетчики со сквозным переносом требуют меньшего числа логических элементов для организации цепей переноса, но уступают счетчикам с параллельным переносом в быстродействии. Их быстродействие определяется в худшем случае переключением n логических схем в цепях сквозного переноса и одного триггера (n - число разрядов счетчика).

В счетчиках с групповым переносом разряды счетчика сбиваются на группы. В пределах одной группы обычно организуется параллельный перенос, а между группами - последовательный или сквозной.

Если счет выполняется в канонической двоичной системе счисления (в однородной позиционной двоичной системе счисления с естественным порядком весов), то такой счетчик называют с естественным порядком счета. Коэффициент счета при этом может быть Ксч?2n, но независимо от его значения счет выполняется от 0 до Ксч.

Если счет выполняется в неканонических системах (например, символических, с искусственным порядком весов и т.д.), то порядок счета считается искусственным (произвольным).

В счетчиках Ксч ?2n и произвольным порядком счета наиболее часто применяются схемы с принудительным насчетом и с начальной установкой.

Счетчики, выполненные в виде отдельных функциональных узлов, имеются в составе многих серий микросхем. Номенклатуру счетчиков отличает большое многообразие. Многие из них обладают универсальными свойствами и позволяют управлять коэффициентом и направлением счета, вводить до начала цикла исходное число, прекращать по команде счет, наращивать число разрядов и т.п.

В ряде случаев, однако, может возникнуть необходимость в счетчике с нетиповыми характеристиками. Такие счетчики синтезируются из отдельных триггеров и логических элементов.

Аналитический обзор

Простейший двоичный счетчик может быть реализован путем последовательного соединения счетных Т-триггеров (рис. 1).

Рис. 1- Двоичный суммирующий счетчик с последовательным переносом

При построении временных диаграмм учитывалось, что каждый триггер изменяет свое состояние по спадающему фронту «1-0» на своем синхровходе. Логические уровни на выходах триггеров соответствуют двоичным числам, которые возрастают с приходом каждого входного импульса. Это объясняет название: «суммирующий двоичный счетчик».

Из временных диаграмм (рис. 3.44) следует, что частота на выходе каждого триггера уменьшается в два раза. Поэтому двоичные счетчики называют также делителями частоты. Общий коэффициент деления равен:

где: n - количество последовательно включенных триггеров.

На основе Т-триггеров можно построить вычитающий двоичный счетчик, если на вход следующего триггера подавать сигналы с инверсного выхода предыдущего триггера (рис. 3.45). Вычитающий двоичный счетчик можно реализовать также по схеме на рис. 3.43, если использовать Т-триггеры, управляемые восходящим фронтом «0-1».

Рис. 2 - Вычитающий двоичный счетчик с последовательным переносом

Логические уровни на выходах триггеров соответствуют двоичным числам, которые уменьшаются с приходом каждого входного импульса. Из нулевого состояния счетчик переходит - в максимальное (для четырехразрядного счетчика - это код 15).

Рис. 3 - Временные диаграммы двоичного вычитающего счетчика

На рис. 3 приведен фрагмент реверсивного счетчика. Этот счетчик может работать как суммирующий при подаче на управляющий вход «D/~U» низкого логического уровня или как вычитающий, если подать на управляющий вход высокий логический уровень.

Переключение режимов реверсивного счетчика осуществляется мультиплексорами «2 на 1».

Рис. 4 - Реверсивный двоичный счетчик с последовательным переносом

В большинстве случаев счетчики имеют цепи установки всех триггеров в исходное состояние (на рис. 3.47 показана цепь асинхронного сброса всех триггеров в нулевое состояние).

Общим недостатком всех счетчиков с последовательным переносом (в литературе встречается также название «асинхронные счетчики») являются большие и неравномерные задержки распространения входного сигнала до всех выходов триггеров. Особенно большие задержки распространения сигнала заметны на выходе последнего триггера.

Если выходные логические уровни триггеров подать на входы дешифратора, то на выходах дешифратора будут заметны «ложные импульсы» (за счет эффекта гонок) длительностью до 12*tз и более.

Для выравнивания временных задержек всех триггеров применяют счетчики с параллельным переносом (рис. 5), которые называются также «синхронными счетчиками», потому что входной сигнал С подают параллельно на синхровходы всех триггеров.

Рис. 5 - Двоичный суммирующий счетчик с параллельным переносом

Синхронный счетчик реализован на J-K-триггерах, имеющих по три входа J и три входа К, объединенных логической операцией конъюнкции.

Временные диаграммы этого счетчика такие же, как на рис. 3.44. Первый триггер работает в счетном режиме. Для этого на его входы J и K постоянно поданы уровни логической «1».

Второй триггер (согласно временным диаграммам на рис. 3.44) изменяет (инвертирует) свое состояние по фронту «1-0» входного сигнала только при единичном уровне на выходе Q1. С учетом таблицы состояний J-K-триггера (см. последнюю строку в табл. 3.14) входы J,K второго триггера подключены к выходу Q1.

Третий триггер изменяет свое состояние по фронту «1-0» входного сигнала С только при единичных уровнях на выходах первого и второго триггера. Четвертый триггер изменяет свое состояние, когда три первых триггера находятся в единичном состоянии. Поэтому на входы J, K последнего триггера поданы выходные сигналы первых трех триггеров.

Все триггеры могут изменять свои состояния только одновременно по фронту «1-0» входного сигнала. Поэтому задержки распространения сигналов на всех выходах будут примерно равны (если не считать технологический разброс параметров триггеров). Такой счетчик (рис. 3.48) обладает минимальными задержками распространения сигналов от входа С ко всем выходам и поэтому - максимальным быстродействием.

Рассмотрим микросхему К555ТВ6, которая представляет собой двоичный суммирующий счетчик и содержит два JK-триггера. Данные в каждом триггере переносятся от входа на выходы по отрицательному перепаду тактового импульса С. Когда импульс С переходит от высокого уровня к низкому, сигналы на входах J и К изменяться не должны. Данные от входов J и К следует загружать в триггер, когда на входе С присутствует напряжение высокого уровня. Режимы работы триггера м/с ТВ6 следует выбирать по табл.1.27

У триггеров м/с нет входов S. Асинхронные входы сброса R имеют низкий активный уровень. Если на входе R будет напряжение низкого уровня, прохождение сигналов от входов С, J, K запрещается. На выходе Q появляется напряжение низкого уровня. Остальные четыре режима работы возможны лишь при напряжении высокого уровня на входе R. Отметим, что при J=K=H, состояние выходов под действием отрицательного перепада на тактовом входе С не меняется. М/с 1потр=8мА, до 30 МГц.

Режим

Вход

Выход

Rинв

Cинв

J

K

Q

Qинв

Асинхронный сброс

Н

дорисовать

х

х

Н

В

Переключение

В

в

в

q

q

Загрузка 0(сброс)

В

н

в

Н

В

Загрузка 1 (установка)

В

в

н

В

Н

Хранение

В

н

н

q

q

Дискретные счётчики строятся из двоичных ячеек - триггеров. В настоящее время в счетчиках используется большое разнообразие триггеров: RS-, T-, JK-, D-триггеры. Наиболее универсальными из перечисленных типов триггеров являются JK -триггеры. Счетчики с любым коэффициентом пересчёта выполняются на этих триггерах без каких-либо дополнительных элементов. Это обусловило широкое применение JК - триггеров в электронных счетчиках.

Работа JК- триггера описывается следующим логическим уравнением:

,

где Qn, Кn, Jn - соответственно значения выходного сигнала и сигналов на входах К и J на данном такте;

Qn+1 - значение выходного сигнала на последующем такте.

По уравнению (1.1) можно построить таблицу состояний JK триггера для различных входных сигналов.

Qn

Jn

Kn

Qn+1

0

0

0

0

0

0

1

0

0

1

0

1

0

1

1

1

1

0

0

1

1

0

1

0

1

1

0

1

1

1

1

0

Из уравнения и таблицы видно, что JК- триггер не меняет своего состояния, если на входах J и К действуют нули, устанавливается в состояние «1», если на входе J действует «1», на входе К - «О», устанавливается в состояние «О», при наличии на входе J «нуля», а на входе К - «единицы, и, наконец, изменяет свое состояние на противоположное, если на обоих входах действуют единичные сигналы. Отсюда следует, что при воздействии сигналов в отдельности на входы J и К , JК - триггер аналогичен RS -триггеру, а при подаче сигналов одновременно на К, J - входы (т.е. при их объединении) работает как счетный триггер. Причем, переключение происходит по окончании сигнала. JК- триггеры, выпускаемые в микроисполнении, обычно имеют счетный вход, несколько J и К входов и два установочных входа. По счетному, J, K входам триггер управляется единичными сигналами, а по установочным - нулевыми. Например, сдвоенный ТТЛ JК - триггер типа К555ТВ6, имеет по одному счётному и по одному J, K, R -входу. Его параметры следующие: U0вых 0,4 В, U1вых 2,5 В, Краз=10, t1,0зр 10 нс, t0,1зр 10 нс, Рпот 2 мВт, f15 МГц.

Двоичные счетчики. Триггер со счётным входом делит частоту входных сигналов на два. Двоичный счётчик получают путём каскадного соединения триггеров. Частота выходных импульсов n- разрядного двоичного счётчика в 2n раз меньше частоты входных сигналов. При использовании JK- триггеров, а также других триггеров, выход Q (прямой) предыдущего триггера соединяют со счётным входом последующего. Если со счётными входами соединить не выходы Q, а инверсные выходы , считая по-прежнему выходами Q, то счётчик будет вычитающим.

Вводя специальные логические схемы между триггерами, можно осуществить в одном счётчике и суммирование и вычитание. Такой счётчик называется реверсивным.

Счетчики с произвольным коэффициентом пересчета. В ряде случаев требуется при помощи бинарных ячеек построить счетчик, работающий в системе счисления с основанием, не равным целой степени числа 2. Особенно часто применяют десятичные счетчики, работающие в десятичной системе счисления. Для построения такого счетчика (одной декады) обычно используют четыре триггера. При этом возникает задача исключения лишних состояний четырехразрядного двоичного счетчика. Эта задача решается самыми различными способами, число которых весьма велико. Конечная цель этих способов - сброс счетчика в “ноль” по приходу десятого импульса.

По одному из способов второй и третий триггер после восьмого или девятого импульса принудительно устанавливаются в единичное состояние. При этом в счетчике будет записано двоичное число 1110 или 1111. Тогда в первом случае после поступлении еще двух, а во втором - одного импульса счетчик устанавливается «ноль». Названные способы связаны с некоторым неудобством при дешифрации двоичного кода.

Другие способы направлены на то, чтобы предотвратить срабатывание второго и третьего триггера при поступлении десятого импульса и сбросить в «ноль» первый и четвертый. Это достигается введением различных запрещающих и разрешающих обратных связей и созданием “обходных” путей. Конкретная реализация того или иного способа зависит от типа применяемых триггеров.

Рассмотрим работу десятичного счетчика на JК - триггерах, в котором реализуется последний способ исключении избыточных состояний (рис. 1). Пусть исходное состояние счетчика - нулевое. При поступлении на вход первых семи импульсов счетчик работает как двоичный. Сигналы, поступающие с выхода первого триггера Q1 на вход К четвертого триггера, до этого не меняют его состояния. После седьмого импульса состояние счетчика будет 0111, значит, на входах J,К четвертого триггера будут действовать «единицы». По приходу восьмого импульса первый, второй и третий триггеры переключаются в нулевое состояние. При этом четвертый триггер устанавливается в единичное состояние. На выходе Q4 устанавливается “ноль”. Этот “ноль” подаётся на вход J второго триггера и запрещает его переключение по счётному входу. Девятый импульс переводит первый триггер в единичное состояние. На входе четвертого триггера при этом действует “0”, а на входе К - “1”. Десятый импульс переключает первый триггер в нулевое состояние и поэтому четвертый триггер также устанавливается в «ноль» (переключение J,K триггера происходит на заднем фронте сигнала). Так как переключение триггеров происходит с определенной задержкой, то к моменту установления на выходе Q4 единичного уровня на счетном входе второго триггера успевает установиться ноль и его состояние (нулевое) не меняется. Таким образом, счетчик в целом устанавливается в нулевое состояние. Аналогичным способом может быть построен счетчик и с другим коэффициентом пересчета, не равным 2.

Рис. 6 - Схема десятичного счетчика

Помимо указанных способов может быть применен способ, в котором используется самоустановка счётчика в определенное состояние, в частности, в ноль по поступлении на вход заданного количества импульсов. По этому способу сигналы с выходов триггеров подаются на схему И, а с ее выхода на входы “Установка нуля триггеров”. При образовании комбинации выходных сигналов, определяемой заданным коэффициентом пересчёта, на выходе схемы И устанавливается уровень, который производит сброс счетчика. Например, чтобы получить коэффициент пересчета 10, сигналы с выходов Q4 и Q2 подают на входы схемы И. Для принудительной установки нуля счетчика (вручную) на один из входов схемы И подают единичный сигнал или просто размыкают контакт, соединяющий этот вход с «землей». Подобным образом можно получить и другие коэффициенты пересчета, руководствуясь таблицей состояний двоичного счетчика.

Описание лабораторной работы

реверсивный четырехразрядный счетчик

В лабораторной работе исследуется функционирование реверсивного четырехразрядного счетчика с изменяемым коэффициентом пересчета на основе JK-триггеров, схема которого изображена на рисунке.

Счетчик построен на синхронных JK-триггерах К555ТВ6 DD1-DD4 с асинхронным входом установки в «0» (вход R). Сигнал сброса подается от источника логической единицы +Vcc с помощью ключа К8, он автоматически замыкается в верхнее положение на время 1 мс в начале каждого запуска программы моделирования. Синхровходы всех триггеров объединены, на них с помощью ключа К2 подается входной сигнал уровня логической «1» от генератора логического сигнала G1 с частотой 1 Гц. Замыкание и размыкание ключа К2 осуществляется нажатием клавиши "Пробел" клавиатуры. На входы J и K первого триггера DD1 постоянно подан уровень логической «1», т. е. он работает в счетном режиме. На объединенные между собой J и K входы каждого последующего триггера (DD2-DD4) поступает сигнал с выхода предыдущего триггера. В данный момент времени переключаются только те триггеры, на J и K входах которых присутствует «1». Так, если текущее состояние выходов счетчика Q1 Q2 Q3 Q4 равно 1,0,1,0, то по приходу очередного входного сигнала переключается только DD1 и DD2. DD4 не переключится, т.к. на выходе DD7 присутствует «0», обусловленный логическим «0» с выхода DD6.

Переключение счетчика из режима суммирования в режим вычитания происходит с помощью ключа К1 и логических элементов DD5-DD113. Ключ К1 переключается из верхнего положения в нижнее при нажатии клавиши R клавиатуры. При подаче «1» на элемент DD5 (К1 в верхнем положении ) разрешена работа элементов И DD5, DD6 и DD7. К J и K входам триггеров подключаются прямые выходы предыдущих триггеров, счетчик работает в режиме суммирования. При этом работа элементов И, DD8, DD9, DD10 запрещена отсутствием уровня логической 1 от источника +Vcc. Если ключ К1 находится в нижнем положении, запрещается работа элементов DD5, DD6, DD7 и разрешается работа элементов DD8, DD9, DD10. На J и К входы триггеров через элементы ИЛИ (DD11 - DD13) поступают сигналы с инверсных выходов предыдущих триггеров. Счетчик работает в режиме вычитания.

Состояния разрядов счетчика (выходов триггеров) отображается индикаторами ЕL1 - ЕL4. Наличие уровня «1» на выходе триггера приводит к зажиганию соответствующего индикатора.

На элементе DD14 построена схема совпадения, которая с помощью ключей К3 - К6 позволяет изменять коэффициент пересчета счетчика. Коэффициент пересчета задается ключами К3 - К6 в двоичном коде. Например, если К3 и К5 замкнуты, то Кпер=5, если замкнуты К5 и К6 - Кпер=12 и т.д. В последнем случае к входам DD15 подключаются выходы Q3 и Q4. Когда на них появятся логические 1, сработает DD14, логическая 1 с его выхода поступит на R-входы всех триггеров, и они сбросятся в «0» (Q3=Q4=”1” соответствует числу 12). Управление ключами К3-К6 осуществляется клавишами 1, 2, 4, 8 клавиатуры соответственно.

Число, хранящееся в счетчике, отображается с помощью индикатора HL1, который работает в шестнадцатеричной системе, т.е. число 10 индицируется как А, 11-как b, 12-как C, 13 -как d, 14-как E, 15-как F.

Индикаторы EL5 и EL6 играют вспомогательную роль и отображают наличие входного импульса и импульса сброса.

При верхних положениях ключей К3-К6 с помощью ключа К7 можно осуществлять ручной сброс всех триггеров (клавиша S клавиатуры).

Элемент DD15 играет вспомогательную роль, его наличие обусловлено особенностями программы моделирования EWB5.0.

На смену микросхемам серии К155 наша промышленость выпускает микросхемы серии К555, отличающихся существенно меньшей потребляемой мощностью. Обозначения многих микросхем этой серии содержат такие же буквенно-цифровые индексы, как и микросхемы серии К155, поскольку логика их работы и «цоколевка» выводов одинаковы.

Напряжение питания +5В±5% подводят к выводу микросхем с максимальным номером(у К555ТВ6--14 вывод), а общий провод--к выводу с вдвое меньшим номером (у К555ТВ6--7 вывод).

В цифровых устройствах широко применялись и еще используются в настоящее время микросхемы серии К155.Однако наряду с такими достоинствами, как высокое быстродействие, хорошая помехоустойчивость, обширная номенклатура, они обладают существенным недостатком--большой потребляемой мощностью. Это заставило разработчиков выпустить им на смену микросхемы серии К555.Коллекторные переходы входящих в них транзисторов зашунтированы диодами Шоттки, что позволило исключить их насыщение и существенно уменьшить задержку выключения. Эти транзисторы имеют значительно меньшие размеры, следовательно, существенно более низкие емкости переходов. В результате при том же быстродействии микросхем, что и у серии К155, удалось снизить потребляемую мощность примерно в 4…5 раз.

Основные технические характеристики микросхем серии К555. Средняя потребляемая одним логическим элементом мощность--2 мВт, рабочий диапазон температур- -10…+70°С, средняя задержка распространения сигнала--20 нс, максимальный уровень 0--0,36…0,4 В (в зависимости от разновидности схемы), минимальный уровень 1--2,6…2,9 В; входной ток при уровне 0 на входе--0,36…0,4 мА, при уровне 1--0,02 мА; максимальный выходной ток при уровне 0 на выходе--8 мА (нагрузочная способность--20 входов микросхем этой же серии), максимальный выходной ток при уровне 1 на выходе--0,4 мА (некоторый микросхемы допускают большие выходные токи).

Основные правила использования микросхем серии К555--такие же, как и серии К155. Следует, однако, иметь ввиду, что они менее помехоустойчивы, а потому критичны к взаимному расположению сигнальных цепей. Более существенно влияет на их работу и индуктивность цепей питания, поэтому последние должны быть зашунтированы керамическими конденсаторами емкостью в несколько десятков нанофарад на каждые 3--5 микросхем и расположены на плате равномерно. Входы микросхем нельзя оставлять свободными. Их следует соединить с используемыми входами того же элемента или подать на них уровень 1, подключив через резистор сопротивлением 1 кОм к источнику напряжения +5В или к выходу инвертирующего логического элемента, входы которого соединены с общим проводом. Неиспользуемые входы элементов ИЛИ или ИЛИ-НЕ также соединяют с общим проводом.

При соблюдении указанных правил микросхемы серий К555 и К155 взаимозаменяемы. Однако при их совместном применении следует помнить, что нагрузочная способность микросхем серии К555 на входы элементов серии К155 равна 5.

Разработка схемы

Схема разработана на основе микросхемы К555ТВ6. Микросхема представляет собой двоичный суммирующий двухразрядный счетчик, построенный на основе JK триггеров.(рис.1.5.).

Рис. 7- Микросхема К555ТВ6

Описание выводов микросхемы

Выводы 1 и 8--информационные входы J

14 и 9--информационные входы К

12 и 11--вход для подачи тактовых импульсов С

13 и 10--вход сброса R

3(5) и 2(6)--прямой и инверсный выходы соответственно

7 и 14--питание микромхемы(не обозначены)

микросхема К555ТВ6 содержит два JK-триггера с максимальной рабочей частотой 30 МГц. Каждый из них имеет вход для подачи тактовых импульсов С, информационные J и K и вход сброса R. Приоритетом пользуется последний. При поступлении на него уровня 0 триггер переключается в нулевое состояние независимо от напряжения на других.

При уровне 1 на входе R разрешается запись информации с входов J и K по спаду импульсов положительной полярности на входе С триггера. Если на вход J подан уровень 1, а на вход К-- уровень 0, триггер устанавливается в единичное состояние, если наоборот-- в нулевое. При уровне 0 на обоих входах J и K триггер не переключается, при уровне 1--устанавливается в другое состояние.

Для переключения триггера важна информация на входах J и K лишь непосредственно перед спадом уровня на входе С. Сменяться на них она может в любое другое время.

Чтобы счетчик был восьмиразрядным совместим четыре микросхемы К5155ТВ6. Схема, приведенная на рис.1.6, является схемой восьмиразрядного суммирующего синхронного счетчика.

Принцип работы схемы

Рис. 8- Схема счетчика

Определяем необходимую разрядность двоичного счетчика для построения делителя с заданным Кдел.=26:

,

где квадратные скобки означают округленное до ближайшего целого десятичное число.

Определяем число корпусов микросхем, необходимых для построения делителя

,

где m - число разрядов одной микросхемы (m = 4).

Определяем максимальный коэффициент делителя частоты с числом разрядов n:

.

Определяем число, которым необходимо дополнить счетчик-делитель для получения заданного коэффициента деления

.

Переводим число М в двоичный код .

Это число и надо устанавливать на входах микросхем при реализации деления на 26.

Размещено на Allbest.ru

...

Подобные документы

  • Понятие и назначение счетчика, его параметры. Принцип построения суммирующего и вычитающего счетчика. Универсальность реверсивного счетчика. Счетчики и делители с коэффициентом пересчета, отличным от 2n. Счетчики со сквозным переносом (разные триггеры).

    реферат [2,0 M], добавлен 29.11.2010

  • Эквивалентное преобразование электрических схем. Расчёт транзисторных схем. Факторы схемотехнической реализации счетчика. Проектирование JK-, T-триггеров и четырехразрядного счётчика. Исследование схемы счетчика на сложение с последовательным переносом.

    контрольная работа [1,5 M], добавлен 13.06.2012

  • Принцип работы и характеристика интегральных схем. Разработка модуля реверсивного счетчика с применением микросхем современных серий. Принципиальная схема модуля; расчет динамических параметров, потребляемой мощности, надежности; конструкция устройства.

    курсовая работа [171,3 K], добавлен 25.11.2013

  • Подсчет числа сигналов, поступающих на вход реверсивного счетчика, фиксации числа в виде кода, хранящегося в триггерах. Разработка структурной и функциональной схем счетчика, выбор элементной базы устройства. Электрические параметры микросхемы КР1533.

    курсовая работа [670,1 K], добавлен 07.01.2014

  • Анализ и синтез асинхронного счетчика с КСЧ=11 в коде 6-3-2-1 и с типом триггеров JJJJ, его назначение, разновидности и технические характеристики. Пример работы суммирующего счетчика. Синтез JK–триггера (устройства для записи и хранения информации).

    курсовая работа [2,4 M], добавлен 25.07.2010

  • Анализ работы двоичного интегрального счетчика и двоично-десятичного дешифратора. Подключение неиспользуемых входов к шине питания, "общему" проводу или другому используемому входу. Анализ временной диаграммы дешифратора. Устройство счетчика Джонсона.

    лабораторная работа [211,1 K], добавлен 18.06.2015

  • Основные характеристики счетчиков. Микроконтроллер в пошаговом режиме работы и в режиме внешнего доступа. Структуры микроконтроллеров серии 1816 и их системы команд. Работа двоичного счетчика с последовательным переносом на примере микросхемы 155ИЕ5.

    реферат [172,1 K], добавлен 29.09.2012

  • Структура и диаграмма работы генератора чисел как "черного ящика". Методы и способы построения ГЧ на базе счетчика Джонсона, сдвигового регистра, триггеров, двоичного и кольцевого счетчика. Выбор оптимального ГЧ в соответствии с критерием оптимизации.

    курсовая работа [4,3 M], добавлен 13.11.2013

  • Знакомство с ключевыми особенностями постройки шестнадцатеричного счетчика, работающего в коде Грея с индикацией на 7-сегментном индикаторе. Общая характеристика счетчиков с последовательным переносом: основное назначение устройств, рассмотрение функций.

    контрольная работа [1,6 M], добавлен 06.08.2013

  • Изучение структуры и алгоритмов работы асинхронных и синхронных триггеров. Суммирующие и вычитающие счетчики. Изменение коэффициента пересчета счетчиков. Временные диаграммы работы суммирующего счетчика. Логические сигналы на прямом и инверсном выходах.

    лабораторная работа [614,9 K], добавлен 20.06.2011

  • Принципы работы счетчика двоичных чисел, методика синтеза счетчиков-делителей. Построение функциональной и принципиальной схем. Схема счетчика-делителя с коэффициентом деления 48. Применение счетчиков на интегральных схемах со средней степенью интеграции.

    курсовая работа [295,0 K], добавлен 14.11.2017

  • Логическое моделирование TV-триггера с динамическим управлением и суммирующего счетчика в Orcad. Схемотехническое и топологическое проектирование базисных вентилей в Microwind. Определение межсоединений и паразитных емкостей, потребляемой мощности.

    курсовая работа [3,7 M], добавлен 04.02.2011

  • Интегральная микроэлектроника как элементная база дискретной техники. Применение биполярных и полевых транзисторов в качестве активных элементов цифровых микросхем. Выбор и обоснование структурной схемы суммирующего двоично-десятичного счетчика импульсов.

    курсовая работа [702,9 K], добавлен 04.06.2010

  • Разработка и расчет синхронного суммирующего восьмиразрядного счетчика на основе JK-триггера. Моделирование схемы в программе Electronic Work Bench. Дешифрирование входных сигналов. Характеристики цифро-буквенного индикатора АЛС314А и дешифратора 514ИД4А.

    дипломная работа [339,4 K], добавлен 13.04.2014

  • Практическое изучение логических элементов, реализующих элементарные функции алгебры логики. Классификация и параметры триггеров, принципы построения асинхронных и синхронных RS-триггеров. Изучение работы синхронного двоичного счетчика на j-k триггерах.

    лабораторная работа [1,4 M], добавлен 28.06.2013

  • Суммирующий, вычитающий и реверсивный последовательный, параллельный суммирующий счетчики. Составление структурной и функциональной схемы счетчика. Минимизация функций управления, составление таблицы функционирования и определение функций переходов.

    курсовая работа [122,4 K], добавлен 14.03.2010

  • Классификация счётчиков электронных импульсов. Составление таблицы функционирования счетчика, карт Карно, функций управления входов для триггеров. Выбор типа логики, разработка принципиальной схемы и блока индикации, временная диаграмма работы счётчика.

    контрольная работа [130,9 K], добавлен 10.01.2015

  • Проектирование счетчика-делителя параллельного типа с использованием JK-триггеров на основе логического базиса. Определение требований к быстродействию триггеров и логических элементов. Анализ функционирования узла с помощью временных диаграмм сигналов.

    курсовая работа [578,3 K], добавлен 06.12.2012

  • Назначение устройства, его cтруктурная схема, элементная база. Функциональная схема сложения в двоично-десятичном коде. Время выполнения операции. Принцип работы суммирующего счетчика в коде Грея. Синтез функций возбуждения триггеров. Временные диаграммы.

    курсовая работа [853,7 K], добавлен 14.01.2014

  • Структурно–функциональное описание счетчика. Построение функциональной схемы синхронного автомата для 4-разрядного счетчика. Кодирование состояний автомата по критерию надежности функционирования. Логическое моделирование схемы функционального теста.

    контрольная работа [105,8 K], добавлен 14.07.2012

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.