Комбинационные программируемые сдвигатели

Размещено на http://www.allbest.ru/

Содержание

Введение

1. Описание принципа работы заданной структурной электрической схемы устройства сдвига двоичных чисел

2. Теоретическое обоснование и логическое проектирование узлов устройства

2.1 Назначение и принцип построения комбинационных программируемых сдвигателей

2.2 Разработка логической схемы счетчика с коэффициентом пересчета К_пер=12

2.3 Разработка логической схемы комбинационного программируемого сдвигателя четырёхразрядных двоичных чисел без округления в базисе И-НЕ

3. Анализ и выбор элементной базы

4. Разработка и описание принципиальной электрической схемы устройства

5. Расчёт быстродействия и потребляемой мощности

Заключение

Литература



Введение

В настоящее время интегральные микросхемы (ИМС) широко применяются в радиоэлектронной аппаратуре, в вычислительных устройствах, устройствах автоматики. Цифровые методы и цифровые устройства, реализованные на интегральных микросхемах разной степени интеграции. В том числе на микропроцессорных средствах, имеют широкие перспективы использования в цифровых системах передачи и распределения информации, в телевизионной, радиовещательной и другой аппаратуре связи. Современный этап развития научно-технического процесса характеризуется широким применением электроники и микроэлектроники во всех сферах жизнедеятельности человека. Важную при этом сыграло появление и быстрое совершенствование ИМС - основной элементной базы современной электроники. С внедрением ИМС значительно снизилась себестоимость радиоэлектронных приборов, они стали более доступными и более компактными и расширилось внедрение радиоэлектроники в развитие науки и техники.

В третьем тысячелетии все вычислительные машины являются цифровыми, то есть в принципе их работы лежат числа. В цифровой технике самое широкое распространение получил двоичный код, а именно код в основе которого лежит двоичная система счисления (т.е. цифры «0» и «1»). Двоичная система счисления применяется при обработке данных во всех современных вычислительных системах. Принцип работы компьютера (ЭВМ) также основан на двоичной системе. В нём в качестве двоичных нуля и единицы на электрическом уровне организованно соотношение «есть сигнал» - «1», «нет сигнала» - «0».

Но для выполнения, каких либо вычислений необходимо сначала организовать принцип вычислений в двоичной системе. Для этого и была разработана специальная двоичная «арифметика», показывающая закономерности при выполнении простейших арифметических операций над двоичными числами.

Операция сдвига широко используется в современной вычислительной технике для реализации умножения, деления, нормализации двоичных чисел с плавающей точкой и т.д. Поэтому даже в самых ранних ЭВМ использовались так называемые сдвигающие регистры. Такие регистры применяются и в новейших машинах, но наряду с ними стали использоваться и комбинационные многоразрядные программируемые сдвигатели.

Целью данного курсового проекта является формирование начальных умений и навыков самостоятельного проектирования цифровых устройств, углубление и расширение знаний функционирования типовых узлов цифровых устройств сдвига двоичных чисел.



1. Описание принципа работы заданной структурной электрической схемы устройства сдвига двоичных чисел

Операция сдвига широко используется в современной вычислительной технике для реализации умножения, деления, нормализации двоичных чисел с плавающей точкой и т.д.

Структурная электрическая схема устройства сдвига двоичных чисел представлена на рисунке 1.

Рисунок 1. Устройство сдвига двоичных чисел. Схема электрическая структурная

Рассмотрим назначение узлов, входящих в структурную электрическую схему устройства.

Комбинационный программируемый сдвигатель Y4 предназначен для логического сдвига влево или вправо без округления четырехразрядного двоичного числа X, представленного разрядами x₀, x₁, x₂, x₃. На выходе сдвигателя формируется 10-разрядное слово Y, представленное разрядами y₆, y₅, …, y₀, y_-1, y_-2, y_-3.

Счетчик Y1 предназначен для параллельного ввода четырехразрядного числа X.

Триггер Y2 предназначен для ввода управляющего сигнала D, определяющего направление сдвига (D=0 означает сдвиг влево, D = 1 - сдвиг вправо).

Регистр Y3 предназначен для параллельного ввода управляющих сигналов S₀ и S₁, определяющих шаг сдвига. Например, если S₁ = 0, S₀ = 1, то выполняется сдвиг на один разряд.

Регистр Y5 предназначен для параллельного вывода результата сдвига, который представляет собой 10-разрядное слово.

Загрузка числа X и управляющих сигналов D, S₀, S₁, а также вывод результата сдвига синхронизируется тактовыми импульсами U_С. Причем ввод осуществляется по отрицательным фронтам тактовых импульсов, а вывод результата сдвига - по положительным.

Процесс функционирования устройства поясняется временной диаграммой, которая представлена на рисунке 2.

Рисунок 2. Временная диаграмма, поясняющая процесс функционирования устройства сдвига

В момент времени t₁ по отрицательному фронту тактового импульса (рисунок 2) начинается ввод числа X в счетчик Y1 и управляющих сигналов в триггер Y2 и регистр Y3 (рисунок 1). К моменту времени t₂ ввод заканчивается, и начинается процесс сдвига в сдвигателе Y4.

Этот процесс в худшем случае завершается к моменту времени t₃. Затем по положительному фронту тактового импульса результат сдвига записывается в регистр Y5 и т.д.

При подаче низкого уровня напряжения на вход (рисунок 1) устройство сбрасывается в исходное нулевое состояние.

Рассмотрим пример логического сдвига вправо без округления на три разряда для двоичного числа X=1011₍₂₎:

	x3	x2	x1	x0
0	0	0	1	0	1	1	0	0	0	- до сдвига
0	0	0	0	0	0	1	0	1	1	- после сдвига
y6	y5	y4	y3	y2	y1	y0	y-1	y-2	y-3

Из примера следует, что сдвигаемые цифры сохранены (сдвиг без округления) и произошло умножение исходного числа на 4.



2. Теоретическое обоснование и логическое проектирование узлов устройства

2.1 Назначение и принцип построения комбинационных программируемых сдвигателей

Операция сдвига заключается в смещении двоичного слова влево или вправо по разрядной сетке на заданное число разрядов [8, 9].

В современной вычислительной технике сдвиг является одним из основных видов обработки информации. Он может реализовываться как составная часть других операций (умножение, деление, нормализация и др.).

Поэтому даже в самых ранних ЭВМ использовались так называемые сдвигающие регистры. Такие регистры применяются и в новейших машинах, но наряду с ними стали использоваться и комбинационные многоразрядные программируемые сдвигатели. Дело в том, что в сдвигающих регистрах время сдвига прямо пропорционально величине (шагу) сдвига, поскольку в них на каждом такте осуществляется сдвиг только на один разряд. Комбинационные устройства по своей природе являются однотактными. Время сдвига информации в таких устройствах не зависит от величины сдвига. Естественно, что их реализация сопровождается значительными аппаратурными затратами.

Различают четыре вида сдвигов: логический, арифметический, редакторский и циклический.

При логическом сдвиге смещаются все биты слова, включая знаковый. Высвобождающиеся разряды сетки заполняются нулями независимо от направления сдвига.

При арифметическом сдвиге смещаются только значащие цифры слова. При сдвиге вправо высвобождающиеся разряды заполняются знаковой цифрой, а при сдвиге влево - нулями. В некоторых случаях шаг сдвига влево не должен превышать количество незначащих цифр между знаковым разрядом и первой значащей цифрой. В противном случае происходит переполнение разрядной сетки, что должно индицироваться в устройстве специальным осведомительным сигналом.

Обычно при логическом и арифметическом сдвигах величина шага сдвига не превышает q_max = n - 1 (где n - разрядность сдвигаемого слова), так как в противном случае ни одна цифра сдвигаемого слова не останется в начальной разрядной сетке, что, как правило, не имеет смысла при обработке реальной информации.

Арифметический и в некоторой степени логический сдвиг на q разрядов влево равносилен умножению исходного слова на величину 2^q; аналогично соответствующий сдвиг вправо равносилен делению исходного слова на эту же величину.

При редакторском сдвиге высвобождающиеся разряды слова заполняются любой, нужной пользователю информацией.

При циклическом сдвиге разрядная сетка условно замыкается в кольцо, и таким образом сдвигаемое слово перемещается по этому кольцу. При сдвиге вправо высвобождающиеся старшие разряды автоматически заполняются младшими цифрами слова, а при сдвиге влево высвобождающиеся младшие разряды - старшими цифрами слова. Циклический сдвиг интересен тем, что он обеспечивает любое положение слова в кольце только при одностороннем сдвиге.

Сдвигателем называется комбинационное цифровое устройство, реализующее операцию сдвига над исходным двоичным словом в соответствии с заданным типом, направлением и шагом сдвига. При разрядности сдвигаемого слова n сдвигатель должен иметь n информационных и 1 + log₂n управляющих входов, а также m = 3n - 2 информационных выходов (в некоторых частных случаях число выходов может быть меньше).

Рассмотрим работу четырехразрядного сдвигателя, осуществляющего логические сдвиги в любую сторону с сохранением выдвигаемых цифр (часто такой сдвигатель называют сдвигателем без округления чисел). Ограничения на разрядность сдвигателя и вид сдвигов упрощают рассмотрение затронутых вопросов, не приводя к существенному уменьшению общности результатов.

УГО сдвигателя приведено на рисунке 3 и представляет собой прямоугольник с аббревиатурой SH (от англ. Shifter) во внутреннем поле. Входное нижнее поле выделено для приема управляющих сигналов, определяющих направление (D = 0 обозначает сдвиг влево, D = 1 - вправо) и шаг сдвига (S₀, S₁). Например, при S₁ = 1, S₀ = 0 - сдвиг на два разряда.

Рисунок 3. Условное графическое обозначение сдвигателя

Описание сдвигателя в содержательных терминах дает возможность построить его сокращенную таблицу истинности. Полная таблица истинности имела бы семь логических аргументов (x₃, x₂, x₁, x₀, D, S₁, S₀), десять функций (y₆, y₅, y₄, y₃, y₂, y₁, y₀, y-₁, y-₂, y-₃) и была очень громоздкой и плохо обозримой. Таблицу можно значительно сократить, если аргументы x₃, x₂, x₁, x₀ вывести из левой ее части и ввести в рабочие поля правой части вместо единиц, как это сделано в таблице 1.



Таблица 1. Табличное описание матричного сдвигателя

Логические аргументы (управл. сигналы)	Логические функции (выходное слово)
Направление сдвига	Величина сдвига	Сдвиг влево	Прямая передача	Сдвиг вправо
D	S1	S0	y6	y5	y4	y3	y2	y1	y0	y-1	y-2	y-3
0	1	1	x3	x2	x1	x0	0	0	0	0	0	0
0	1	0	0	x3	x2	x1	x0	0	0	0	0	0
0	0	1	0	0	x3	x2	x1	x0	0	0	0	0
X	0	0	0	0	0	x3	x2	x1	x0	0	0	0
1	0	1	0	0	0	0	x3	x2	x1	x0	0	0
1	1	0	0	0	0	0	0	x3	x2	x1	x0	0
1	1	1	0	0	0	0	0	0	x3	x2	x1	x0
Примечание - D = X - неопределенное значение (0 или 1), поскольку при нулевом шаге понятие «направление сдвига» теряет смысл.

Данные таблицы 1 дают возможность перейти к логико-математическому описанию сдвигателя:

(1)

Система функций (1) позволяет построить функциональную схему сдвигателя, но она получится неструктурированной, плохо обозримой. Для того чтобы схема лучше читалась (а в дальнейшем - легче тестировалась), структурируем ее путем выделения в ней управляющего дешифратора и сдвигающей (управляемой) матрицы конъюнкторов, для чего введем новые обозначения:

(2)

Подставив соотношения (2) в систему (1), получим

(3)

Структурированная система логических функций (2), (3) позволяет построить структурную и функциональную схемы сдвигателя (рисунок 4).

Анализ функциональной схемы показывает, что сдвигатели матричного типа обладают весьма высоким быстродействием, которое оценивается величиной 2t_зд.ЛЭ, так как сдвигаемая информация проходит только через одну ступень сдвига (отсюда и их название - одноступенчатые).

Рисунок 4. Комбинационный программируемый сдвигатель. Схема электрическая структурная (а) и функциональная (б)



2.2 Разработка логической схемы счетчика с коэффициентом пересчета К_пер=12

Согласно заданию курсового проектирования разработаем схему счетчика с заданным коэффициентом пересчет К_пер=12.

Необходимое число триггеров будет определяться как минимальное n, удовлетворяющее неравенству _пер. В данном случае число триггеров n = 4.

В счетчике с коэффициентом пересчета K_пер = 12 десять состояний, причем каждый десятый импульс сбрасывает счетчик в нулевое состояние. Переход счетчика из текущего в следующее состояние связан с переключением триггеров. Для переключения триггеров счетчика в требуемые состояния (таблица 2) на их входах J и K необходимы определенные уровни сигналов. В таблице 3 показаны все возможные переходы состояний триггера и требуемые для этих переходов уровни сигналов на входах J и K. На основании таблицы 3 в таблице 2 указаны уровни сигналов на входах J и K, которые обеспечивают переходы счетчика в следующее состояние.

Таблица 2. Таблица переходов счетчика с коэффициентом пересчета K_пер = 12, совмещенная с таблицей истинности комбинационных схем возбуждения входов J и K триггеров

Номер входного импульса	Текущее состояние	Следующее состояние	Уровни сигналов на входах триггеров
	Q3	Q2	Q1	Q0	Q3	Q2	Q1	Q0	J3	K3	J2	K2	J1	K1	J0	K0
1	0	0	0	0	0	0	0	1	0	X	0	X	0	X	1	X
2	0	0	0	1	0	0	1	0	0	X	0	X	1	X	X	1
3	0	0	1	0	0	0	1	1	0	X	0	X	X	0	1	X
4	0	0	1	1	0	1	0	0	0	X	1	X	X	1	X	1
5	0	1	0	0	0	1	0	1	0	X	X	0	0	X	1	X
6	0	1	0	1	0	1	1	0	0	X	X	0	1	X	X	1
7	0	1	1	0	0	1	1	1	0	X	X	0	X	0	1	X
8	0	1	1	1	1	0	0	0	1	X	X	1	X	1	X	1
9	1	0	0	0	1	0	0	1	X	0	0	X	0	X	1	X
10	1	0	0	1	1	0	1	0	X	1	0	X	0	X	X	1
11	1	0	1	0	1	0	1	1	Х	0	0	Х	Х	0	1	Х
12	1	0	1	1	0	0	0	0	Х	1	1	Х	Х	1	Х	1

Таблица 3. Таблица переходов JK-триггера

Вид перехода триггера	Уровни сигналов на входах
	J	K
0-0	0	X
0-1	1	X
1-0	X	1
1-1	X	0
Примечание - Знак "X" означает произвольный уровень сигнала (0 или 1)

Пусть к моменту подачи первого импульса счетчик находился в состоянии 0000. Под действием этого импульса должно быть обеспечено новое состояние 0001 (таблица 2). Следовательно, в триггере младшего разряда T₀ происходит переход вида 01, обеспечиваемый при следующих уровнях на информационных входах: J₀ = 1, K₀ = X. В остальных триггерах происходит переход вида 00, который обеспечивается уровнями J₁ = 0, K₁ = X, J₂ = 0, K₂ = X, J₃ = 0, K₃ = X. Эти значения занесены в клетки карт Карно для входов J и K всех триггеров, соответствующие состоянию счетчика 0000 (рисунок 5). Пользуясь таблицей 2, можно заполнить карты Карно для входов J и K всех триггеров счетчика. При этом следует помнить, что уровни сигналов на входах J и K являются логическими функциями текущего состояния триггеров и на картах Карно (рисунок 5) под Q₃, Q₂, Q₁, Q₀ понимается текущее состояние счетчика, т.е. перед поступлением на вход счетчика очередного импульса. На картах Карно знаком «Ф» обозначены неопределенные значения функций возбуждения входов J и K, соответствующие лишним состояниям счетчика.

Размещено на http://www.allbest.ru/

Рисунок 5. Карты Карно для счетчика с коэффициентом пересчета K_пер = 12

Следует помнить, что при минимизации не полностью заданных логических функций произвольные и неопределенные значения функции можно доопределять с целью упрощения результата минимизации. Следовательно, на картах Карно при записи результата минимизации в МДНФ в замкнутые области следует объединять клетки, заполненные единицами, а также произвольными и неопределенными значениями логической функции.

По картам Карно запишем следующие выражения для функций возбуждения входов J и K всех триггеров счетчика в МДНФ

(4)



Логическая схема счетчика, построенная по логическим функциям (4), представлена на рисунке 6.

Рисунок 6. Логическая схема счетчика на JK-триггерах с коэффициентом пересчета K_пер = 12

Работа счетчика (рисунок 6) поясняется временными диаграммами, приведенными на рисунке 7 (число входных импульсов N определяется по формуле N = K_пер + 1).

Рисунок 7. Временные диаграммы работы счетчика с коэффициентом пересчета K_пер = 12



Из временных диаграмм следует, что каждый двенадцатый импульс сбрасывает счетчик в исходное нулевое состояние.

2.3 Разработка логической схемы комбинационного программируемого сдвигателя четырёхразрядных двоичных чисел без округления в базисе И-НЕ

Построим логическую схему комбинационного программируемого сдвигателя в базисе И-НЕ. Для этого необходимо преобразовать системы (2) и (3) в базис И-НЕ. В итоге мы получим:

(5)



(6)

Используя системы функций (5) и (6), мы можем простроить логическую схему комбинационного сдвигателя в базисе И-НЕ (лист 1).

Чтобы проверить схему, подадим на вход кодовое слово x=1101 и управляющие сигналы D=1, S₁=1, S₀=0, что соответствует сдвигу влево на 2 разряда. На выходе получим число 1101000000. Итого схема функционирует верно.



3. Анализ и выбор элементной базы

Согласно заданию на курсовое проектирование, для построения принципиальной электрической схемы устройства нам необходимо использовать микросхемы схемотехники КМОП серий 1594 и 5564.

Чтобы построить схему комбинационного логического сдвигателя в базисе И-НЕ нам необходимо три различных элемента: на два, на три и на четыре входа. Энергия переключения у серии 1594 меньше, следовательно она будет приоритетной для нас.

Микросхема IN74АСT00 (1594ЛА3) состоит из четырёх логических элементов 2И-НЕ, где 2 -- количество входов. УГО микросхемы приведено на рисунке 8, таблица истинности приведена в таблице 4.

14 - питание; 7 - общий.

Рисунок 8. УГО микросхемы IN74АСT00 (1594ЛА3)

Таблица 4. Таблица истинности микросхемы IN74АСT00 (1594ЛА3)

Входы	Выходы
A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0



Микросхема IN74АСT10 (1594ЛА4) состоит из трёх логических элементов 3-НЕ, где 3 -- количество входов. УГО микросхемы приведено на рисунке 9, таблица истинности приведена в таблице 5.

14 - питание; 7 - общий.

Рисунок 9. УГО микросхемы IN74АСT10 (1594ЛА4)

Таблица 5. Таблица истинности микросхемы IN74АСT10 (1594ЛА4)

Входы	Выходы
A	B	С	Y
0	X	X	1
X	0	X	1
X	X	0	1
1	1	1	0
Примечание - «X» - 0 или 1

Микросхема IN74АСT20 (1594ЛА1) состоит из двух логических элементов 4И-НЕ, где 4 -- количество входов. УГО микросхемы приведено на рисунке 10, таблица истинности приведена в таблице 6.



14 - питание; 7 - общий.

Рисунок 10. УГО микросхемы IN74АСT20 (1594ЛА1)

Таблица 6. Таблица истинности микросхемы IN74АСT20 (1594ЛА1)

Входы	Выходы
A	B	С	D	Y
0	X	X	X	1
X	0	X	X	1
X	X	0	X	1
X	X	X	0	1
1	1	1	1	0

Микросхема IN74АСT74 (1594ТМ2) состоит из двух D-триггеров с установкой и сбросом. УГО микросхемы приведено на рисунке 11, таблица истинности приведена в таблице 7.

14 - питание; 7 - общий.

Рисунок 11. УГО микросхемы IN74АСT74 (1594ТМ2)



Таблица 7. Таблица истинности микросхемы IN74АСT74 (1594ТМ2)

Входы	Выходы	Функция
		C	D	Q
0	1	X	X	1	0	Асинхр. установка
1	0	X	X	0	1	Асинхр. сброс
0	0	X	X	1	1	Неопределенность
1	1	^	1	1	0	Синхр. установка
1	1	^	0	0	1	Синхр. сброс
1	1	0	X	Без изменений	Хранение
1	1	1	X
1	1	v	X

Микросхема IN74АСT161 (1594ИЕ10) является синхронным четырёхразрядным двоичным счётчиком с асинхронным сбросом. УГО микросхемы приведено на рисунке 12, таблица истинности приведена в таблице 8.

16 - питание; 8 - общий.

Рисунок 12. УГО микросхемы IN74АСT161 (1594ИЕ10)

Таблица 8. Таблица истинности микросхемы IN74АСT161 (1594ИЕ10)

Входы	Выходы	Функция
		CEP	CET	C	Q3	Q2	Q1	Q0
0	X	X	X	X	0	0	0	0	Сброс на «0»
1	0	X	X	^	D3	D2	D1	D0	Предустановка
1	1	1	1	^	Счет (увел.)	Счет
1	1	0	X	^	Без изм.	Хранение
1	1	X	0	^
1	X	X	X	v

Микросхема IN74АСT273 (1594ИР35) является восьмиразрядным регистром, управляемым по фронту, с параллельным вводом-выводом данных и с входом сброса. УГО микросхемы приведено на рисунке 13, таблица истинности приведена в таблице 9.

20 - питание; 10 - общий.

Рисунок 13. УГО микросхемы IN74АСT273 (1594ИР35)

Таблица 9. Таблица истинности микросхемы IN74АСT273 (1594ИР35)

Входы	Выходы	Функция
	C	D	Q
0	X	X	0	Сброс на «0»
1	^	1	1	Загрузка 1
1	^	0	0	Загрузка 0
1	0	X	Без изм.	Хранение
1	v	X



Нам необходимо сделать 10-разрядный регистр. Поэтому нужно использовать ещё 2 D-триггера (микросхема IN74АСT74 (1594ТМ2)) для добавления ещё двух разрядов. Для этого необходимо соединить входы синхронизации и сброса регистра и триггеров.

Также нам необходимо несколько элементов «НЕ» для преобразования отрицательного перепада импульса в положительный. Для этого мы возьмем микросхему IN74ACT04 (1594ЛН1), которая состоит из 6 логических элементов «НЕ». УГО микросхемы приведено на рисунке 14, таблица истинности приведена в таблице 10.

Рисунок 14. УГО микросхемы IN74ACT04 (1594ЛН1)

Таблица 10. Таблица истинности микросхемы IN74ACT04 (1594ЛН1)

Вход	Выход
A	Y
0	1
1	0

Параметры всех данных микросхем содержатся в таблице 11.



Таблица 11. Основные параметры микросхем

Обозначение микросхем	(VOL), не более	(VOH), не менее	(IIL), не более	(IIH), не более	(IOL), не более	(IOH), не более	(ICC), не более	(tPLH), не более	(tPHL), не более
	В	В	мкА	мкА	мА	мА	мкА	нс	нс
1	2	3	4	5	6	7	8	9	10
IN74АСT00 (1594ЛА3)	0,1	4,9	- 1,0	+ 1,0	+ 24	- 24	40	9,5	8,0
IN74АСT10 (1594ЛА4)	0,1	4,9	- 1,0	+ 1,0	+ 24	- 24	40	10,0	9,5
IN74АСT20 (1594ЛА1)	0,1	4,9	- 1,0	+ 1,0	+ 24	- 24	40	9,0	7,0
IN74АСT74 (1594ТМ2)	0,1	4,9	- 1,0	+ 1,0	+ 24	- 24	40	13,0	11,5
IN74АСT161 (1594ИЕ10)	0,1	4,9	- 1,0	+ 1,0	+ 24	- 24	80	11,0	12,0
IN74АСT273 (1594ИР35)	0,1	4,9	- 1,0	+ 1,0	+ 24	- 24	80	11,0	12,0
IN74ACT04 (1594ЛН1)	0,1	4,9	- 1,0	+ 1,0	+ 24	- 24	40	9,0	8,5
Примечания Напряжение питания: 5,0 В ± 10%. Диапазон рабочих температур: от минус 45 до плюс 85°С. Максимальный потребляемый ток Iпот указан для выходного тока |Iвых| = 0 мкА. Уровни выходных напряжений U0вых и U1вых указаны для выходного тока |Iвых| ? 50мкА.



4. Разработка и описание принципиальной электрической схемы устройства

На основании электрической структурной схемы устройства (рисунок 1) и разработанной логической схемы сдвигателя (лист 1), а также выбранных в разделе 3 микросхем, разработаем принципиальную электрическую схему заданного устройства (лист 2).

Регистр DD2 представлен микросхемой IN74АСT273 (1594ИР35). Необходим для ввода управляющих сигналов S₀ и S₁, которые определяет величину сдвига. Нам необходим сдвиг на 3 разряда, поэтому S₁=1, S₀=1. А также он необходим для ввода управляющего сигнала D, для определения направления сдвига. Нам необходим сдвиг влево, поэтому D=0. Для записи управляющих сигналов на вход R подаем высокий уровень сигнала, а на вход C положительный перепад импульса, предварительно проинвертированный с помощью инвертера IN74ACT04 (1594ЛН1) из отрицательного. Для сброса на вход R необходимо подать низкий уровень напряжения.

Счетчик DD3 представлен микросхемой IN74АСT161 (1594ИЕ10). Необходим для ввода четырехразрядного числа X. В нашем случае X=1101. Для ввода числа X, необходимо на вход LD подать низкий уровень напряжения, на вход R высокий уровень, и на C - положительный перепад, полученный из отрицательного. Для сброса на R необходимо подать низкий уровень сигнала.

Комбинационный логический сдвигатель получим, используя микросхемы IN74АСT00 (1594ЛА3) - DD4, DD7-DD16; IN74АСT10 (1594ЛА4) - DD5-DD6, DD17; IN74АСT20 (1594ЛА1) - DD18-DD19. Он осуществляет логический сдвиг четырехразрядного числа Х, на заданное число разрядов влево или вправо.

Регистр DD20 представлен микросхемой IN74АСT273 (1594ИР35). Он восьмиразрядный и для организации еще двух разрядов к нему подключены 2 D-триггера DD21, представленные микросхемой IN74ACТ74 (1594ТМ2). Входы синхронизации и сброса регистра и триггеров объединены. На входы R подается высокий уровень напряжения, а на вход C положительный перепад сигнала. Десятиразрядный регистр необходим для параллельного вывода полученного десятиразрядного числа. Сигналы Y₆, Y₅, Y₄, Y₃, Y₂, Y₁, Y₀, Y_-1 записываются в регистр DD20, а сигналы Y_-2, Y_-3 в DD21. Для сброса на R необходимо подать низкий уровень напряжения.



5. Расчёт быстродействия и потребляемой мощности

Рассчитаем быстродействие и потребляемую мощность разработанной электрической схемы (лист 2). Для расчета быстродействия необходимо рассчитать минимальное время и максимальную частоту прохождения тактовых импульсов от входа до выхода схемы. Минимальный период сигнала синхронизации T_{с мин} складывается из трех этапов: ввод исходных данных (t_{зд.р.ср. ввода}), выполнение операции (t_{зд.р.ср.опер.}) и вывода результата (t_{зд.р.ср.выв.}). Необходимо просуммировать среднее время задержки распространения сигнала во всех узлах устройства, которые соединены последовательно. Если соединение параллельное, то будем выбирать наибольшее время задержки распространения.

Среднее время задержки микросхемы рассчитывается по формуле:

t_зд.р.ср = (t^(1,0)_зд.р. + t^(0,1)_зд.р.)/2, (7)

где t^(0,1)_зд.р. - время задержки распространения сигнала в логическом элементе при переключении входного сигнала с нуля на единицу (данные из таблицы 11);

t^(1,0)_зд.р. - время задержки распространения сигнала в логическом элементе при переключении входного сигнала с единицы на ноль (данные из таблицы 11).

Рассчитаем среднее время задержки распространения сигнала для использованных микросхем:

IN74АСT00 (1594ЛА3) - DD4, DD7-DD16. t_зд.р.ср =(9,5+8,0)/2=8,75 нс.

IN74АСT10 (1594ЛА4) - DD5-DD6, DD17. t_зд.р.ср=(10,0+9,5)/2=9,75 нс.

IN74АСT20 (1594ЛА1) - DD18-DD19. t_зд.р.ср=(9,0+7,0)/2=8 нс.

IN74АСT74 (1594ТМ2) - DD21. t_зд.р.ср=(13,0+11,5)/2=12,25 нс.



IN74АСT161 (1594ИЕ10) - DD2. t_зд.р.ср=(11,0+12,0)/2=11,5 нс.

IN74АСT273 (1594ИР35) - DD3, DD20. t_зд.р.ср=(11,0+12,0)/2=11,5 нс.

IN74ACT04 (1594ЛН1) - DD1. t_зд.р.ср=(9,0+8,5)/2=8,75 нс.

DD2 и DD3 соединены параллельно, поэтому мы выберем наибольшую задержку из них, она равна 11,5 нс. К ней прибавим задержку инвертера DD1, которая равна 8,75 нс. Итого на входе схемы t_{зд.р.ср ввода}=11,5+8,75=20,25 нс.

Рассчитаем максимальную среднюю задержку распространения сигнала в комбинационном логическом сдвигателе. Она максимальная при прохождении сигнала через DD4, DD5, DD7, DD10, DD17. Сложим среднее время распространения сигнала микросхем: t_{зд.р.ср опер.}=8,75+9,75+8,75+8,75+9,75=45,75 нс.

Рассчитаем среднюю задержку распространения сигнала на выходе схемы:

DD20 и DD21 соединены параллельно, поэтому выберем наибольшую задержку этих микросхем. Она больше у триггера DD 21 и равна 12,25 нс. t_{зд.р.ср.выв.}=12,25 нс.

Рассчитаем общую задержку распространения сигнала у всей схемы, она будет равна сумме всех наших рассчитанных задержек сигнала.

t_{зд.р.ср схемы}= t_{зд.р.ср. ввода}+t_{зд.р.ср.опер.}+ t_{зд.р.ср.выв.}=20,25+45,75+12,25=78,25 нс.

Для учета скважности тактовых импульсов (она равна 5), умножим общую задержку распространения сигнала на коэффициент 1.2. T_c=78,25•1,2=93,9 нс.

Максимальная частота рассчитывается по формуле:

F_C = 1/T_C, (8)



Частота работы нашей схемы будет равна: F_C=1/93,9•10^-9=10,64 МГц

Для расчета средней потребляемой мощности необходимо просуммировать среднюю потребляемую мощность для всех микросхем, входящих в устройство.

Необходимые данные возьмем из таблицы с электрическими параметрами выбранных микросхем (таблица 11).

Средняя потребляемая мощность одной микросхемы рассчитывается по формуле:

P_пот = U_и.п. • I_пот (9)

где U_и.п. - напряжение источника питания (таблица 11).

I_пот. - потребляемый ток (таблица 11).

Рассчитаем среднюю потребляемую мощность каждой микросхемы устройства:

IN74АСT00 (1594ЛА3) - DD4, DD7-DD16. P_пот.ср.=5•40•10^-6=0,2 мВт.

IN74АСT10 (1594ЛА4) - DD5-DD6, DD17. P_пот.ср.=5•40•10^-6=0,2 мВт.

IN74АСT20 (1594ЛА1) - DD18-DD19. P_пот.ср.=5•40•10^-6=0,2 мВт.

IN74АСT74 (1594ТМ2) - DD21. P_пот.ср.=5•40•10^-6=0,2 мВт.

IN74АСT161 (1594ИЕ10) - DD2. P_пот.ср.=5•80•10^-6=0,4 мВт.

IN74АСT273 (1594ИР35) - DD3, DD20. P_пот.ср.=5•80•10^-6=0,4 мВт.

IN74ACT04 (1594ЛН1) - DD1. P_пот.ср.=5•40•10^-6=0,2 мВт.

Рассчитаем общую потребляемую мощность:

P_пот.ср =0,2•11+0,2•3+0,2•2+0,2•1+0,4•1+0,4•2+0,2•1=4,8 мВт.



Заключение

В данном курсовом проекте необходимо было разработать устройство сдвига двоичных чисел. Выполняя задание была разработана логическая схема комбинационного программируемого сдвигателя четырёхразрядных двоичных чисел без округления в базисе И - НЕ, и был описан принцип её построения. Также была разработана логическая схема суммирующего четырёхразрядного недвоичного счётчика на JK-триггерах с коэффициентом пересчёта К_пер=12. Итогом данного проекта стала разработка принципиальной электрической схемы устройства сдвига по заданной структурной схеме (рисунок 1) на микросхемах схемотехники КМОП. В принципиальной электрической схеме устройства использовались микросхемы серии 1594 и 5564.

Затем, в пятом разделе, было рассчитано быстродействие и потребляемая мощность электрической схемы. Итогом данного расчёта стали следующие данные:

Напряжение источника питания, необходимое для работы устройства, U_пит=5 В.,

Минимальный период тактовых импульсов, T_с =93,9 нс.

Максимальная частота тактовых импульсов, F_с=10,64 МГц.

Средняя потребляемая мощность устройства, P_ср.пот=4,8мВт.

В результате этого курсового проекта удалось разработать устройство сдвига, обладающее достаточно высоким быстродействием и малой потребляемой мощностью.



Литература

1. Микросхемы интегральные. Термины и определения: ГОСТ 17021-88 ЕСКД. - Введ. 1990-01-01. - М.: Изд-во стандартов, 1989.

2. Обозначения буквенно-позиционные в электрических схемах: ГОСТ 2.710-81 ЕСКД. - Введ. 1983-01-01. - М: Изд-во стандартов, 1982.

3. Обозначения условные графические в электрических схемах. Элементы цифровой техники: ГОСТ 2.743-91 ЕСКД. - Введ. 1993-01-01. - М.: Изд-во стандартов, 1992.

4. Общие требования к текстовым документам: ГОСТ 1.105-95 ЕСКД. - Введ. 1997-01-01. - М.: Изд-во стандартов, 1996.

5. Стандарт предприятия. Курсовое и дипломное проектирование: СТП ВГКС 1.01-2005. - Введ. 2005-01-01. - Минск : ВГКС, 2004. - 107 с.

6. Лысиков, Б.Г. Цифровая и вычислительная техника: учеб. / Б.Г. Лысиков. - Минск: Экоперспектива, 2002. - 264 с.

7. Угрюмов, Е.П. Цифровая схемотехника : учеб. Пособие для вузов. - 2-е изд., перераб. и доп. / Е.П. Угрюмов. - Спб.: БВХ-Петербург, 2005. - 800 с.

8. Цифровые и микропроцессорные устройства: Лабораторный практикум для студентов специальностей 2-45 01 02 - Системы радиосвязи, радиовещания и телевидения. В 4 ч. / сост. В.И. Богородов. - Минск: ВГКС, 2009. - Ч. 1 - 84 с; Ч. 2 - 63 с.

9. Цифровые интегральные микросхемы: справочник, 2-е изд., перераб. и доп. / М.И. Богданович [и др.]. - Мн.: Беларусь, Полымя, 1996. - 605 с.

Размещено на Allbest.ru

...