Разработка узла для преобразования n-разрядного параллельного кода в широтно-модулированный импульсный сигнал

2.1 Описание возможных вариантов реализации разрабатываемого узла на уровне функциональных схем без конкретизации логического базиса

Схема на основе реверсивного счетчика.

Необходимо получить широтно-модулированный импульсный сигнал из 8-разрядного параллельного кода. Для этого используем реверсивные счетчики с предустановкой.

Процессор формирует прямой параллельный код и подает на порт процессора, затем производится предустановка счетчиков потенциальным сигналом. Далее вырабатывается сигнал старта (фронт) на D-триггер, у которого на выходе при сигнале START формируется единичный потенциальный сигнал. Запускается счетчик. Так как код на входе у нас прямой, следовательно, с каждым тактом необходимо вычитать единицу; при переполнении первого счетчика (когда все разряды Q0..Q3 равны нулю) происходит перенос на следующий счетчик. Так происходит до тех пор, пока выходы обоих счетчиков не будут равны нулю. Выход переноса второго счетчика подается на вход D-триггера. Выход на D-триггере становится равным нулю на процессор идет сигнал, уведомляющий о завершении работы. Для выполнения следующего цикла сброс счетчиков не требуется, так как выполняется предустановка.

Реализуем счетчики наращиванием на основе четырёхразрядных счетчиков. В качестве примера возьмем синхронные реверсивные 533ИЕ7: К555ИЕ7 (двоичный, рис. 2).

Рисунок 2. Счетчик К555ИЕ7.

Схема на основе компаратора.

Необходимо получить широтно-модулированный импульсный сигнал из 8-разрядного параллельного кода. Для этого возьмем компаратор с двоичным счетчиком.

Процессор формирует прямой параллельный код, который подается из портов процессора на входы P0..P7 компараторов. Далее вырабатывается сигнал старта (фронт) на D-триггер, у которого на выходе при сигнале START формируется единичный потенциальный сигнал. Производится запуск первого двоичного счётчика. Код с выхода счетчика сравнивается с кодом, который подается из портов процессора на компаратор, когда они будут равны на выходе “=” появится ноль. Запустится второй счетчик. Так происходит до тех пор, пока последний третий компаратор не выдаст на выходе“=” () ноль. Выходы компараторов через элемент “или” подаются на вход CL D-триггера. Выход на D-триггере становится равным нулю, на процессор идет сигнал, уведомляющий о завершении работы. Для выполнения следующего цикла сброс счетчиков выполняется процессором через Reset.

В качестве примера возьмем четырехразрядный компаратор К555СП1, аналог приведен на рисунке 3 (SN74LS85).

Рисунок 3. 4-разрядный цифровой компаратор К555СП1.

3.2 Выбор наилучшего варианта реализации

Заданным критерием оптимизации является максимальное быстродействие.

Из схемы 1 видно, что основные временные задержки будут возникать при переключении D-триггера, счетчики являются синхронными. Схема №2 так же имеет D-триггер, который выдает на выходе единичный сигнал необходимой нам длительности, но кроме этого на них присутствует дополнительная логика, состоящая из элементов сравнения: компаратора, а так же дополнительные элементы “и” и “или”. Это звено дает дополнительную задержку в цикле работы.

В схеме построенной на реверсивных счетчиках сигнал будет проходить через 2 четырехвходовых счетчика ИЕ7, D-триггер и двухвходовой элемент “и”. Во второй схеме - через 2 асинхронных счетчика, два компаратора (два на 4 разряда), элемента “и” на 4 входа, элементы “и” на два входа и D-триггер.

Итак, по критерию максимального быстродействия, выберем схему реализации на основе реверсивного счетчика.

3. Выбор и описание используемой серии элементов

3.1 Выбор типа системы элементов и конкретной серии

У нас в стране обширна номенклатура выпускаемых интегральных микросхем, делящихся на серии элементов по способу функциональной организации: КМОП, ТТЛ(Ш), ЭСЛ.

Транзисторно-транзисторная логика (ТТЛ, TTL) -- разновидность цифровых логических микросхем, построенных на основе биполярных транзисторов и резисторов. Транзисторы используются как для выполнения логических функций (например, И, ИЛИ), так и для усиления выходного сигнала (в отличие от резисторно-транзисторной и диодно-транзисторной логики).

В ТТЛШ реверсивные счетчики и D-триггеры присутствуют в серии 533 (микросхемы К555ИЕ7 и К555ТМ2 соответственно).

3.2 Описание элементов используемой серии в целом

Высокое быстродействие в сочетании с низкой потребляемой мощностью и большой нагрузочной способностью, широкий набор логических и интерфейсных микросхем серии 1533 позволяет создавать вычислительные устройства цифровой автоматики с качественно новыми характеристиками и высокими технико-экономическими показателями.

Существенной особенностью серии KPL533 является наличие интерфейсных и буферных микросхем, обладающих повышенной нагрузочной способностью по выходу в состоянии высокого и низкого уровня (10Н=15 мА, [q=24 мА) и меньшей, в сравнении с серией КР1531, мощностью потребления при практически сравнимом быстродействии. Микросхемы серии КР1533, имеющие функциональные аналоги в других сериях, совпадают с ними в части разводки выводов в корпусе. Это позволяет проводить полную замену микросхем серий К555, К533, К155, КР1531 и добиваться уменьшения размеров блоков питания, уменьшения рассеиваемой мощности и повышения надежности.

Микросхемы серии КР1554 обладая всеми преимуществами КМОП микросхем, превзошли новейшие серии ТТЛ ИС по быстродействию и нагрузочной способности по выходу, что позволит разработчикам аппаратуры существенно улучшить технические и технико-экономические характеристики разрабатываемых изделий.

Сравнительные характеристики серий логических микросхем параметров микросхем-аналогов. Все изменения в установленном порядке вносятся в технические условия, номера которых приведены в описании на каждую микросхему.

Таблица 1

Примечания.

1. Статические параметры представлены для диапазона температур.

2. Значения параметров 1в, Рв. Э. FMaKC. рассчитаны по типовым значениям.

3. Значения параметров tp представлены для К555 при U(x=5,OB, CL=15n®; для КР1533, 1564, КР1554 - при UCq=5. ОВ+10*. CL=SOnO; типовое значение - при 25°С; максимальное значение для КР1533 - в диапазоне от -10 до +70°С; максимальное значение для для КР1554 - в диапазоне от -45 до +85°С,

3.3 Условные обозначения, назначение отдельных выводов и технические характеристики конкретных микросхем, используемых в разрабатываемом узле.

4-х разрядный двоичный реверсивный счетчик (К555ИЕ7).

Микросхема К555ИЕ7 представляет собой реверсивный четырехразрядный двоичный счетчик. Содержит 370 интегральных элементов. Корпус типа 238.16-2, масса не более 1,2 г.

Положительный импульс по входу R устаналивает счетчик в нулевое состояние. Для предварительной установки счетчика в определенное состояние необходимо на его информационные входы подать соответствующие уровни, а на вход стробирования предварительной записи подать отрицательный импульс.

Для осуществления прямого счета на вход "-1” подается высокий уровень напряжения, а на вход "+1” - отрицательные импульсы. Счет будет вестись от того числа, которое предварительно было записано в счетчик. При заполнении счетчика выходы устанавливаются в состояние высокого уровня, а на выходе прямого переноса появится отрицательный импульс переноса в старший разряд. Аналогично счетчик работает в режиме обратного счета.

Рисунок 4

Краткие основные характеристики:

Основные параметры К555ИЕ7:

Напряжение питания (Vcc) +5В ±5%.

Входной ток ("0"), не более 0,38 мА.

Входной ток ("1"), не более 20 мкА.

Ток потребления (статический), max 31 мА.

Нагрузочная способность 10 входов ТТЛ(К555).

Выходной уровень "0" < 0,5 В.

Выходной уровень "1" > 2,7 В.

Рабочий диапазон температур -10C..+70C.

Таблица 2. Импортный аналог 74LS193

ТМ2 (К555ТМ2) - два D-триггера со сбросом и предустановкой.

Рисунок 5

Микросхемы К555ТМ2 представляют собой два D-триггера.

Содержат 122 интегральных элемента.

Корпус типа 201.14-1, масса не более 1 г.

Напряжение питания (Vcc) +5В ±5%.

Входной ток (0/1), не более 20 мкА/400 мкА.

Ток потребления (статический), max 7мА.

Выходной ток лог. "0", не менее 8 мА.

Выходной ток лог. "1", не менее 0,4 мА.

Тактовая частота до 33 МГц.

Входной уровень "0" < 0,8 В.

Входной уровень "1" > 2,0 В.

Выходной уровень "0" < 0,5 В.

Выходной уровень "1" > 2,7 В.

Фронт входного импульса, max:

входы R, S, D 1 мкс.

вход C 50 нс.

Рабочий диапазон температур -10C..+70C.

Корпус К555ТМ2 (пластм.).

Корпус КМ555ТМ2 (керам.).

4. Выбор и описание интерфейсных микросхем, необходимых для сопряжения разрабатываемого узла с заданным интерфейсом

В качестве интерфейсных микросхем используем буферный регистр К580ИР82, шинный формирователь К580ВА86, сдвоенный дешифратор КМ555ИД4, элемент “и” с ОК.

С помощью элементов логики мы получаем адреса типа: FFFX, а так же условно разделяем их на адреса записи и считывания. По сигналу IORD* происходит запись данных с шины на регистр (К580ВА86).

Микросхема К580ВА86 представляет собой двунаправленный шинный формирователь без инверсии и тремя состояниями на выходе, предназначен для обмена данными между процессором и системной шиной. В зависимости от состояния управляющих сигналов OE и T микросхемы могут работать в режиме передачи A>B, B>A или в режиме «выключено»:

при OE = 1, T=1 - направление передачи A>B;

при OE = 1, T=0 - направление передачи B>A;

при OE = 0, T=X - на выводах A,B - 3-е состояние, где Х - безразличное состояние.

Рисунок 6

Микросхема КМ555ИД4 представляет собой сдвоенный дешифратор /демультиплексор. Он может выполнять функции: двойного дешифратора из 2 в 4; двойного демультиплексора с 1 на 4; дешифратора из 3 в 8; демультиплексора с 1 на 8.

Все выходы дешифратора имеют инверсию т.е. активный уровень на выходе - низкий (лог."0").

Микросхема имеет два адресных входа A0 и A1 (выводы 3 и 13). Они служат для одновременного управления выходными состояниями обоих дешифраторов. В каждом дешифраторе имеется отдельный стробирующий вход Sa и Sb (выводы 2 и 14), а также по одному информационному входу Ea (вывод 1), и Eb (вывод 15). Информационный вход первого дешифратора прямой, а второго - инверсный.

Следует отметить, что назначение стробирующих и информационных входов весьма условное, что видно из функциональной схемы ниже. При необходимости любой из этих выводов может быть входом разрешения или входом данных.

Микросхема К580ИР82 - 8-разрядные адресные регистры, используемые для организации запоминающих буферов, адресных защелок и портов ввода-вывода. Предназначены для организации связи с системной шиной. D7-D0 - линии входных данных; Q7-Q0 - линии выходных данных; STB - стробирующий сигнал; OE - разрешение выдачи данных.

Буферные регистры с тремя состояниями на выходах обеспечивают возможность отключения от магистрали под действием управляющих сигналов, а также необходимую нагрузочную способность.

Микросхема представляет собой два логических элемента 2ИЛИ с мощным открытым коллекторным выходом. Корпус К155ЛЛ2. Время задержки распространения при включении не более 25 нс.

Открытый коллектор позволяет обеспечивать правильную работу шины данных: по сигналу CS7, когда ОС (обратная связь со схемы) выдаст 0, сработает элемент “или” и D0* перенаправляется на шину данных.

5. Разработка принципиальной схемы узла, включая схему сопряжения с интерфейсом

Для составления схемы воспользуемся выбранной ранее схемой на основе реверсивных счетчиков, а также рассмотренными выше интерфейсными микросхемами.

Неиспользуемые входы необходимо подключить к источнику питания через резистор.

Также при использовании схем ТТЛ необходимо устанавливать конденсаторы для фильтрации цепи между цепью +5 В и шиной. Для корпусов большой степени интеграции на 3 корпуса ставится конденсатор емкостью 0,1 мкФ/конд.

Принципиальная схема представлена в приложении 5.

6. Ориентировочный расчет мощности и максимального времени переходных процессов

6.1 Расчет максимального времени переходных процессов

Максимальное время определяется суммой задержек на всех элементах. В схеме временные задержки будут возникать при переключении D-триггера, на двух счетчиках. Чтобы найти максимальное время задержки необходимо суммировать время задержки схемы и интерфейсных элементов.

Tc = Tинт + Tос = 20 + 2*34 + 57 + 38 + 43 + 42 + 64 = 332 нс.

f c= 1/Tc = 3 МГц.

6.2 Расчет мощности

преобразователь интерфейсный микросхема

Мощность складывается из двух составляющих: статической и динамической.

P = Pстат + Pдин

Pдин = ((Сн + Свых)*E2 * Fмакс)

Сн = См + к * Свх =15 * 10-12 + 1 * 10 * 10-12 =25 нФ

P = ((25 + 30) * 25 * 100 * 106) * 10-12 + 2*0,17 + 0,12 = 0,597 Вт

Заключение

В ходе выполнения курсовой работы был разработан узел, преобразующий 8-ми разрядный параллельный код в широтно-модулированный импульсный сигнал. Были рассмотрены различные варианты реализации данного узла и выбран лучший вариант по критерию максимум быстродействия.

В процессе выполнения работы были изучены стандартные ТТЛ элементы 133, 155, 531, 533 и 1533 серий и были выбраны необходимые элементы для реализации узла.

Также были рассчитаны основные характеристики схемы, такие, как частота работы, потребляемая мощность, время задержки.

Список использованной литературы

1. Пухальский Г.И., Новосельцева Т.Я. Проектирование цифровых устройств: Учебное пособие. - СПб.: Издательство «Лань», 2012. - 896с.

2. Угрюмов Е.П. Цифровая схемотехника. - СПб.: БХВ - Санкт-Петербург, 2000.

3. Блинков О.Е., Смирнов А.М., Угрюмов Е.П. Узлы и устройства ЭВМ: Методические указания к курсовому проектированию. - ЛЭТИ - Санкт-Петербург, 1991.

Размещено на Allbest.ru