Програмування мікросхеми з лічильником

Размещено на http://www.allbest.ru/

Вступ

Винахід мікросхем розпочався з вивчення властивостей тонких оксидних плівок, що проявляються в ефекті поганої електропровідності при невеликій електричній напрузі. Проблема полягала в тому, що в місці зіткнення двох металів не відбувалося електричного контакту або він мав полярні властивості. Глибокі вивчення цього феномену привели до винаходу діодів, а пізніше до транзисторів і інтегральних мікросхем.

Мікросхеми виконуються на декількох рівнях, а саме:

· Логічний -- логічна схема (логічні інвертори, елементи АБО-НЕ, І-НЕ тощо).

· Схемо- і системотехнічний рівень -- схемо- і системотехнічна схеми (тригери, компаратори, шифратори, дешифратори, АЛП тощо).

· Електричний -- принципова електрична схема (транзистори, конденсатори, резистори тощо).

· Фізичний -- методи реалізації одного транзистора (чи невеликої групи) у вигляді легованих зон на кристалі.

· Топологічний -- топологічні фотошаблони для виробництва.

· Програмний рівень -- дозволяє програмістові програмувати (для мікроконтроллерів і мікропроцесорів) модель, що розробляється, використовуючи віртуальну схему.

Нині велика частина інтегральних схем проектується за допомогою спеціалізованих САПР, які дозволяють автоматизувати і значно прискорити виробничі процеси, наприклад, отримання топологічних фотошаблонів.

Основним елементом аналогових мікросхем є транзистори (біполярні або польові). Різниця в технології виготовлення транзисторів істотно впливає на характеристики мікросхем. Тому нерідко в описі мікросхеми вказують технологію виготовлення, щоб підкреслити тим самим загальну характеристику властивостей і можливостей мікросхеми. У сучасних технологіях об'єднують технології біполярних і польових транзисторів, щоб добитися поліпшення характеристик мікросхем.

За технологією виготовлення транзисторів мікросхеми поділяються:

· Мікросхеми на уніполярних (польових) транзисторах -- найекономічніші (по споживанню струму)

· Мікросхеми на біполярних транзисторах.

При виготовленні мікросхем використовується метод фотолітографії (проекційної, контактної та ін.), при цьому схему формують на підкладці (зазвичай з кремнію), отриманій шляхом різання алмазними дисками монокристалів кремнію на тонкі пластини. Зважаючи на крихту лінійних розмірів елементів мікросхем, від використання видимого світла, і навіть ближнього ультрафіолету, при засвіченні давно відмовилися.

В якості характеристики технологічного процесу виробництва мікросхем вказують мінімальні контрольовані розміри топології фотоповторювача (контактні вікна в оксиді кремнію, ширина затворів в транзисторах і т. д.) і, як наслідок, розміри транзисторів (і інших елементів) на кристалі. Цей параметр, проте, знаходиться у взаємозалежності з рядом інших виробничих можливостей : чистотою отримуваного кремнію, характеристиками інжекторів, методами фотолітографії, методами витравлення і напилення.

Аналогові і цифрові мікросхеми випускаються серіями. Серія -- це група мікросхем, що мають єдине конструктивно-технологічне виконання і призначені для спільного застосування. Мікросхеми однієї серії, як правило, мають однакову напругу джерел живлення, погоджені по вхідних і вихідних опорах, рівнях сигналів.

Істотно розширюється номенклатура цифрових, аналогових та аналого -цифрових мікросхем. Помітна тенденція поєднання в одній мікросхеміаналогових та цифрових вузлів, а також вузлів, що реалізують аналогові функціїцифровими методами. Успіхи мікроелектроніки зробили можливим широкезастосування в апаратурі нового покоління мікросхем підвищеного рівняінтеграції. Багато завдань зі створення нової апаратури вирішуються набазі мікропроцесорів, мiкро ЕОМ, БІС пам'яті з підвищеною інформаційноїємністю, БІС аналогово-цифрової обробки сигналів з вбудованими мікропроцесорами. У повсякденному житті особливо останнім часоммікропроцесорні системи відіграють не останню роль, з ними можназустрітися майже в будь-якій побутовій апаратурі. Їх вбудовують в Телевідео-, аудіоапаратуру. Мікропроцесори управляють кухонними комбайнами, пральними машинами, СВЧ печами, і багатьма іншими побутовими приладами.

Виходячи із усього вищесказаного можна зробити висновок: пристрої наінтегральних схемах знаходячи та будуть знаходити застосування не тільки вобчислювальних системах, але і в інших сферах діяльності людини, ібезумовно, знайдуть широке застосування в повсякденному житті людей.

Для відображення цифрової інформації широко застосовуються семисегментні індикатори, в яких для відображення контуру цифри використовують сім лінійних світлодіодів, розміщених у вигляді цифри «8».

На основі таких індикаторів та додаткових світлодіодів будують дисплеї в мікропроцесорних системах керування ТП, для відображення інформації використовують статичний та динамічний методи індикації.

1. Аналіз завдання та розробка принципової схеми

схема лічильник регістр

Для виконання курсової роботи мені потрібно вивести на семи сегментний індикатор числа від 2 до 9. Для цього я склав схему загально описану на малюнку 1, що працює наступним чином:

Рис.1. Принципова схема

На регістрах(RG1) зберігається певне число що передається у лічильник(СТК), який в свою чергу виконує дію з цим числом +1 та пересилає на Дешифратор(DC) який перетворює двійковий код у керуючий.

На другому регістрі(RG2) зберігається число максимальне для виводу на семи сегментний індикатор, у нашому разі це число 9. Для того щоб не виконувався перехід за максимальне число ми встановлюємо компаратор(CMP). Компаратор порівнює два числа. На виході компаратор має три виходи A>B, A<B, A=B оскільки, нам потрібно знати тільки тоді коли в нас основне число що подається на дешифратор буде більшим за максимальне інші виходи ми зануляємо, або просто не беремо до уваги.

Компаратор дає змогу контролювати переповнення основного розряду та корегувати його.

Далі число потрапляє на логічні елементи які оброблюють отриманні данні і передають на лічильник на вхід скидання. Якщо число що подається на лічильник буде більший ніж 9, тоді модуль переривань приймає запити переривання і організовує перехід до виконання певної перериваючої програми. Виконується скидання значення що прийшло на лічильник.

Таким чином для виконання курсової роботи потрібно наступні пристрої: дешифратор, лічильник, семисегментний індикатор, регістр та компаратор

2. Функціональні блоки схеми

2.1 Регістр

Регістр -- послідовний або паралельний логічний пристрій, який виконує функцію приймання, запам'ятовування і передавання інформації.Рис.2

Інформація в регістрі зберігається за видом числа (слова), зображеного комбінацією сигналів 0 і 1. Кожному розряду числа, що записаний в регістр, відповідає свій розряд, побудований, як правило, на базі тригерів RS-, D- або JK- типу.

На регістрах можна виконувати операції перетворення інформації з одного виду на інший, наприклад, послідовного коду на паралельний. Регістри можуть використовуватися для виконання деяких логічних операцій, наприклад, логічне порозрядне множення.

Послідовні

В послідовних регістрах запис і зчитування інформації здійснюється послідовно за часом, тобто почергово. Вони мають послідовні виходи. Інформація записується шляхом послідовного зсуву числа синхроімпульсами. Тому регістри послідовного типу носять назву регістрів зсуву.

Рис. 2. Регістр(а-внутрішня структура; б-УГП)

Паралельні

В паралельних регістрах, які мають паралельні входи та виходи, запис інформації виконуються одночасно в усіх розрядах за один такт керування. Такі регістри називають регістрами пам'яті.

Паралельно-послідовні

Паралельно-послідовні регістри мають або паралельний вхід та послідовний вихід, або послідовний вхід та паралельний вихід. В перших регістрах інформація записується одночасно по паралельних входах, а зчитується почергово, в других -- записується почергово, а зчитується одночасно. Паралельно-послідовні регістри можуть бути як регістрами зсуву, так і регістрами пам'яті.

За типом розрізняють:

· Регістри типу SISO - з послідовним входом та послідовним виходом;

· Регістри типу SIPO - з послідовним входом та паралельним виходом;

· Регістри типу PISO - з паралельним входом та послідовним виходом;

· Регістри типу PIPO - з паралельними входом та виходоми.

Найбільш універсальними вважаються регістри, які мають у своєму складі одночасно послідовні і паралельні входи й виходи. Такі регістри називають регістрами з послідовно-паралельним прийманням інформації та послідовно-паралельним передаванням. В регистре на синхронных триггерах типа J-K можно реализовать выполнение следующих поразрядных логических операций над предыдущим содержанием регистра и входным словом:

· логического сложения (дизъюнкции)

· логического умножения (конъюнкции)

· сложения по модулю 2 (неравнозначности)

Здесь - предыдущее содержимое i-го разряда регистра;

-соответствующий разряд входного слова;

-новий вміст і-го розряду регістра

Операція логічного складання виконується передачею прямого коду другого операнда на входи J - тригерів регістра без попереднього тельного гасіння першого операнда. Ця операція може бути використана для формування в регістрі n - розрядного коду з декількох малоразряднихкодов.

Операція логічного множення виконується передачею обратного коду другого операнда на входи К- тригерів регістра без предварітельно гасіння першого операнда. Ця операція зазвичай використовується для виділення частини розряду коду.

Операція додавання за модулем 2 виконується передачею прямого коду другого операнда одночасно на обидва входи J і К тригерів регістра без попереднього гасіння першого операнда. Операція використовується для порівняння операндів, ознака збіги - нулі вої код результату.

Регістри, що виконують операцію зсуву, називаються сдвігающними регістрами.

За способом межразрядних зв'язків зсуваються регістри бувають з однофазної передачею інформації (на тригерах типу D) і з парафазної передачею інформації (натригерах типу jk).

У напрямку зсуву регістри діляться на три типи: регістри, зрушують вправо; регістри, що зрушують вліво ; реверсивні сдвігающие регістри, які залежно від керуючих сигналів здійснюють зсув кодів вправо або вліво. При наявності ланцюгів зв'язків між молодшим і старшим розрядами зсуваються регістри називаються кільцевими. Такі схеми зручні для дослідження, мають властивість розподілу частоти вхідних сигналів і можуть бути використані як лічильників.

2.2 Лічильник

Лічильники виконують на запам'ятовуючих елементах - тригерах. Він фіксує число імпульсів, що надійшли на його вхід. В інтервалах між ними лічильник зберігає інформацію про їх числі. Сукупність одиниць і нулів на виходах n тригерів (виходах лічильника) являє собою n-розрядне двійкове число, однозначно визначальне кількість пройшли на вході імпульсів. Тому тригери лічильника називають його розрядами. Суммуючий лічильник збільшує свій вміст на одиницю з надходженням кожного вхідного (Рахункового) імпульсу. Віднімає лічильник аналогічно зменшує свій вміст на одиницю. Комбінацією підсумовуючого і віднімаючого лічильників є реверсивний лічильник. У нього може бути два входу, на один з яких надходять імпульси, що збільшують його вміст (Суммирующие імпульси), на інший - віднімаються. Реверсивний лічильник може мати один вхід для підсумовуючих і віднімається імпульсів, а перемикання з одного режиму на інший здійснюється в ньому сигналом на спеціальному вході. В лічильник може попередньо заноситися число, для чого він має спеціальні входи. Кожен розряд лічильника може знаходитися в двох станах. Число стійких станів, яке може приймати даний лічильник, називають його ємністю, модулем рахунку або коефіцієнтом перерахунку. Одним з основних параметрів лічильника є його швидкодія. Воно оцінюється мінімальним інтервалом між двома сусідніми імпульсами, з надходженням кожного з яких лічильник здатен змінити свій вміст. Лічильник є атрибутом багатьох цифрових пристроїв різного призначення. Його можна використовувати за прямим призначенням.

- для рахунку надходять на його вхід імпульсів і для розподілу їх частоти проходження. Тригери лічильника з'єднуються між собою таким чином, щоб кожному числу надійшли імпульсів відповідали одиничні стану певних тригерів. Лічильник, у якого при надходженні вхідного імпульсу перемикаючий перепад передається від попереднього тригера до подальшого, називається лічильником з послідовним перенесенням, а коли перемикаючий перепад на всі розряди надходить одночасно (Або майже одночасно) - лічильником з паралельним переносом. Лічильники можуть виконуватися тільки на рахункових тригерах. Про стан розряду лічильника судять по потенціалу на прямому виході тригера. У більшості випадків лічильники будуються таким чином, щоб записуване в них число було виражено в натуральному двійковому коді. У такому коді В«вагаВ» 1 на прямому виході молодшого розряду дорівнює 1, а в кожному наступному розряді вдвічі більше, ніж у попередньому. Перший розряд лічильника, будучи рахунковим тригером, перемикається кожним вхідним імпульсом. Кожен подальший розряд лічильника отримує перемикаючий перепад (1/0 або 0/1) від попереднього розряду - перемикаючий перепад поширюється уздовж ланцюжка тригерів лічильника послідовно. З надходженням кожного вхідного імпульсу число в лічильнику збільшується на одиницю. Якщо в даному розряді присутній одиниця, то під впливом перепаду, що надходить від попереднього, він обнуляється, і одиниця переноситься в наступний розряд. Якщо ж в даному розряді нуль, то в нього вписується одиниця. На рахунковий З вхід надходять імпульси. Логічна одиниця на вході До скидає всі розряди лічильника в нуль. За входів попередньої установки D 0 - D 3 в лічильник може бути записане число, його значення повинно супроводжуватися логічною одиницею на вході дозволу V. Число, занесене в лічильник, фіксується на його виходах двійковим кодом з В «вагамиВ» розрядів 1-2-4-8. На виході P + з'являється логічна одиниця з надходженням на вхід 16-го імпульсу, тобто слідом за тим, як попередніми 15-ма імпульсами всі розряди лічильника були встановлені в одиницю. Суммуючий лічильник функціонує за правилами складання двійкових чисел, де хрестиками відзначені перемикаючі перепади 1/0. З тимчасових діаграм можна зробити наступні висновки:

- з найбільшою частотою перемикається вхідний тригер лічильника;

- частота імпульсів на виході кожного тригера удвічі менше, частоти імпульсів на його вході, а n розрядів лічильника ділять частоту вхідних імпульсів в 2 n раз, таким чином, лічильник є дільником числа вхідних імпульсів з коефіцієнтом розподілу (перерахунку), рівним ємності лічильника.

- при надходженні на вхід підсумовуючого лічильника 2 n імпульсів він переповнюється: всі тригери встановлюються в 0 (лічильник обнуляється);

- максимальне число, яке може містити лічильник, на одиницю менше його ємності

N = К рах - 1 = 2 n - 1;

- в момент, попередній переключенню чергового розряду, всі попередні розряди лічильника знаходяться в стані 1.

Якщо в лічильнику використані тригери, перемикаються перепадом 0/1, то вхід подальшого тригера потрібно з'єднати з інверсним виходом попереднього, на якому формується цей перепад, коли за основним виходу тригер перемикається з 1 в 0.

2.3 Логічні елементи

Для правильного розташування компонентів мікросхеми використовують комбінаційну логіку. В теорії цифрових пристроїв комбінаційною логікою (комбінаційною схемою) називають логіку функціонування пристроїв комбінаційного типу.

У комбінаційних пристроїв стан виходу однозначно визначається набором вхідних сигналів. Це відрізняє комбінаційну логіку від секвенційної логіки, в рамках якої вихідне значення залежить не тільки від поточного вхідного впливу, але й від передісторії функціонування цифрового пристрою. Іншими словами, секвенційна логіка припускає наявність пам'яті, яку комбінаційна логіка не передбачає.

Комбінаційна логіка використовується в обчислювальних схемах для формування вхідних сигналів і для підготовки даних, які підлягають збереженню.

На практиці обчислювальні пристрої зазвичай поєднують комбінаційну та секвенційну логіку. Наприклад, комп'ютерне Арифметичний Логічний Пристрій (АЛП) для математичних обчислень містить комбінаційні вузли. Математику комбінаційної логіки забезпечує Булева алгебра. Базовими операціями є: кон'юнкція , диз'юнкція і заперечення (інверсія) або . У комбінаційних схемах використовуються логічні елементи: кон'юнктор (І), диз'юнктор (АБО), інвертор (НЕ), а також похідні елементи: І-НЕ, АБО-НЕ і «Рівнозначність». Найбільш відомі комбінаційні пристрої - це суматор, напівсуматор, шифратор, дешифратор, мультиплексор і демультиплексор. Форми представлення логічних виразів засновані на поняттях «істина» (T - true) і «брехня» (F - false).

У двійковому обчисленні - це відповідає значенням 1 і 0, якими кодуються пропозіціональние змінні. Вирази комбінаційної логіки можуть бути представлені у формі таблиці істинності, або у вигляді формули булевої алгебри. Нижче показаний приклад таблиці істинності для трьох змінних.

Таблиця істинності служить основою для подання логічного виразу у вигляді алгебраїчної формули(1):

(1)

На відміну від таблиці логічна формула здатна перетворюватися за правилами булевої алгебри. Таким чином знаходиться скорочене вираз(2):

(2)

З точки зору комбінаційної логіки представлені формули визначають одну і ту ж функцію. Різниця в тому, що скорочена формула дозволяє реалізувати відповідну комбінаційну схему в більш компактному вигляді.

Мінімізація (спрощення) формул комбінаційної логіки здійснюється за такими правилами:

Процедура мінімізації дозволяє спростити логічну функцію і, тим самим, домогтися більш компактною реалізації комбінаційних схем. Основними елементами що використовуються при побудові схеми є:

Повторення, ТАК Рис.3.а.

Перетворення інформації вимагає виконання операцій з групами знаків, найпростішої з яких є група з двох знаків. Оперування з великими групами завжди можна розбити на послідовні операції з двома знаками.

З

можливих бінарних логічних операцій з двома знаками c унарні виходом інтерес для реалізації представляють 10 операцій, наведених нижче. Табл.1.а Таблиця істиності Повторення,ТАК

На виході буде:

· "1" тоді і тільки тоді, коли на вході "0",

· "0" тоді і тільки тоді, коли на вході "1"

Заперечення, НЕ Рис3.б.

Перетворення інформації вимагає виконання операцій з групами знаків, найпростішої з яких є група з двох знаків. Оперування з великими групами завжди можна розбити на послідовні операції з двома знаками.

З

можливих бінарних логічних операцій з двома знаками c унарні виходом інтерес для реалізації представляють 10 операцій, наведених нижче. Табл.1.а Таблиця істиності Повторення,ТАК

Кон'юнкція (логічне множення). Операція І. Функція min (A, B) Рис.3.в

Логічний елемент, що реалізує функцію кон'юнкції, називається схемою збігу. Мнемонічне правило для кон'юнкції з будь-якою кількістю входів 1звучить так: Табл.1.в Таблиця істиності Операції І

На виході буде:

· "1" тоді і тільки тоді, коли на всіх входах діють "1",

· "0" тоді і тільки тоді, коли хоча б на одному вході діє "0"

Диз'юнкція (логічне додавання). Операція 2 АБО. Функція max (A, B) Рис.3.г, Табл.1.г. Таблиця істинності АБО.

· "1" тоді і тільки тоді, коли хоча б на одному вході діє "1",

· "0" тоді і тільки тоді, коли на всіх входах діють "0"

Інверсія функції кон'юнкції. Операція 2 І-НЕ ( штрих Шеффера) Рис.3.д. Табл.1.д. Таблиця істиності І-НЕ.

· "1" тоді і тільки тоді, коли хоча б на одному вході діє "0",

· "0" тоді і тільки тоді, коли на всіх входах діють "1"

Інверсія функції диз'юнкції. Операція 2 АБО-НЕ ( стрілка Пірса) Табл.1.е. Таблиця істиності 2АБО-НЕ.

· "1" тоді і тільки тоді, коли на всіх входах діють "0",

· "0" тоді і тільки тоді, коли хоча б на одному вході діє "1"

Еквівалентність (рівнозначність), 2 ВИКЛЮЧАЮЧЕ_АБО-НЕ Табл.1.з. Таблиця істиності Виключ-АБО

На виході буде:

· "1" тоді і тільки тоді, коли на вході діє парна кількість,

· "0" тоді і тільки тоді, коли на вході діє непарна кількість

Складання по модулю 2 (2 Виключне АБО, нерівнозначність). Інверсія рівнозначності. Табл.1.к.Імплікація від A до B

На виході буде:

· "1" тоді і тільки тоді, коли на вході діє непарна кількість,

· "0" тоді і тільки тоді, коли на вході діє парна кількість

Імплікація від A до B (пряма імплікація, інверсія декремента, A<=B) Табл.1.л. Імплікація від B до A

На виході буде:

· "0" тоді і тільки тоді, коли на "B" менше "А",

· "1" тоді і тільки тоді, коли на "B" більше або дорівнює "А"

Імплікація від B до A (зворотна імплікація, інверсія інкремента, A>=B)

На виході буде:

· "0" тоді і тільки тоді, коли на "B" більше "А",

· "1" тоді і тільки тоді, коли на "B" менше або одно "А"

Декремент. Заборона імплікації по B. Інверсія імплікації від A до B Табл.1.м. Декремент.

На виході буде:

· "1" тоді і тільки тоді, коли на "A" більше "B",

· "0" тоді і тільки тоді, коли на "A" менше або одно "B"

Інкремент. Заборона імплікації по A. Інверсія імплікації від B до A Табл.1.н. Інкремент.

· "1" тоді і тільки тоді, коли на "B" більше "A",

· "0" тоді і тільки тоді, коли на "B" менше або одно "A"



Рис.3.а Повторювач ( буфер,) ТАК;

Рис.3.б.Інвертор, НЕ;

Рис3.в. Операція І;

Рис.3.г 2Або;

Рис 3.д 2И-НЕ;

Рис.3.е.2АБО-НЕ;

Рис.3.ж Виключ-АБО-НЕ;

Рис.3.з.Исклю-АБО.

Табл.1.а Таблиця істиності Повторення,ТАК

0	0
1	1

Табл.1.б Таблиця істиності Заперечення, НЕ;

0	1
1	0

Табл.1.в Таблиця істиності Операції І

		8
0	0	0
1	0	0
0	1	0
1	1	1

Табл.1.г Таблиця істинності АБО;

0	0	0
1	0	1
0	1	1
1	1	1

Табл.1.д Таблиця істиності І-НЕ

0	0	1
0	1	1
1	0	1
1	1	0

Табл.1.е Таблиця істиності 2АБО-НЕ

		v
0	0	1
0	1	0
1	0	0
1	1	0

Табл.1.ж Таблиця істиності АБО-НЕ;

		-
0	0	1
0	1	0
1	0	0
1	1	1

Табл.1.з Таблиця істиності Виключ-АБО

0	0	0
0	1	1
1	0	1
1	1	0

Табл.1.к Імплікація від A до B; =

		>
0	0	1
0	1	0
1	0	1
1	1	1

Табл.1.л Імплікація від B до A (зворотна імплікація)

		>
0	0	1
0	1	1
1	0	0
1	1	1

Табл.1.м Декремент

0	0	0
0	1	0
1	0	1
1	1	0

Табл.1.н Інкремент

0	0	0
0	1	1
1	0	0
1	1	0

2.4 Дешифратор

Дешифрамтор або декомдер (англ. decoder)(Рис.4) -- логічний пристрій, який перетворює код числа, що поступило на вхід, в сигнал на одному з його виходів.Якщо число представлено у вигляді двійкових розрядів, то дешифратор повинен мати виходів. Дешифратор довільної складності може бути складено з трьох базових логічних елементів: кон'юнкції, диз'юнкції та заперечення.

За принципом дії розрізняють такі види дешифраторів:

· Послідовні,

· Паралельні,

· Паралельно-послідовні.

Розрізняють дешифратори першого та другого роду:

Дешифратори першого роду реалізують систему функцій, кожна з яких приймає одиничне значення при відповідному одиничному значенні вхідного слова.

Дешифратори другого роду реалізують систему функцій, кожна Рис.2 (Дешифратор 2х4) з яких приймає одиничне значення при визначених діапазонах вхідного слова.

За способом побудови розрізняють:

Лінійні дешифратори

змінних, представляють сукупність не зв'язаних між собою систем збігу на входів, кожна з яких реалізує відповідну конституенту одиниці.

Пірамідальні дешифратори

Будуються за принципом послідовних каскадів: на першому каскаді реалізуються конституенти одиниці для 2 змінних, на реалізуються конституенти одиниці для змінних, при цьому, на вході отримується вихід з попереднього каскаду. До основних характеристик дешифратора відносять: число ступенів (каскадів) дешифрації, кількість використаних логічних елементів або мікросхем, загальне число входів логічних елементів, час дешифрації і споживану потужність. В мікропроцесорах дешифратори використовують для виконання таких операцій:

* дешифрації коду операції, записаного в регістр команд процесора, що забезпечує вибір потрібної мікропрограми;

* перетворення коду адреси операнда в команді в керуючі сигнали вибору заданої комірки пам'яті в процесі записування або читання інформації;

* забезпечення візуалізації на зовнішніх пристроях;

* реалізації логічних операцій та побудови мультиплексорів і демультиплексорів.



Дешифрація коду операції в пристрої керування (ПК) визначає тип машинної команди. Дешифрація адреси операнда в оперативній пам'яті (ОП) забезпечує доступ до вказаної комірки пам'яті для записування або зчитування даних з великої кількості типів дешифраторів (лінійних, пірамідальнх, прямокутних, багатоступеневих).

Зазвичай, зазначений у схемі номер виводу дешифратора відповідає десятковому еквіваленту двійкового коду, що подається на вхід дешифратора в якості вхідних змінних, вірніше сказати, що при подачі на вхід пристрою паралельного двійкового коду на виході дешифратора з'явиться сигнал на тому виході, номер якого відповідає десятковому еквіваленту двійкового коду. Звідси випливає те, що в будь-який момент часу вихідний сигнал буде мати місце тільки на одному виході дешифратора. Залежно від типу дешифратора, цей сигнал може мати як рівень логічної одиниці (при цьому на всіх інших виходах рівень логічного 0 ), так і рівень логічного 0 (при цьому на всіх інших виходах рівень логічної 1). У дешифратор кожної вихідний функції відповідає тільки один минтерм (Минтерм --функція, що приймає істинне значення лише при одній комбінаціі своїх аргументів.), а кількість функцій визначається кількістю розрядів двійкового числа. Якщо дешифратор реалізує всі минтермов вхідних змінних, то він називається повним дешифратором (як приклад неповного дешифратора можна навести дешифратор двійково-десяткового коду).

2.5 Компаратор

Компаратором, або пристроєм порівняння називають - функціональний вузол, що забезпечує порівняння двох чисел А і В. Якщо А і В - n-розрядні двійкові числа, то компаратор іменують цифровим. Найпростіші компаратори формують на виході однобітовий сигнал рівності, або нерівності порівнюваних чисел А і В. Ці відношення використовуються як логічні умови в мікропрограмах, в пристроях контролю і діагностики ЕОМ. В пристроях автоматики компаратори використовуються для сигналізування про вихід величин за встановлені межі. Компаратори будуються на основі порозрядних операцій над однойменними розрядами обох слів. Слова рівні, якщо попарно рівні всі однойменні їх розряди.Складніші компаратори виявляють не тільки факт рівності двох n-разрядных чисел, але і порівнюють числа по значенню. Такі компаратори мають три виходи: “A>B”, “A=B”, “A<B”, і залежно від співвідношення величин А і В активний рівень (рівень логічної одиниці) з'являється на одному з цих виходів. Побудувати такий компаратор можна на базі двійкового суматора, виконавши на ньому операцію віднімання А-В і проаналізувавши отриманий результат. Для цього на суматор потрібно подати число В в додатковому коді. Тоді вихідне перенесення суматора (р1) буде рівне 0 лише у тому випадку, коли А строго менше В. Рівність різниці 0 є ознакою того, що А=В. Одиниця перенесення при нульовій сумі вказує на те, що А строго більше В. Правила справедливі, якщо числа А і В розглядаються як позитивні величини, без знака. Якщо ж їх старші розряди потрактують як знаки, то правила будуть дещо інші. Їх легко вивести самостійно, якщо є навики поводження із зворотними і додатковими кодами.



Рис.5 Компоратор

Прикладом компаратора двійково-кодуючих чисел може служити ІС 4 розрядного компаратора К555СП1. Компаратор має 11 входів. Чотири пари входів аi bi (i=0,1,2,3) використовуються для подачі на них відповідних розрядів порівнюваних чисел, входи A<B, A=B, A>B дозволяють каскадувати декілька ІС компараторів для збільшення розрядності порівнюваних чисел. Компаратор має три виходи результатів порівняння: A>B, A=B і A<B. При тому, що каскадує виходи A>B, A=B і A<B схеми, що порівнює молодші розряди, слід приєднати до однойменних входів подальшого каскаду. Цим способом за допомогою двох компараторів СП1 можна порівнювати два восьмирозрядні слова. Неважко підрахувати необхідне число каскадів для будь-якої більшої довжини порівнюваних слів.

2.6 Семи сегментний Індикатор

Статична індикація - кожний з розрядів індикатора постійно підсвічується від свого джерела інформації При такій схемі кожний розряд індикатора HL1-n підключається через свій дешифратор DC1-n та регістр RG1-n до шини даних контролера, вибір регістру здійснюється за допомогою селектора адресу SA. Апаратні затрати при такій реалізації становлять n-пар регістр +дешифратор для кожного з n-розрядів індикатора. Динамічна індикація - розряди індикатора почергово в циклі підключаються до джерела інформації через загальну для них шину даних Адреса розряду індикатора зберігається в регістрі адреси RA, вибір розряду здійснює дешифратор DA, дані для відображення знаходяться в регістрі RD.

При динамічній реалізації апаратні затрати значно менші, однак необхідно забезпечити достатній час «підсвітки» кожного з розрядів для уникнення блимання та забезпечення потрібної яскравості світіння дисплею. Переваги даного методу зростають при збільшенні кількості розрядів індикатора.

Для відображення числа на динамічному індикаторі необхідно записати в регістр даних код символу числа, наприклад, для відображення символу «1» розряди a та b повинні бути лог. 1, решта лог. 0, код 0000 0011; для відображення символу «2» - a,b,g,e,d = 1, решта - 0, код 0101 1011 (в двійковому коді, молодший біт праворуч) аналогічно - решта символів. Потім в регістр адреси розряду слід записати адресу того розряду, в котрому цей символ слід відобразити: перший, другий, і т. д., 0000 - перший, 0001 - другий і, відповідно, решта розрядів (на макеті розрядів 4).

На практиці завжди була актуальна завдання відображення інформації у вигляді зручному для її зорового сприйняття. В даний час найбільш поширення набули напівпровідникові, вакуумні люмінісентние, газорозрядні та вакуумні розжарюваний індикатори. За допомогою пристроїв відображення можуть бути вирішені завдання сигналізації та індикації.

Сигналізація - це повідомлення людині про факт переходу контрольованої величини з однієї області значення в іншу.

Під час візуальної сигналізації основним технічним пристроєм є светоизлучающий елемент, який здійснює світловий вплив на людину (сигналізатори номінального напруги живлення, переходи якогось параметра за допустимі рамки, перегорання запобіжника і т.д).

Індикація - це уявлення про результати контролю та вимірювання.

Контроль, як правило, здійснюється за принципом - «більше - менше», «є - немає».

Контролюючими пристроями є пробники, не вимірюють напруги, опір і струм, а їх фіксують наявність або відсутність. У багаторівневих пристроях спостерігається перехід від контролю параметрів до його кількісної оцінки: у міру зростання тіла індукованих рівнів, вийдуть пристрій індикації з дискретним відліком значення величини.

Шкального індикатор може бути реалізований на окремих світлоізолюючих елементах, а так само на багаторозрядним цифровому індикаторі, де шкала складається з готельних сегментів. Індикатор можна класифікувати за принципом формування зображень на: знакомодулірующіх (ЗМІ) і знакосонтезтрующіх (ЗСІ). Прикладом ЗМІ є цифровий газорозрядний індикатор, зображення якого повторює форму 10 катодів. Будь-яке інше зображення отримати неможливо. У ЗСІ зображення виходить за допомогою мозаїки керованих елементів відображення, кожен з яких є перетворювачем "сигнал-світло". Серед ЗСІ розрізняють: сегментні індикатори, елементи відображення яких є сегментами і згруповані в одне або кілька знакомест; матричні індикатори, елементи відображення яких утворюють матрицю. Сегменти ЗСІ можуть відображати лише цифри (цифровий ЗСІ) або цифри і букви російського і латинського алфавітів (буквено-цифрові ЗСІ).

Сегмемнтний індикамтор -- індикатор, елементи відображення якого є сегментами, згрупованими в одне або кілька знакомісць. Сегментом називається елемент відображення інформації знакосинтезуючого індикатора, контур якого являє собою прямі та (або) криві лінії. На відміну від матричного індикатора, в якому всі елементи зображення однакові за формою, в сегментному індикаторі кожен сегмент унікальний.

Форма і положення сегментів на індикаторі розробляється спеціально для передачі певного набору символів або знаків. Символи на таких індикаторах формуються сукупністю кількох сегментів. Основна відмінність сегментного індикатора від матричного -- це порівняно невелика кількість елементів індикації і відповідно спрощена схема управління.

Найбільш часто використовуються два типи сегментних індикаторів:

· Цифровий семисегментний індикатор, що має вісім елементів -- сім сегментів для індикації цифри і один -- для крапки.

· Цифро-літерний індикатор, що має дев'ять, чотирнадцять або шістнадцять сегментів. Такі індикатори мають можливість показати більшість символів латинського алфавіту та кирилиці, не рахуючи цифр і спеціальних знаків.

3. Вибір елементної бази

3.1 Регістр(КР1533ИР16)

Мікросхема представлет собою чотирьохрозрядний зсувний регістр з трьома станами виходів і забезпечує три режими роботи:

паралельна завантаження, зрушення вправо, зрушення вліво.

Паралельне завантаження з входів D здійснюється при високому рівні U1 на вході управління S0 по зрізу тактового імпульсу С. Під час паралельної завантаження вхід послідовного введення ЕХ блокується.

Зрушення вправо здійснюється по зрізу тактового імпульсу при низькому рівні Uo на вході управління режимом S0. Інформація в послідовному коді подається на вхід DR.Зрушення вліво відбувається при високому рівні U1 на вході S0, при цьому вихід кожного тригера має бути з'єднаний зовнішніми перемичками зі входом паралельної завантаження прдидущего тригера (Q3 c D2 і т.д.), а інформація в послідовному коді подається на вхід D3.

Низький рівень U0 на вході EZ переводить виходи мікросхеми в високоімпедансное стан.Мікросхема розміщена в корпусі 201.14-1 і по основних електричним параметрами перевершує рівень аналога фірми TI.

Рис.6 УГП схеми КР1533ИР16

Табл. 3. Таблиця істинності для КР1533ИР16

Входы	Выходы
S0	С	DR	D0	D1	D2	D3	Q0	Q1	Q2	Q3
1	1	X	X	X	X	X	Q00	Q10	Q20	Q30
1	1/0	X	A	b	C	d	a	b	c	d
1	1/0	X	Q1*	Q2*	Q3*	d	Q1n	Q2n	Q3n	d
0	1	X	X	X	X	X	Q00	Q10	Q20	Q30
0	1/0	1	X	X	X	X	1	Q0n	Q1n	Q2n
0	1/0	0	X	X	X	X	0	Q0n	Q1n	Q2n
* - для сдвига влево требуется внешнее соединение выводов Q1 c A0, Q2 c A1 и т.д. Последовательным входом служит вход А1.

3.2 Лічильник(КР1533ИЕ6)

Мікросхема є двійковій- десятковий синхронний лічильник. Позитивний імпульс по входу R устаналівает лічильник в нульовий стан. Для попередньої установки лічильника в певний стан необхідно на його інформаційні входи подати відповідні рівні, а на вхід стробування попереднього запису подати негативний імпульс.

Для здійснення прямого рахунку на вхід " - 1 " подається високий рівень напруги, а на вхід " +1 " - негативні імпульси. Рахунок буде вестися від того числа, яке попередньо було записано в лічильник. При заполененіі лічильника виходи ставить в стан високого рівня, а на виході прямого перенесення з'явиться негативний імпульс перенесення в старший розряд.

Аналогічно лічильник працює в режимі зворотного рахунку.

Мікросхема розміщена в корпусі 238.16-1 і по основних електричним параметрам відповідає рівню аналога фірми TI.



Рис.7. Умовно графічне позначення схеми КР1533ИЕ6

3.3 Компаратор(КР1533СП1)

Микросхема предназначена для сравнения четырехразрядных двоичных чисел, представленных в прямом коде. Сравнение чисел производится со старших разрядов. Если они различны, то эти разряды и определяют результат сравнения, если они равны - проводится сравнение последующих младших разрядов и т.д. 0Микросхема имеет необходимые средства для наращивания разрядности сраниваемых чисел без использования дополнительных внешних логических элементов. При этом выходы A>B, A<B, A=B микросхемы, производящей сравнение младших разрядов, соединяются с соответствующими входами A>B, A<B, A=B микросхемы, проводящей сравнение более старших разрядов числа. На вход А=В микросхемы, проводящей сравнение самых младших разрядов числа, должен быть подан высокий уровень напряжения. Микросхема размещена в корпусе 238.16-1 и по основным электрическим параметрам превосходит уровень аналога фирмы TI.



Рис.8. Умовно графічне зображення схеми КР1533СП1

Табл. 4. Таблиця істинності КР1533СП1

Входы сравнения	Входы наращивания	Выходы
A3, B3	A2, B2	A1, B1	A0, B0	A>B	A<B	A=B	A>B	A<B	A=B
A3>B3	X	X	X	X	X	X	1	0	0
A3<B3	X	X	X	X	X	X	0	1	0
A3=B3	A2>B2	X	X	X	X	X	1	0	0
A3=B3	A2<B2	X	X	X	X	X	0	1	0
A3=B3	A2=B2	A1>B1	X	X	X	X	1	0	0
A3=B3	A2=B2	A1<B1	X	X	X	X	0	1	0
A3=B3	A2=B2	A1=B1	A0>B0	X	X	X	1	0	0
A3=B3	A2=B2	A1=B1	A0<B0	X	X	X	0	1	0
A3=B3	A2=B2	A1=B1	A0=B0	1	0	0	1	0	0
A3=B3	A2=B2	A1=B1	A0=B0	0	1	0	0	1	0
A3=B3	A2=B2	A1=B1	A0=B0	X	X	1	0	0	1
A3=B3	A2=B2	A1=B1	A0=B0	1	1	0	0	0	0
A3=B3	A2=B2	A1=B1	A0=B0	0	0	0	1	1	0

3.4 Дешифратор(КР514ИД1)

Мікросхема забезпечуює індикацію десяти цифр від « 0» до «9» і п'яти нестандартних символів. При подачі на входи 1, 2, 4, 8 рівнів логічних одиниць індикація відсутня. Використання резисторів R1 - R7 спільно з мікросхемою КР514ІД1(Рис.9) необхідно для обмеження струму через сегменти індикатора і колектори вихідних транзисторів мікросхеми.

Їх номінал розраховується з допустимого струму сегментів індикатора, напруги на цих сегментах в режимі світіння і напруги живлення + Uп, що подається на об'єднані аноди індикатора. Мікросхема КР514ИД1(Рис.15) призначена для використання з індикаторами з роз'єднаними анодами. Мікросхема забезпечена прямим входом дозволу Е. роботи мікросхеми дозволяється при подачі логічної одиниці на цей вхід. При подачі на цей вхід рівня напруги логічного нуля незалежно від двійкового коду на входах 1, 2, 4, 8 всі сегменти індикатора гасяться. На семисегментий індикатор виводяться числа що подаються на дешифратор, за табл.5

Табл. 5. Таблиця істинності

Десятичный код символа	Двоичный Код символа	Шеснадцатиричный код символа	Отображаемый символ
0	0000	0	0
1	0001	1	1
2	0010	2	2
3	0011	3	3
4	0100	4	4
5	0101	5	5
6	0110	6	6
7	0111	7	7
8	1000	8	8
9	1001	9	9
10	1010	A
11	1011	B
12	1100	C
13	1101	D
14	1110	E
15	1111	F	-

Та частина таблиці,табл.4, яка залита зеленим кольором відноситься, як Ви розумієте якраз до додаткових символів відображуваним описуваними тут дешифраторами. Щиро сподіваюся, що представлена тут інформація допоможе тим, хто конструює різні пристрої з використанням дешифраторів серії КР514ИД1,Рис.9.

Рис.9. Умовно графічне позначення КР514ИД1

4. Опис роботи схеми та її діагностика

Після скидання на лічильнику та регістрах значень: на регістр RG1, записується число «2», через подачу цього числа у двійковому вигляді на інформаційний вхід. Дане число буде використовуватися як операнд що буде змінюватися. На регістр RG2, записуеться число «9», подаючи його у двійковому вигляді на інформаційні входи регістра. Данне число не буде змінюватися, і буде служити для порівняння з ним отриманих чисел.

З регістр RG1 через інформаційні виходи виводиться число на лічильник СТ2\10(КР1533ИЕ6). До входу «+1» лічильника підключений генератор, який подає сигнал на лічильник для виконання відповідної операції. Лічильник починає свою роботу тільки після натисканні «кнопки пуска», що приводить лічильник у стан 0. Таким чином число з регістра після проходження можна буде зобразити як n+1.

На виході з лічильника отримане число ми порівнюємо з числом записаного на RG2 за допомогою компаратора (КР1533СП1). Який порівнявши число подає на лічильник сигнал про скидання якщо число з регістр більше ніж число що вийшло з лічильника.

Таким чином ми запобігаємо переповненню значень що може виводити семи сегментний індикатор. Тому в завданні виникає умова що n+1<9. Саме за допомогою компоратора та виводу скидання ця умова реалізується.

Після лічильника, число, якщо воно не більшим чим те що записане у RG2, йде на дешифратор, який своєю схемою(КР514ИД1) передбачає трансформування числа у двійковому сигналі в число що буде виводитись на семи сегментний індикатор. Таким чином число що буде виводитися на інформаційні входи дешифратора, будуть транслюватися як керуючий сигнал для семи сегментного індикатора, виводячи на нього задане число.

Таким чином, ми отримуємо що семи сегментний індикатор починає показувати поступово числа від 2 до 9, при числі більше ніж 9 проходить скидання на лічильнику та повертається у стан 0, що починає рахунок з початку.

Отже, в певний момент часу на лічильнику буде число «6» після операції «+1» на виході ми отримуємо число «7», що попадає в компаратор де проходить перевірку, в кінці ми отримуємо що «7<9». Після чого він попадає на дешифратор після якого виводиться на семисегментий індикатор число «7».

Список літератури

1. Алексенко О.Г., Шагуріна П.І. Мікросхемотехніка: Учеб. посібник для вузів. - М.: Радіо і зв'язок, 1990, - 496 с.

2. Бабич М.П., ​​Жуков І. А. Комп'ютерна схемотехніка. Навч. посібник. - К.: НАУ, 2002. - 508 с.

3. Прикладна теорія цифрових автоматів/К.Г. Самофалов, А.М. Романкевич, В.М. Валуйський та ін - К.: Вища шк., 1987. - 375 с.

4. Схемотехніка ЕОМ: Підручник/За ред. Г.Н. Соловйова. - М.: Вища. шк., 1985. - 391 с.

5. Нефедов А.В. Інтегральні мікросхеми та їхні зарубіжні аналоги: Справ. Т.3. - М.: кубком-а, 1997. - 544 с.

6. Логічні ІС КР1533, КР1554: Справ. У 2-х частинах/І.І. Петровський, А.В. Прибильський, А.А. Троян, В.С. Чувельов. - М.: Біном, 1993. - 496 с.

7. Логічні основи і схемотехніка цифрових ЕОМ: Практикум. /В.І. Жабін, В.В. Ткаченко, А.А. Зайцев, Р.Л. Антонов - К.: ВЕК +, 1999. - 128 с.

8. ГОСТ 2.743-91. ЕСКД. Позначення умовні графічні в схемах. Елементи цифрової техніки. - Введ. 01.01.93.

9. http://cxemotexnika.com

Размещено на Allbest.ru

...