Разработка стенда для исследований работы j-k триггера

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Министерство просвещения ПМР

ГОУ «Тираспольский Техникум Информатики и Права»

Дипломная работа

Тема: Разработка стенда для исследований работы j-k триггера

г. Тирасполь 2014

Реферат

Все триггеры представляют собой элементарный автомат, включающий собственно элемент памяти (ЭП) и комбинационную схему (КС), которая может называться схемой управления или входной логикой.

В технической части работы описана разработка лабораторного стенда для исследования работы J-K триггеров, которые широко используются в устройствах вычислительной техники. Проведено схемотехническое моделирование работы триггеров и логических устройств, на которых он построен. Получена действующая схемотехническая модель J-K триггера на КМОП транзисторах. По результатам моделирования были приняты технические решения по разработке стенда, выбрана элементная база и описаны технология изготовления печатной платы и процесс изготовления стенда.

Проблема качества продукции носит в современном мире универсальный характер. От того, насколько успешно она решается, зависит многое в экономической и социальной жизни страны. Объективный фактор, объясняющий многие глубинные причины наших экономических и социальных трудностей, снижающихся темпов экономического развития за последние десятилетия, с одной стороны, и причины повышения эффективности производства и уровня жизни в развитых странах Запада, с другой это качество создаваемой и выпускаемой продукции.

Ни для кого не секрет, что компьютеризацию сегодня принято считать панацеей - только компьютер может повысить эффективность образования и промышленности, банковского дела и торговли, объединить через Интернет весь мир! И, очевидно, эта "пандемия" неостановима... Как всякий новый этап в развитии общества, компьютеризация несет с собой и новые проблемы. И одна из наиболее важных - экологическая. Много слов в печати и в других СМИ сказано о вредном влиянии компьютера на здоровье пользователей. Некоторые бойкие авторы даже грозят вымиранием человечеству, сидящему за дисплеями.

Оглавление

Введение

Глава 1. Техническая часть. Разработка стенда для исследований работы j-k триггера

1.1Аналитический обзор по теме

1.1.1 Триггеры RS-типа

1.1.2 Триггеры J-K-типа

1.1.3 Триггер T-типа

1.1.4 Триггеры D-типа

1.2 Обзор программ для исследования и проектирования элементов электроники

1.3 Исследование j-k триггера с помощью программы Protel

1.4 Изготовление печатной платы

1.5 Выводы по технической части

Глава 2. Экономическая часть. Понятия качества продукции. Показатели качества

2.1 Понятия и показатели качества продукции

2.2 Управление качеством продукции

2.3 Стандартизация и сертификация продукции

2.4 Качество продукции в Приднестровье

2.5 Выводы по экономической части

Глава 3. Охрана труда. Безопасность работы за персональным компьютером

3.1 Анализ условий труда

3.2 Требования к освещению в помещениях с электронной техникой

3.3 Обеспечение электробезопасности

3.4 Общие санитарно-гигиенические требования к воздуху рабочей зоны

3.5 Требования к видеосистеме

3.6 Требования к рабочему месту при работе с электронной техникой

3.7 Требования безопасности при работе с компьютерной техникой

3.8 Требования пожарной безопасности

3.9 Выводы по охране труда

Заключение

Список литературы

Введение

Основу элементной базы современной цифровой электронной техники составляют интегральные микросхемы (ИМС) - типовые узлы, обладающие определенными функциональными свойствами. Такая элементная база определяет подход к разработке электронных устройств, как к анализу и синтезу отдельных функциональных узлов, образующих функциональные модули. Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое.

Триггеры в современной схемотехнике цифровых устройств играют исключительно важную роль. Достаточно сказать, что любой регистр представляет собой совокупность триггеров. А регистры - это самые распространенные устройства вычислительной техники. Любой микропроцессор или микроконтроллер содержат в себе огромное количество регистров различного назначения. Поэтому от работоспособности триггеров зависит быстродействие и качество работы практически всех вычислительных устройств.

Современная рыночная экономика предъявляет принципиально новые требования к качеству выпускаемой продукции. Качество продукции относится к числу важнейших показателей деятельности предприятия. Повышение качества продукции в значительной степени определяет выживаемость и успех предприятия в условиях рынка, темпы технического прогресса, внедрения инноваций, рост эффективности производства, экономию всех видов ресурсов, используемых на предприятии.

В современной жизни компьютер широко применяется в жизни человека: и дома, и в офисе, и в магазине, и в производстве, другими словами компьютеры прочно вошли в повседневную жизнь людей и их использование постоянно увеличивается. Не секрет, что компьютеры в основном используются как вспомогательные средства обработки информации, и такое введение компьютерных технологий принципиально изменило характер труда офисных работников и требования к организации и охране труда.

Глава 1. Техническая часть. Разработка стенда для исследований работы j-k триггера

1.1 Аналитический обзор

Рассмотрение триггеров вида важно по той причине, что они, кроме того, что имеют достаточно большое самостоятельное применение, являются по существу основными (базовыми) ячейками всех триггерных устройств, выполняя в них функции собственно триггеров определенного функционального типа. Наиболее часто в качестве собственно триггера используются асинхронные триггеры и типов. Однако в качестве собственно триггера применяются и другие триггеры. Важно только, чтобы эти триггеры удовлетворяли двум требованиям: обладали полной системой переходов и выполнялись с возможно меньшим числом элементов (вентилей).

Второе требование вытекает из условия, что собственно триггеры являются составной частью любого триггерного устройства и поэтому с целью сокращения аппаратурных затрат они должны иметь минимальное число элементов. Обращаясь к обобщенной схеме триггера, можно сказать, что собственно триггер есть не что иное, как триггерное устройство, у которого отсутствует устройство управления. В дальнейшем такие триггеры будем называть элементарными или простыми.

Требование полноты переходов означает, что для двух устойчивых состояний (состояние называются единичными, а - нулевым) триггер обязан иметь следующие переходы при воздействии входных сигналов: . В частности переходы и означают, что при воздействии входных сигналов триггер должен сохранять свое предыдущее состояние, т.е. . Требование реализации с минимальными затратами по числу вентилей указывает на то, что триггер должен представлять собой асинхронный автомат с возможно меньшим числом входов. К числу таких принадлежат автоматы с двумя входами.[1]

В общем случае для n сигналов, каждый из которых принимает два значения, существует их возможных комбинаций. В результате, если n представляет собой число входов триггера, а его выходная функция принимает K дискретных значений, то формально можно построить триггеров различного логического типа. Учитывая, что выходная функция триггера может принимать пять значений, т.е. триггер может иметь пять логических состояний на выходе, а именно:

0 - триггер постоянно находится в нулевом состоянии независимо от изменения сигналов на его входе;

1 - триггер постоянно находится в единичном состоянии независимо от изменения сигналов на его входе;

состояние триггера не изменяется при изменении входных сигналов, причем может быть либо , либо ;

состояние триггера изменяется на противоположное при изменении входных сигналов, причем может быть изменение состояние 1 на состояние 0 или обратно;

Х - неопределенное состояние триггера, характеризующееся тем, что в процессе действия информационного сигнала на входе триггера, выходные логические уровни плеч триггера и одинаковы ( или ), а после окончания действия информационного сигнала триггер может перейти в состояние или с равной вероятностью, то число теоретически возможных типов триггеров с n информационными входами равно , где 5 - количество возможных состояний на выходе триггера, - количество наборов содержащих все n входные переменные. Следовательно, при числе входов 2 (n=2) формально существует 625 типов триггеров (автоматов). Однако большинство из них либо не обладает полной системой переходов, либо тривиальны, либо просто бессмысленны. Примерами таких автоматов можно назвать автоматы, которые на всех наборах переменных принимают постоянные значения 0, 1, , или неопределенное значение, или их комбинацию, например 0, Х, Q, X и т.д. Поэтому их 625 можно назвать сравнительно небольшое число триггеров (автоматов), которые могут обладать полной функцией переходов и иметь практический интерес. Технически реализуемых триггеров с одним информационным входом только 2, с двумя информационными входами - 24. Наиболее распространены двухвходовые триггеры, но синтезировано только восемь их типов, среди которых три - универсальные. Законы функционирования большинства из них приведены в таблице 1.1.

Законы функционирования триггеров Таблица.1.1

Каждый из этих триггеров (автоматов) (табл.1.1.) может быть исследован на предмет его принадлежности к элементарному триггеру. Однако элементарные триггеры необходимо выбирать среди автоматов, в которых отсутствуют состояния типа , два , поскольку реализация таких состояний требует наибольших затрат по числу элементов. Наибольший интерес для элементарных триггеров представляет автоматы 1, 2, 3 (табл.1.1.).

1.1.1. Триггеры RS-типа

Автомат, поведение которого описывается переходами 1, носит название триггера RS-типа. Таким образом, триггером RS-типа называют элементарный автомат с двумя устойчивыми состояниями, имеющих два информационных входа R и S такие, что при R=1 и S=0 триггер принимает состояние 0 (), а при S=1 и R=0 - состояние 1 (). В соответствии с состоянием, принимаемым триггером, вход S называют единичным входом триггера, а вход R - нулевым. Закон функционирования RS-триггера в развернутом виде приведен табл. 1.2.

Как следует из приведенных таблиц, состояние RS-триггера не изменяется (т.е. ), если на обоих его входах действуют сигналы с уровнем 0. При одновременном поступлении на входы R и S сигналов с уровнем логической 1 триггер принимает неопределенное состояние (Х). Поэтому логические устройства на основе RS триггеров должны проектироваться с учетом исключения комбинации R=S=1.[2]

Состояния RS - триггера

Таблица 1.2.

Для нахождения характеристического уравнения RS-триггера запишем данные табл.1.2.

Рис.1.1. Схема одноступенчатого тактируемого RS-триггера

Проводя этап считывания, находим

(1)

Схема такого триггера имеет один выход, т.е. являются однофазной. На практике наиболее часто применяются RS-триггеры, обладающие как прямым, так и инверсным выходами, выполненные на элементах И-НЕ, ИЛИ-НЕ. Уравнения последних можно получить посредствам преобразования характеристического уравнения RS-триггера. Применив правило де Моргана (законы дуальности) к уравнению RS-триггера, получим

; (2)

. (3)

Схемы RS-триггеров, построенные по уравнениям (2) и (3), их обозначения и диаграммы работы приведены на рис.1.2.

Из диаграммы видно, что смена информации на его входах в процессе записи (момент ) отражается на его выходах (), что характеризует схему как триггер вида L.

Характеристическое уравнение такого триггера записывается следующим образом:

Составляя табл. 2. и 3., нетрудно заметить, что рассматриваемый автомат аналогичен триггеру RS-типа, но в отличие от него управляется инверсными сигналами. Поэтому такой автомат часто называют триггером RS-типа с инверсным управлением (инверсный RS-триггер) и обозначают как триггер вида .

Характеристическое уравнение триггера применительно к входам R и S имеет вид:

; (4)

Причем наличие черты указывает на тот факт, что триггер по информационным входам управляется сигналами с уровнем логического 0, т.е. в режиме хранения информации на входах и действуют уровни логической 1. Однофазный вариант триггера, выполненного в базисе элементов ОФПН по уравнениям (4), и его условное обозначение приведены на рис.1.2.



Пара фазный вариант триггера, имеющего прямой и инверсные выходы, получатся либо путем инвертирования сигнала Q, либо посредствам преобразования уравнений (3.4) в базисе элементов И-НЕ:

(5)

Триггер, построенный в соответствии с уравнением (5), и его условное обозначение показаны на рис.1.3.

1.1.2 Триггеры J-K-типа

Триггером J-K типа называется устройство с двумя устойчивыми состояниями и двумя входами J и K, которое при условии J*K=1 осуществляет инверсию предыдущего состояния (т.е. при ; ), а в остальных случаях функционируют в соответствии с таблицей истинности R-S-триггера, при этом вход J эквивалентен входу S, а вход K - входу R. Триггер обладает полной системой переходов и вместе с тем у него отсутствуют запрещенные комбинации входных сигналов [2].

Занесем данные таблицы на карту Карно:

Из карты Карно, проведя этап считывания, находим характеристическое уравнение триггера:

(6)

Построение триггера непосредственно по уравнению (6) приводит к схеме асинхронного JK-триггера, показанного на рис.4.

Если уровень 1 на входах J и K действует постоянно, то триггер будет находиться в колебательном режиме, поочередно переключаясь из 1 в 0 и из 0 в 1. Для устранения такого недостатка необходимо, чтобы комбинация сигналов J=K=1 оканчивалась сразу после переключения триггера в инверсное состояние. Последнее означает, что при комбинации сигналов J=K=1 триггер должен управляться не потенциальными, а импульсными сигналами, т.е. сигналами ограниченной и в данном случае жестко фиксированной длительностью.



Поскольку для выполнения такого требования в состав триггера необходимо дополнительно ввести схему управления, то схема триггера, не является элементарной. Триггер J-K-типа относится к разряду универсальных триггеров, поскольку на его основе путем несложных внешних комбинационных изменений можно получить схемы выполняющие функции R-S,D- и T- триггеров. Способы применения триггера J-K-типа в качестве D-, T- и R-S-триггеров показаны на рис. 1.5 [3].

Из рис.1.5. видно, что триггер J-K-типа будет функционировать в качестве D-триггера, если его вход J через инвертор подключить ко входу K. В этом случае вход J выполняет функцию входа D, а все устройство в целом реализует таблицу переходов D-триггера.

Организация триггера со счетным входом показана на рис. 5, б. Счетный триггер на основе J-K-триггера получается при условии объединения входов J и K. R-S-триггер получается из триггера J-K-типа простым наложением ограничения на комбинацию входных сигналов J=K=1, т.е. эта комбинация сигналов не должна появляться на информационных входах триггера.

Триггеры J-K-типа находят применение при построении пересчетных схем, схем сдвиговых регистров, в устройствах управления и т.д.

1.1.3 Триггер T-типа

Триггер Т-типа (счетный триггер) называют логическое устройство с двумя устойчивыми состояниями и одним входом Т, изменяющее свое состояние на противоположное всякий раз, когда на вход Т поступает управляющий (счетный) сигнал. Закон функционирования триггера Т-типа приведен в таблице 1.4.

Состояния триггера Т-типа.

Таблица 1.4

Этот триггер имеет один информационный вход Т. Из таблицы видно, что при отсутствии информационного сигнала (Т=0) триггер Т-типа сохраняет свое исходное состояние 1 или 0, а при подаче информационного сигнала всегда переходит в инверсное состояние. Поскольку смена состояний триггера под действием входных сигналов эквивалентна счету, то такой триггер как бы осуществляет подсчет сигналов на 2, поэтому его часто называют счетным триггером или триггером со счетным входом. Иными словами, на выходе такого триггера, в ответ на два импульса на входе, появляется один импульс на выходе [3].

Характеристическое уравнение T-триггера имеет вид:

(7)

Непосредственное построение триггера по уравнению (7) дает схемное решение Т-триггера (рис 1.6.)

Сопоставляя схемы триггеров Т - и JK-типов (рис. 4. и рис. 6.) нетрудно заметить, что триггер Т-типа получается, как уже отмечалось (рис. 5, б), из триггера JK-типа посредствам объединения его информационных входов. Следовательно, этот триггер, как и триггер JK-типа на рис. 6. относится к разряду триггеров, управляемых импульсными сигналами, и поэтому не может являться элементарным.

Из этих двух примеров видно, что при наличии операции счета, которая в табл. 1. для различных комбинаций входных сигналов и отражена символом , синтез триггеров по их характеристическим уравнениям приводит к асинхронным триггерам, которые не могут являться элементарными ввиду сложности выполнения требований по длительности входных сигналов. По этой причине отпадает надобность в исследовании на принадлежность к элементарным всех триггеров, имеющих в таблице истинности операцию счета (триггеры под номерами 9, 10, 12, 14, 16, 17 и т.д. табл.1). Необходимо отметить, что рассмотренные элементарные триггеры реализуются с минимальными затратами по числу типовых элементов и именно они используются при синтезе более сложных триггерных устройств [2].

1.1.4 Триггеры D-типа

Триггером D-типа, известным под названием триггера задержки, называют логическое устройство с двумя устойчивыми состояниями и одним информационным входом D (от англ. Delay -- “задержка”). Закон функционирования триггера D-типа приведен в табл. 1.5 и аналитически описывается уравнением:

Функционирование триггера D-типа

Таблица.1.5.

Dn	Qn+1
0	0
1	1

То, что триггер имеет один информационный вход, в ряде случаев является достоинством триггеров D-типа по сравнению с триггерами с двумя информационными входами, поскольку в 2 раза сокращается число межкаскадных связей, требуемых для передачи информации. Именно в силу этого положительного свойства триггеры D-типа весьма широко применяются в интегральной схемотехнике при проектировании цифровых устройств.

Построение триггера по характеристическому уравнению приводит к схеме, представляющей собой вентиль И с одним входом. Поскольку сигнал на выходе такой схемы отслеживается с некоторой задержкой, то триггер называют триггером задержки. В асинхронном исполнении D-триггер эквивалентен линии задержки, так как передает логический сигнал на выход с задержкой, определяемой задержкой самого логического элемента. Однако как триггер такая схема, естественно, существовать не может. В качестве триггера схема, описываемая табл. 7, существует только в тактируемом варианте. Но в этом случае она представляет собой один из 625 типов триггеров с двумя входами, а именно триггер под номером 7 в табл. 1.1. Поведение такого триггера в обобщенном виде описывается табл. 8 и характеристическим уравнением вида:

(9)

Реализация триггера по уравнению (9) в базисе ОФПН дает однофазный триггер (рис. 1.7.). В отсутствие тактирующего сигнала (С=0) триггер может находиться либо в состоянии 0 (Q=0), либо в состоянии 1 (Q=1). Пусть триггер находится в состоянии Q=1. В этом случае уровень 1 действует на выходе вентиля В₁ и следовательно, на выходе элемента В₃, выполняющего функцию ИЛИ. Если триггер находится в состоянии 0 (Q=0), то закрыты оба вентиля В₁ и В₂ (на выходах уровни 0) и тем самым поддерживается уровень 0 на выходе Q триггера [1].



Рис. 1.7 Схема однофазного триггера на элементах И, ИЛИ, НЕ

Состояния C_LD триггера Таблица 1.6

Рис.1.8 Схема однофазного C_LD триггера на одном элементе T-TTL-типа

Пусть триггер находится в состоянии Q=0. Установим его в состояние Q=1, для чего на входы подадим комбинацию сигналов C=1, D=1. В этом случае на выходе вентиля В₂, а затем и на выходе Q триггера формируется уровень 1. Последний поступит на вход вентиля В₁ и подготовит его к включению по одному входу. В результате при C=0, то есть при съеме тактирующего сигнала, и при D=1 на выходе вентиля В₁ сформируется уровень 1, который через элемент В₃ подтвердит состояние Q=1 после съема ТИ. Однако такого подтверждения может не произойти, если после окончания ТИ вентиль В₁ не успеет включиться, но уже выключится вентиль В₂, то есть на его выходе сформируется уровень 0 раньше, чем уровень 1 на выходе вентиля В₁. Другими словами мы сталкиваемся с явлением состязаний (гонок) между логическими элементами В₄, В₁ и В₂.Говорят, что элемент В₂ выиграет гонку, если сигнал на его выходе появится раньше, чем на выходе элемента В₁. Поэтому здесь необходима проверка триггера на функциональную надежность. Схема триггера рис.1.9. при наличии состязаний будет считаться функционально надежной, если выполняется условие:

Это выражение можно записать в виде:

Рис. 1.9 Схема пара фазного C_LD триггера (а-в) и диаграмма их работы (г)

Полученное условие для однотипных элементов невыполнимо, так как для них всегда . А это означает, что схема триггера будет функционально надежна, если в качестве вентиля В₁ будет применяться элемент другой, по быстродействию серии ИМС, либо триггер реализуется на одном элементе T-TTL-типа [4].

Различные схемные варианты триггеров D-типа приведены на рис. 1.9, а - в. Поскольку все триггеры вида L, то необходимо следить за тем, чтобы во время действия ТИ информация на входе оставалась постоянной (рис. 1.9, г). Анализируя схемы на рис. 1.9, а-в, нетрудно заметить, что все они выполняют одну и ту же логическую функцию, имеют одну и ту же диаграмму входных и выходных сигналов (рис. 1.9, г), но вместе с тем реализуется на различном числе элементов [4].

Приведенные схемы D-триггеров тактируются сигналами высокого уровня (C=1). Иногда требуются -триггеры, характеристическим уравнением, составленным по карте Карно (рис. 1.10).

(10)

Рис. 1.10 Карта Карно C_LD триггера

В схематическом плане такие триггеры могут быть построены на основе триггеров рис.1.10. посредством замены элементов И-НЕ на элементы ИЛИ-НЕ. Однако наиболее экономичные по числу вентилей однофазный и пара фазный варианты -триггеров, приведенные на рис. 1.11.



Однофазный вариант -триггера (рис.1.11, а) получается из уравнения (10), а пара фазный -- инвертированием правой и левой его частей, то есть из выражения:

.

Обе схемы функционально надежны и работают по низкому уровню ТИ (С=0). Кроме триггеров - и -типов широко применяются триггеры с числом информационных и тактирующих входов больше двух, а также триггеры с совмещенными режимами записи и фиксации информации. В качестве примера покажем триггер, схема которого изображена на рис. 1.12.

Триггер имеет два входа R и S (вход R асинхронный, вход S тактирующий). С этих позиций данный триггер следует назвать триггером -типа. Иногда такой триггер называют двухтактным триггером D-типа. Это объясняется тем, что рассматриваемый и подобный ему триггеры работают, как правило, в режиме требующем двухтактной сетки синхро-частот ТИ₁=С₁ и ТИ₂=С₂. При этом импульс С₁ обнуляет триггер, а импульс С₂ устанавливает его в единичное состояние при условии, что на входе S действует уровень логической 1. В результате при таком режиме работы для установки триггера в любое из двух состояний достаточно подать информационный сигнал только по одному входу аналогично триггерам D-типа [6].

1.2 Обзор программ для исследования и проектирования элементов электроники

Программа OrCAD предназначена для разработки печатных плат, моделирования цифровых устройств и проектирования программируемых логических интегральных схем.

Общими задачами исследований являются анализ и синтез систем. В процессе анализа система выделяется из среды, определяется ее состав, структуры, функции, интегральные характеристики (свойства), а также системообразующие факторы и взаимосвязи со средой. В процессе создается модель реальной схемы, повышается уровень абстрактного описания схемы, определяется полнота ее состава и структур, базисы описания, закономерности динамики и поведения.

В системном исследовании анализируемый объект рассматривается как определенное множество элементов, взаимосвязь которых обусловливает целостные свойства этого множества. Основной акцент делается на выявлении многообразия связей и отношений, имеющих место как внутри исследуемого объекта. Свойства схемы определяются не только и не столько суммированием свойств его отдельных элементов, сколько свойствами его структуры, особыми системообразующими, интегративными связями рассматриваемого объекта.

Специфика системного исследования определяется не усложнением методов анализа (в известном смысле эти методы могут даже подвергаться упрощению), а выдвижением новых принципов подхода к объекту изучения, новой ориентации всего движения исследователя.

Детальное исследование радиоэлектронных устройств на ЭВМ на уровне принципиальных схем можно провести с помощью этой программы

Большинство систем проектирования печатных плат представляет собой сложный комплекс программ, обеспечивающий сквозной цикл, начиная с прорисовки принципиальной схемы и заканчивая генерацией управляющих файлов для оборудования изготовления фотошаблонов, сверления отверстий, сборки и контроля электрических параметров.

Пакет OrCAD рекомендуется как более легкое и дешевое решение для проектирования печатных плат. Данный пакет рассматривается фирмой Cadence как приоритетная система ввода проектов, моделирования и оптимизации схем по различным критериям: модули Capture CIS и PSpice сейчас поставляются в составе пакета PCB Design Studio. Усилены возможности синтеза и моделирования цифровых логических схем модуля NC Sim. Редактор печатных плат OrCAD Layout имеет три различные конфигурации с разными функциональными возможностями. В проекте платы здесь может присутствовать до 30 слоев, 16 из которых могут быть сигнальными. Имеются встроенные средства авто размещения и авто трассировки, а также интерфейс с программой SPECCTRA. Для работы с силовыми цепями используют объединение схемотехнического моделирования в программе OrCAD с функциональным моделированием в программе MATLAB/Simulink.

Protel -- комплексная система проектирования высокоскоростных электронных устройств на базе печатных плат. Пользователь работает с единым проектом, который объединяет ПЛИС-под проект, под проект печатных плат, CAM-под проект. Контроль целостности позволяет отслеживать изменения в частях проектами и синхронизировать их. Используя плату отладки NanoBoard (поддерживает ПЛИС Altera, Xilinx, Actel) возможно отлаживать ПЛИС проекты на этапе создания принципиальной схемы.

Редактор принципиальных схем позволяет создать принципиальные схемы с последующей реализацией устройства в виде печатной платы или на базе ПЛИС. Обширные навигационные возможности и мощная система верификации в купе с концепцией многоканальности позволяет довольно просто вести проектирование устройства в любом направлении: сверху вниз или снизу вверх. При этом не нет никаких ограничений на глубины иерархической структуры или числа страниц принципиальной схемы, что позволяет описывать проекты любой сложности.

Многоканальность позволяет многократно использовать единожды созданный фрагмент принципиальной схемы и вносить коррективы в сложные иерархические структуры без "разложения" иерархии. В любой момент возможно поменять число каналов ("копий" фрагмента) или внести изменения любые изменения. Поддержка многоканальности и на уровне топологии позволяет четко разделить каналы по комнатам и от трассировать их "подобным" образом.

Высокая эффективность достигается так же за счет простого в использовании и мощного по сути инструментария по размещению электрических связей на любом уровне: от соединения двух компонентов до объединения модулей, причем как с помощью проводников, так и с помощью шин [5].

Protel позволяет выполнять смешанное моделирование в реальном времени. Запуск цифроаналогового моделирования на базе SPICE происходит непосредственно с введенной принципиальной схемы и дает в распоряжение разработчика мощные средства анализа, включая такие как вариация параметров и статистический анализ методом Монте Карло. Предварительный расчет импедансов и возможных изменений сигналов выполняется на схемотехническом уровне еще до этапа компоновки и трассировки печатной платы, позволяя предотвратить возможные проблемы на ранних стадиях проектирования и правильно подобрать элементную базу.

Целостность сигналов может быть проанализирована при верификации (функция DRC) топологии. В этом случае ограничения на возможные искажения задаются как и прочие правила проектирования (о нарушение которых выдаются соот. сообщения).

В случае обнаружения проблем, связанных с целостностью сигналов, функция Termination Advisor поможет разработчику подобрать необходимую схему согласования для устранения выявленных недостатков.

Protel - первая система проектирования устройств, реализуемых в виде печатной платы, признающая важность и актуальность программируемой логики в современных электронных устройствах. Подобное понимание реализуется в виде обширного инструментария для проектирования устройств на базе ПЛИС, при этом от разработчика не требуется знания языка VHDL - проект может быть введен в виде принципиальной схемы с использованием поставляемых библиотек готовых логических устройств (подобные библиотеки полностью синтезированы и протестированы).

Облегчает выполнение подобных задач уникальная технология компании Altium - LiveDesign, позволяющая в интерактивном режиме разрабатывать и отлаживать проектируемое устройство непосредственно в кристалле. Комбинация виртуального инструментария и технология периферийного сканирования позволяют разработчику постоянно "взаимодействовать" с выполняющимся проектом в плате отладки NanoBoard и "видеть" реальные сигналы в ПЛИС. Изменение проекта может быть перезагружено в NanoBoard в любой момент. Этот процесс взаимодействия в реальном времени с "живым" проектом компания Altium и называет LiveDesign. Эта технология позволяет быстро разработать устройство на базе ПЛИС и не только отказаться от использования описания на языке VHDL, но и от VHDL-моделирования.

Утомительная и кропотливая работа по «распиновке» ПЛИС и топологии теперь может выполнять автоматически. Инструментарий автоматического (или ручного) переназначения выводов автоматически оптимизирует «распиновку» ПЛИС для более качественной трассировки топологии.

С мощной системы задания правил проектирования и контроля пользователь получает полный контроль над процессом проектирования топологии. Система задания правил проектирования состоят из 49 позиций, разбитых на 10 категорий, включая такие как: привила трассировки, производства, правила проектирования высокочастотных блоков и т.д. Использую технологию запросов пользователь может точно описать область действия того или иного правила, а используя гибкую иерархию можно использовать одно и то же правило на разных уровнях проекта (например, весь проект или класс цепей, или класс компонентов, или цепь проходящая по внутреннему слою и т.д.) Например, пользователь может описать требуемые толщины проводников и зазоры между ними, которые будут жестко соблюдаться во время интерактивной и автоматической трассировки.

Protel 2004 поставляется с обширнейшими интегрированными библиотеками (в компонент включена вся необходимая информация: УГО, корпус, SPICE 3f5/Xspice-модель, модель для анализа целостности). Поставка включает в себя более 68 000 компонентов. Найти требуемый компонент среди такого обилия помогает гибкая система поиска компонентов, а преемственность снизу-вверх позволяет использовать собственную элементную базу из предыдущих версий.

Использование встроенного топологического трассировщик Situs дает мощный инструментарий для решения задач трассировки печатных плат с высокой плотностью компоновки элементов.

В отличие от традиционных трассировщиков Situs "умеет" прокладывать печатные проводники по не ортогональным направлениям с интеллектуальным выбором слоев.

Топологические алгоритмы трассировки позволяют выполнять трассировку очень эффективно даже при использовании компонентов сложной формы, при этом удается избегать лишних этапов "зачистки" топологии. Новая версия этого трассировщика значительно повышает процент завершенности трассировки и улучшает работу с экранными и "расщепленными" экранными слоями, и повышает эффективность применения перешейков проводников у планарных контактных площадок.

Protel поддерживает широкий перечень выходных форматов, таких как: ODB++, Gerber, NC Drill, IPC-D-356, VHDL, может генерировать списки соединений в форматах большинства сторонних систем проектирования, а так же генерировать разнообразные отчеты (например, Bill of Materials, на основе которого довольно просто оформить перечни элементов и спецификации по ЕСКД с помощью утилиты Документатор отечественной разработки).

Встроенная и полностью интегрированная с системой проектирования топологии система технологического анализа и предпроизводственной доработки топологий CAMtastic позволяет выполняет 18 разнообразных проверок на технологичность проекта с возможностью автоматического устранения большинства ошибок, мощные средства редактирования фотошаблонов, файлов сверловки и фрезеровки позволяет внести необходимые коррективы.

Среди представленного инструментария присутствует обширный набор функций графического редактирование, создание многоместных шаблонов (в том числе и на основе разных топологий) и т.д.

1.3 Практическая часть

1.3.1 Исследование RS триггера с помощью программ Protel и OrCAD

Триггер называется синхронным, если у него помимо информационных входов S и R, существует управляющий вход С. Триггер будет менять свое состояние только при логической 1 на входе С.

Активным сигналом для этой схемы является логическая 1.

Таблица переходов RS триггера.

Таблица.1.7.

С	S	R	Qt+1	Примеч.
0	*	*	Qt	Хранен.
1	0	0	Qt	Хранен.
1	0	1	0	Устан. 0
1	1	0	1	Устан. 1
1	1	1	?	Запрет

Синхронный RS-триггер. RS-триггер - это триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы. RS-триггер используется для создания сигнала с положительным и отрицательным фронтами, отдельно управляемыми посредством стробов, разнесённых во времени. Также RS-триггеры часто используются для исключения так называемого явления дребезга контактов.



Рис.1.13. Схема RS - триггер на элементах 2И-НЕ, собранная в программе Protel.

1.3.2 Исследование JK триггера с помощью программ Protel и OrCAD .

Логика работы входов J, K и C такова: Если на входе J логическая единица, а на входе K - логический ноль, то по спаду синхроимпульса на входе C триггер установится в единичное состояние. Если на входе J - логический ноль, а на входе K - логическая единица, то по спаду синхроимпульса на входе C, триггер установится в нулевое состояние. В случае, когда и на входе J и на входе K логический ноль, то независимо от состояния сигнала на входе C состояние триггера не меняется. Это соответствует режиму хранения информации в триггере. Предпоследний режим работы, когда на обоих входах (J и K) присутствует сигнал логической единицы иногда называют «режимом хранения предыдущего состояния». Это означает, что при приходе каждого тактового импульса, по его заднему фронту состояние триггера меняется на противоположное. Единичное меняется на нулевое и наоборот. В этом случае триггер работает в режиме делителя тактовой частоты на два.

На следующем рисунке показана схема D - триггера типа «защелка» (latch), созданная в программе Protel.

Рис.1.14. Схемное обозначение JK-триггера

JK-триггер значительно сложнее по своей структуре, чем RS-триггер. Он относится к так называемым тактируемым триггерам, то есть он срабатывает по фронту тактового сигнала. Работает точно так же, как и в RS-триггер, то есть отрицательный импульс на входе -R устанавливает прямой выход в нуль, а инверсный -- в единицу, а отрицательный импульс на входе -S устанавливает прямой выход в единицу, а инверсный -- в нуль.

Однако состояние триггера может быть изменено не только этими сигналами, но и сигналами на двух информационных входах J и K и синхросигналом С. Переключение триггера в этом случае происходит по отрицательному фронту сигнала С (по переходу из единицы в нуль) в зависимости от состояний сигналов J и K. При единице на входе J и нуле на входе К по фронту сигнала С прямой выход устанавливается в единицу (обратный -- в нуль). При нуле на входе J и единице на входе К по фронту сигнала С прямой выход устанавливается в нуль (обратный -- в единицу). При единичных уровнях на обоих входах J и K по фронту сигнала С триггер меняет состояние своих выходов на противоположные (это называется счетным режимом). Все, показанные выше входы и выходы, работают точно так же, как и в самом RS-триггере. То есть для нормальной работы на них должен быть подан сигнал логической единицы. При поступлении сигнала логического нуля на вход S, триггер устанавливается в единичное состояние (это, когда на выходе Q - сигнал логической единицы, а на выходе Q - сигнал логического нуля). При поступлении на вход R сигнала логического нуля, триггер сбрасывается в нулевое состояние (на Q - ноль, а на Q - единица)

Табица.1.8. Таблица переходов JK триггера.

С	J	K	Qt+1	Примеч.
0	*	*	Qt	Хранен.
1	0	0	Qt	Устан. 1
1	1	0	1	Устан. 1
1	0	1	0	Устан. 0
1	1	1	Qt	Инверсия

При J = K =0 С - сигнал не может открыть входные элементы 1 и 2, и

триггер находится в режиме хранения. При J = 1, K = 0 синхросигналом может быть открыт лишь элемент 1 и только при условии, что перед поступлением С - сигнала на выходе триггера был 0 (Q = 0, Q = 1). Тогда по срезу синхросигнала триггер переключится в 1. Если же до синхросигнала был в 1, то он так и останется в 1. Таким образом, J - вход выполняет функции синхронизированного S - входа. В силу симметрии схемы легко показать, что K - вход выполняет функции синхронизированного R - входа, переводя триггер в 0. Таким образом, при разноименных уровнях на J - и K - входах JK - триггер ведет себя как синхронный непрозрачный RS - триггер.

Существенно отличным от RS - триггера является поведение JK - триггера при J = K =1. Для RS - триггера такое состояние входов запрещено.

При любом состоянии триггера сигналы обратной связи открывают для С - сигнала именно тот входной конъюнктур, пройдя через который, С - сигнал переведет триггер в противоположное состояние. Таким образом, при J = K = 1 по срезу каждого сигнала JK - триггер меняет состояние своих выходов на противоположное. Это так называемый счетный режим, или Т- режим работы триггера (от слова toggle - кувыркаться).



Рис.1.15. Временная диаграмма J-K триггера

Временными параметры JK - триггер, да и вообще любого непрозрачного триггера являются: задержка распространения от синхровхода до выхода (или до каждого из выходов); времена подготовки и выдержки по управляющим, в данном случае по J - и K - входам; минимально допустимая длительность С - сигнала; минимально допустимый период следования С - сигналов; для схем, в которых возможны гонки по С - входу, еще и максимально допустимая длительность фронтов С - сигнала.

Непрозрачные триггеры кроме штатных входов - синхровхода С и управляющих входов D, J, K часто дополняют независимыми от них R - и S - входами. При этом схема строится так, что R - и S - входы имеют приоритет в своем воздействии на триггер по отношению к штатным входам, т. е. R - или S - входы устанавливают диктуемое ими состояние триггера независимо от сигналов, поступающих в это время на штатные входы, в том числе и на вход С.

Поэтому такие R - и S - входы называют асинхронными. По окончании асинхронного сигнала установленное им состояние сохраняется вплоть до очередного активного фронта С - сигнала. По этому фронту триггер срабатывает уже в соответствии с этим с этим установленным состоянием и с действующими в данный момент уровнями на штатных управляющих входах.

Существенно, что асинхронными входами, т. е. входами, результат действия которых не зависит от уровня С - сигнала, можно снабдить лишь непрозрачные триггеры. Прозрачная защелка, например, не сможет сохранить установленное R- входом состояние, если R - сигнал окончился во время действия С - сигнала, поскольку из-за прозрачности не ее выходе тут же установится уровень D - входа [7].

Прозрачность - свойство триггера при активном уровне С - сигнала адекватно в соответствии с его типом (например, RS) отслеживать на выходе все переключения управляющих входов; если это D - триггер, то просто повторять состояния D - входа. Можно сказать, что прозрачный триггер при активном С - уровне ведет себя как асинхронный. Встречающиеся в некоторых источниках термины «триггер, переключаемый уровнем» или «триггер со статическим входом» при их правильном употреблении эквивалентны термину «прозрачный триггер».

Прозрачность в таком понимании может быть лишь свойством триггера, переключаемого передним фронтом С - сигнала, ибо если триггер переключается только на заднем фронте, то для проявления свойства прозрачности у него в силу определения просто не останется времени.

Непрозрачность - свойство триггера даже при активном уроне С - сигнала не передавать на выход изменений управляющих входов, происшедших вскоре после переключающего фронта С - сигнала, вплоть до поступления очередного переключающего фронта. Если переключающий фронт - задний, то сразу после него уровень С - сигнала становится пассивным. Этого уже достаточно, чтобы никакие изменения управляющих уровней, происшедшие вскоре после переключающего фронта, не проникли на выход триггера. Поэтому, чтобы триггер имел статус непрозрачного, от него требуется, чтобы после окончания изменений на входе установившиеся состояния управляющих уровней не попали на выход даже тогда, когда синхросигнал снова станет активным, вплоть до поступления его заднего, т. е. переключающего фронта.

1.4 Изготовление печатной платы

Платы с печатными проводниками и контактными площадками удобно использовать лишь тогда, когда устройство предварительно хорошо отработано. В процессе настройки приходится несколько раз демонтировать отдельные детали и устанавливать другие, а печатные контактные площадки под действием многократных тепловых и механических нагрузок, как правило, отслаиваются. Поэтому на этапе отладки схемы лучше применять монтажные платы, которые являются как бы макетом будущей печатной платы.

Пластину требуемых размеров из не фольгированного изоляционного материала (текстолит, гетинакс, фанера) обрабатывают с одной стороны мелкозернистой наждачной бумагой, обезжиривают и укрепляют необработанной стороной на деревянной дощечке толщиной 15-- 20 мм. Сверху на пластину накладывают и в нескольких точках приклеивают лист бумаги с эскизом будущей печатной платы. В точках крепления выводов, изгиба проводников схемы, выводных контактных площадок сверлом 0 1--1,5 мм сверлят отверстия так, чтобы сверло, пройдя пластину насквозь, углубилось в дощечку на 10--12 мм. В полученные отверстия вставляют металлические штыри подходящего диаметра так, чтобы они выступали над поверхностью пластины на 5--10 мм. Можно использовать мелкие гвозди или отрезки жесткой проволоки.

Затем из луженого одножильного провода диаметром 0,3--0,5 мм изготовляют проводники платы. Для этого провод в соответствии с эскизом протягивают от штыря к штырю, обматывая каждый из них одним-двумя витками. Когда все соединения выполнены, эскиз, разрывая, удаляют пинцетом. Проводники должны быть плотно прижаты к поверхности.

После этого на участки проводников, расположенные между штырями, кисточкой осторожно наносят эпоксидный клей в таком количестве, чтобы проводники оказались приклеенными к поверхности платы. Необходимо следить за тем, чтобы клей не попал на штыри и витки провода, намотанные на них. После полного затвердевания клея штыри удаляют и готовую плату снимают с дощечки. Образовавшиеся на плате петли провода будут удобными контактными площадками для присоединения выводов радиоэлементов. Закончив отладку схемы, отрабатывают рациональную компоновку элементов и уточняют эскиз.

Компоновка элементов на макетной плате.

Работа по размещению элементов на плате значительно упрощается, если воспользоваться следующим приемом. На лист ватмана с размерами будущей платы наносят слой пластилина толщиной 2--4 мм. Этот лист в нескольких точках приклеивают к другому листу ватмана или миллиметровки.

В пластилин, слегка вдавливая выводы, устанавливают радиоэлементы и микросхемы. Необходимо при этом учитывать принципиальные особенности устройства (взаимовлияния цепей, температурные режимы элементов и т.д.), уменьшать длину соединительных проводников, не делать перемычек.

Выводы элементов предварительно изгибают соответствующим образом (формуют). Линии будущих печатных проводников прочерчивают на пластилине шилом. Перемещая элементы, находят наиболее рациональную компоновку.

Затем, поочередно снимая каждый элемент с макета, прокалывают шилом оба листа в точках будущих отверстий в плате. По нескольку проколов тонкой иглой делают вдоль будущих печатных проводников. После этого элемент устанавливают на прежнее место.

Отклеивают нижний лист, рисуют на нем соединения и обозначают места расположения элементов. Рисунок соединений переносят на фольгированную заготовку. После этого детали с макетной платы снимают. Макетная плата может быть использована несколько раз.

В качестве основы для макетирования можно применить пластину пенопласта толщиной 25--30 м. В этом случае выводы элементов формуют и вдавливают в пенопласт. Когда наиболее рациональный вариант размещения выбран, на пенопласте чертят две взаимно перпендикулярные базовые линии. С помощью чертежного измерителя расстояния от базовых линий до контактных площадок измеряют и переносят на миллиметровую бумагу. Отметки соединяют линиями, завершая тем самым подготовку рисунка печатной платы.

Лист миллиметровой бумаги можно сразу наложить на пластину и, устанавливая элементы, прокалывать и бумагу. После определения наилучшей компоновки рисуют на миллиметровке соединения и снимают поочередно элементы, помечая на бумаге их схемный номер.

Разметка печатной платы под некоторые микросхемы и малогабаритные элементы (миниатюрные трансформаторы, реле и др.) с торцевым расположением выводов довольно трудоемка.

Разметка упрощается, если на поверхность платы в предполагаемом месте установки нанести слой пластилина толщиной 0,5--1 мм. Слой должен быть гладким и ровным. Затем подготовляют элемент (микросхему): выводы укорачивают до одинаковой длины (10--12 мм) и подгибают так, чтобы они были перпендикулярны основанию корпуса.

Элемент (микросхему) опускают на предполагаемое место установки и вдавливают выводы в пластилин до упора в поверхность платы, затем осторожно вынимают и шилом или остро заточенным кернером намечают по оставшимся следам выводов центры будущих отверстий в плате. После разметки слой пластилина снимают и сверлят отверстия. Этот способ удобен и при компоновке элементов на плате.

Нанесение обозначений на печатную плату, необходимых при монтаже, настройке и ремонте, можно значительно ускорить и упростить, если использовать для этой цели пленку с переводимыми знаками (деколь). Порядок изготовления печатной платы в этом случае обычный: обезжиривание заготовки, нанесение рисунка и обозначений, травление с последующей промывкой и просушкой.

1.5 Выводы по технической части

2. J-K триггеры относятся к классу двухступенчатых тактируемых триггеров, основное преимущество которых, по сравнению с двухступенчатыми тактируемыми R-S триггерами заключается в отсутствии в режимах их работы «запрещенного» состояния.

3. Это преимущество достигнуто за счет обратных связей, обеспечивающих передачу выходных сигналов с выходов триггера на входы, что позволяет изменить «запрещенное» состояние на режим «хранения состояния, противоположного предыдущему» или счетный режим.

4. Основная область применения J-K триггеров - работа в счетчиках. Именно на J-K триггерах, работающих в счетном режиме, строятся двоичные счетчики, которые имеют самое широкое применения в вычислительных системах, особенно при построении запоминающих устройств (ЗУ).

5. Особую роль в современной схемотехнике вычислительных машин и систем играют устройства, реализуемые на КМОП транзисторах, которые в настоящее время реализуются в виде интегральных схем сверхбольшой степени интеграции (СБИС).

6. В настоящей дипломной работе предлагается к защите анализ работы J-K триггеров, построенных на КМОП транзисторах и разработка стенда для исследований работы таких триггеров при выполнении лабораторных работ в учебном процессе при изучении дисциплин специализации по специальности «2201 Вычислительные машины, комплексы, системы и сети».

Глава 2. Экономическая часть. Понятия качества продукции. Показатели качества продукции

2.1 Понятие и показатели качества продукции

Современная рыночная экономика предъявляет принципиально иные требования к качеству выпускаемой продукции. В современном мире выживаемость любой фирмы, ее устойчивое положение на рынке товаров и услуг определяются уровнем конкурентоспособности. В свою очередь конкурентоспособность связана с двумя показателями -- уровнем цены и уровнем качества продукции. Причем второй фактор постепенно выходит на первое место. Производительность труда, экономия всех видов ресурсов уступают место качеству продукции.

Качество -- это авторитет фирмы, увеличение прибыли, рост процветания, и работа по управлению качеством на фирме -- альфа и омега для всего персонала, от руководителя до конкретного исполнителя.

Качество продукции -- важнейший показатель деятельности предприятия. Повышение качества продукции в значительной мере определяет выживаемость предприятия в условиях рынка, темпы научно-технического прогресса, рост эффективности производства, экономию всех видов ресурсов, используемых на предприятии. Рост качества продукции -- характерная тенденция работы всех ведущих фирм мира. Она охватила европейские, американские и азиатские предприятия. И качество выпускаемой продукции -- основной фактор конкуренции между фирмами.

Основные понятия. Термины и определения. Качество -- это совокупность свойств продукции, обусловливающих ее пригодность удовлетворять определенные потребности в соответствии с ее назначением.

Качество как фактор конкурентоспособности распространяется на всю национальную экономику. Оно способствует рациональному использованию ресурсов.

Последствия недостаточного уровня качества продукции таковы:

...