Размещено на http://www.allbest.ru/

ЛАБОРАТОРНАЯ РАБОТА № 1

ПРОЕКТИРОВАНИЕ И ИССЛЕДОВАНИЕ ТРИГГЕРОВ

1. Цель работы

Изучение функционирования и схемных разновидностей триггеров, овладение методами их проектирования, приобретение навыков в отладке и определении характеристик триггеров.

2. Основные положения

В схемах цифровой вычислительной техники в качестве запоминающих элементов широко используются триггеры. Триггер представляет собой устройство с двумя устойчивыми состояниями, содержащее запоминающий элемент (ЗЭ) и схему управления (СУ), как показано на рис. 1, где , …, - информационные входы триггера; ,..., - тактирующие входы; и - соответственно прямой и инверсный выходы триггера; и - функции возбуждения ЗЭ.

Рисунок 1

Триггеры классифицируются по ряду признаков. В зависимости от наличия тактирующих входов различают синхронные (есть тактирующие входы) и асинхронные (нет тактирующих входов) триггеры. Наибольшее распространение среди синхронных получили однотактные триггеры, имеющие только один тактирующий вход.

Функциональная классификация характеризует состояние входов и выходов триггера в момент времени до его переключения (S) и после его переключения (S+1). При наличии n информационных входов можно получить типов триггеров. На практике же используют небольшое число типов триггеров. К ним можно отнести RS-, JK-, Т- и D-триггеры.

D-триггер находит применение только как синхронный. Остальные из указанных триггеров могут быть как синхронными, так и асинхронными.

Из таблицы переходов асинхронного RS-триггера (табл. 1) следует, что триггер не изменяет своего состояния в момент времени S+1, т.е., =, если в момент S имело место ==0. При =0 и =1 триггер устанавливается в единичное состояние (=1), а при комбинации сигналов =1 и =0 - в нулевое (=0). При ==1 состояние триггера в момент времени S+1 не определено (=*). Такая комбинация сигналов для RS-триггера является запрещенной.

Существуют разновидности RS-триггеров, для которых комбинация сигналов ==1 не является запрещенной. R-триггер отличается от RS-триггера тем, что при комбинации входных сигналов ==1 он переходит в нулевое состояние (=0) (табл. 2). S-триггер (табл. 3) в этом случае переходит в единичное состояние (=1), а E-триггер (табл. 4) не изменяет своего состояния (=).

Синхронный D-триггер называют триггером задержки (табл. 5). Он осуществляет задержку сигнала на один такт (период следования синхросигналов). Как асинхронный D-триггер не находит применения из-за отсутствия режима хранения 'информации (=).

Триггеры могут иметь разрешающий вход V. Например, D-триггер с разрешаю-щим входом называют DV-триггером. При V= 1 он работает как D-триггер, а при V=0 сохраняет свое состояние. DV-триггер может быть синхронным и асинхронным.

T-триггер называют также счетным триггером. Он осуществляет подсчет единиц, поступающих на вход T, по модулю два, что видно из табл. 6.

Как следует из таблицы переходов JK-триггера (табл. 7), при комбинациях входных сигналов J=K=0, J=0 и K=1, J=1 и K=0 он работает, как RS-триггер (вход J соответствует входу S, a K - R), а при J=K=1 изменяет свое состояние на противоположное, т.е. работает как счетный триггер.

Классификация триггеров по способу записи информации характеризует процесс переключения триггера. Различают следующие типы триггеров:

- триггеры, управляемые уровнем сигналов (без внутренней задержки);

- триггеры, управляемые перепадом сигналов (с внутренней задержкой).

Активным назовем такой вектор (набор) входных сигналов, который может вызвать изменение состояния триггера. В этом случае имеют место соотношения =0, =1 и =. Вектор входных сигналов, соответствующий режиму хранения информации (=), будем считать пассивным. Например, для триггера, работающего в соответствии с табл. 5, вектор СD является активным при значениях 10 и 11, а при 00 и 01 -- пассивным. Для T-триггера (табл. 6) значение 1 соответствует активному сигналу T, а 0 - пассивному.

Для правильной работы триггеров необходимо, как правило, чередовать активные наборы сигналов с пассивными.

Триггеры, управляемые уровнем сигналов, изменяют свое состояние непосредственно после поступления на их входы активного вектора входных сигналов.

В триггерах, управляемых перепадом, сигналы на выходе изменяются только после снятия активного вектора входных сигналов.

В синхронных триггерах при изменении вектора входных сигналов необходимо обеспечить изменение только тактирующего сигнала. Если триггер изменяет свое состояние при переходе тактирующего сигнала из 0 в 1, то говорят, что триггер срабатывает по положительному перепаду, а при переходе из 1 в 0 - по отрицательному перепаду тактирующего сигнала.

Характерная особенность синхронных триггеров, управляемых уровнем сигнала С, состоит в том, что при установившемся активном уровне сигнала С они могут переключаться столько раз, сколько раз изменяются информационные сигналы. В триггерах, управляемых перепадом, в этом случае выходные сигналы и изменяются только после снятия активного уровня тактирующего сигнала. В некоторых реальных схемах триггеров с внутренней задержкой изменение информационных сигналов при установившемся уровне тактирующего сигнала может повлечь переключение ряда логических элементов, однако на выходах триггера сигналы при этом не изменяют своего значения.

В триггерах, управляемых уровнем сигнала, используются элементарные запоминающие элементы на вентилях И-НЕ (рис. 2), а также ИЛИ-НЕ (рис. 4). Способ их переключения описывается системами подграфов переходов на рис. 3 и рис. 5.

Рисунок 2 Рисунок 3

Рисунок 4 Рисунок 5

Если в столбце таблицы переходов проектируемого триггера имеется значение (табл. 6 и табл. 7), то является аргументом функций и . Для обеспечения правильного переключения триггера в точках А (рис. 1) в этом случае необходимо включить элементы задержки. Аналогичная ситуация возникает в том случае, когда аргументами функций и являются сигналы других триггеров, переключающихся в процессе работы одновременно с данным триггером. Например, такими «зависимыми» являются триггеры в сдвигающих регистрах, счетчиках и т.д.

Однако при построении триггеров на потенциальных элементах не могут быть использованы элементы задержки, содержащие реактивные компоненты, так как это накладывало бы ограничения на длительности входных сигналов триггера. В потенциальной системе элементов должна быть обеспечена правильная работа триггера при любой длительности входных сигналов, если она превышает некоторое минимально допустимое значение. В этом случае на элементах И-НЕ и ИЛИ-НЕ триггеры строят по MS-схеме или по схеме трех элементарных триггеров.

Первый способ заключается в использовании двух элементарных ЗЭ: основного M-триггера и вспомогательного S-триггера. Структура однотактного MS-триггера поясняется рис. 6.

Рисунок 6

Запись в М-триггер тактируется сигналом С, а в S-триггер - сигналом F. Передача информации из M-триггера в S-триггер осуществляется через вентили В. Наибольшее распространение получили MS-триггеры с инвертором в цепи С и MS-триггеры с запрещающими связями. Схемы указанных триггеров на элементах И-НЕ приведены соответственно на рис. 7 и рис. 8, где элементы 1, 2 образуют M-триггер, а элементы 5, 6 - S-триггер. Вентилями 3, 4 в схеме на рис. 7 управляют сигналы с выхода инвертора 7, а в схеме на рис. 8 - сигналы и . По схеме на рис. 8 могут быть построены как синхронные, так и асинхронные триггеры. В схемах на рис. 7 и рис. 8 элементы И-НЕ могут быть заменены на элементы ИЛИ-НЕ.

Рисунок 7

Рисунок 8

Триггеры, выполненные по MS-схеме, называют триггерами с потенциальной записью информации. Запись информации в M-триггеры осуществляется так же, как и в элементарные ЗЭ (рис. 2 и рис. 4). Перепись информации из M-триггеров в S-триггеры осуществляется при снятии активного вектора входных сигналов триггера.

Рисунок 9

В данном триггере сигналы, соответствующие новому состоянию, устанавливаются при переходе тактирующего сигнала из 0 в 1. Способ записи информации в триггерах такого типа называют динамическим. При С=0 на выходах вентилей 2 и 3 присутствует единичный сигнал, т.е. триггер на вентилях 5 и 6 не изменяет своего состояния, а вентили 1 и 4 выполняют функцию инверторов. Переключение триггера осуществляется в соответствии с рис. 3.

Например, если =0 и =1, то при переходе сигнала С из 0 в 1 на выходе вентиля 2 устанавливается нулевой сигнал, который переключает в единичное состояние триггер на вентилях 5, 6 и подтверждает единичный сигнал на выходе вентиля 1. После этого сигналы и , могут изменяться, что не повлияет на состояние основного триггера (вентили 5 и 6} до тех пор, пока не осуществится очередной переход сигнала С из 0 в 1. Рассматриваемый триггер можно построить на вентилях ИЛИ-НЕ. В этом случае он изменяет свои состояния в соответствии с рис. 5.

Для построения ЗЭ кроме вентилей И-НЕ и ИЛИ-НЕ используют и другие вентили. Например, синхронный триггер с внутренней задержкой и динамической записью информации можно построить по схеме па рис. 10, где запоминающий элемент выполнен на вентилях И-ИЛИ-НЕ.

Рисунок 10

Такой триггер переключается по отрицательному перепаду синхросигнала С в соответствии с рис. 3. Для правильной работы триггера необходимо, чтобы функции и сохраняли свое значение после отрицательного перепада сигнала С не менее 2t (t - время задержки сигналов на вентиле И-ИЛИ-НЕ). Если это условие при синтезе СУ автоматически не выполняется, то в схему вводятся дополнительные элементы (инверторы, повторители и т.д.) для обеспечения требуемой задержки.

При синтезе СУ для любого типа триггера вначале на основании сокращенной таблицы переходов строится полная таблица переходов триггера, в которой отражают значения для каждого вектора входных сигналов. Затем получают выражения для и и реализуют эти функции в заданном элементном базисе. В качестве примера рассмотрим процесс проектирования.JK-триггера на элементах И-НЕ.

Поскольку в табл. 7 присутствует значение , то триггер должен обладать внутренней задержкой. Выбираем структуру триггера, представленную на рис. 7, как одну из возможных. Порядок переходов триггера М на вентилях И-НЕ определяется системой подграфов на рис. 3.

Для рассматриваемого триггера получаем полную таблицу переходов (табл. 8), построенную в соответствии с табл. 7.

Таблица 8

На основании определенного выше порядка переходов M-триггера заполняем в табл. 8 графы для и , анализируя переходы > в каждой строке таблицы.

Рисунок 11

находим минимальную дизъюнктивную нормальную форму (МДНФ) функций и , (индексы s при этом опускаем):

+

Полученная схема триггера приведена на рис. 12.

Рисунок 12

Синтез осуществляется аналогично, если в качестве исходной принять схему, приведенную па рис. 10. Триггер в этом случае будет иметь вид, показанный на рис. 13.

Рисунок 13

Для правильной работы схемы необходимо, чтобы задержка сигналов на вентилях И-НЕ была, по крайней мере, вдвое больше задержки сигналов па вентиле И-ИЛИ-НЕ. Если это условие не выполняется, то в точки А необходимо включить дополнительные элементы задержки {например, повторители или инверторы).

Из табл. 9 можно получить и . Схема триггера показана на рис. 14.

Рисунок 14

Синхронные триггеры могут иметь асинхронные входы предварительной установки триггера в 0 (вход R) и в 1 (вход S). Сигналы, поступающие на эти входы, независимо от состояния других входов триггера переключают триггер в новое состояние, т.е. обладают приоритетом по отношению к другим сигналам. В качестве примера организация асинхронных входов показана пунктиром на рис. 12.

3. Подготовка к работе

1. Построить и зарисовать в протоколе синхронные триггеры, управляемые уровнем тактирующего сигнала, на элементах И-НЕ в соответствии с табл. 1 и табл. 2, а также на элементах ИЛИ-НЕ по табл. 3 и табл. 4. Для каждой из четырех полученных схем с помощью временных диаграмм определить время переключения триггера, минимальную длительность и максимальную частоту тактирующих сигналов. Задержку сигналов одним элементов считать равной t.

2. Построить синхронный D-триггер с внутренней задержкой на элементах ИЛИ-НЕ по схеме трех триггеров, асинхронный Т-триггер по схеме на рис. 8 и синхронный T-триггер по схеме на рис. 10. Для построения СУ T-триггеров использовать элементы И-НЕ. Для каждой схемы определить время переключения триггера, минимальную длительность и максимальную частоту следования входных сигналов. Пунктирными линиями показать, как организуются асинхронные установочные входы триггеров.

4. Порядок выполнения работы

1. В соответствии с заданием в разделе 3 и используя библиотеку стандартных элементов создать принципиальные схемы триггеров в системе Micro-Cap 6.

2. Выполните моделирование (анализ переходных процессов) для принципиальных схем по пункту 4.1.

3. Сравните результаты по пункту 4.2 с расчетными из раздела 3.

триггер цифровой запоминающий вычислительный

5. Требования к отчету

6. Контрольные вопросы

1. Составьте таблицы переходов RS-, R-, S-, Е-, D-, Т-, DV- и JK-триггеров.

4. Объяснить работу синхронных триггеров, выполненных по MS-схеме, по схеме трех триггеров с ЗЭ на вентилях И-ИЛИ-НЕ.

6. Объясните, как строится временная диаграмма работы триггера.

10. Как перейти к базису И-НЕ и ИЛИ-НЕ, если функция представлена в МДНФ?

11. Как построить T-триггер на основе RS-, D- и JК-триггеров?

13. Можно ли в цифровом устройстве заменить синхронный RS-триггер на синхронный JK-триггер- (E-, R-, S-триггер), не нарушая правильности работы устройства?

1. Цифровые ЭВМ: практикум / под общ. ред. К.Г. Самофалова. К.: Выща шк., 1990. 215 с.

2. Алексенко А.Г., Шагурин И.И. Микросхемотехника. М.: Радио и связь, 1982. 416 с.