Разработка принципиальной схемы цифрового таймера

Размещено на http://www.allbest.ru/

Министерство общего и профессионального образования

Свердловской Области

Филиал ГАОУ СПО СО «НТГПК им. Н. А. Демидова»

КУРСОВОЙ ПРОЕКТ

по МДК 01.02. «Проектирование цифровых устройств»

тема: «Разработка принципиальной схемы цифрового таймера»

выполнил

студент группы КС-325

Авдюкова Е. Ю.

проверил

Чехомова М. И.

2013



Содержание

Введение

Глава 1. Анализ принципиальной схемы

1.1 Блоки предустановки значения выдержки

1.1.1 Клавиатура

1.1.2 Кодер клавиатуры

1.1.3 Регистр защелка

1.1.4 Детектор нажатий

1.1.5 Дешифратор позиций загрузки

1.2 Блоки отсчета выдержки

1.2.1 Счетчик выдержки времени

1.2.2 Блок индикации

1.2.3 Преобразователь кода

1.3 Блоки управления

1.3.1 Схема обнуления

1.3.2 Схема управления

1.3.3 Исполнительное устройство

1.3.4 Блок управления исполнительным устройством

1.4 Генераторное оборудование

1.4.1 Тактовый генератор

1.4.2 Делитель частоты

1.4.3 Устройство сигнализации

Глава 2. Анализ функций устройств выдержки времени

2.1 Разработка принципиальной схемы

2.2 Апробация работы принципиальной схемы с помощью программы Multisim

Заключение

Список сокращений

Список используемых источников

Приложения



Введение

В быту нередко бывает нужен прибор для отсчёта интервалов времени. Необходимость в нём возникает, например, при проявке фотоплёнок, приготовлении растворов, требующих дозировки времени, приготовлении пищи и во многих других случаях. Большую помощь здесь окажет цифровой таймер, позволяющий отсчитывать и индицировать время через 1 секунду.

При необходимости цифровой таймер можно использовать не только для подачи звукового сигнала в определённоё время, но и для включения или выключения какой-нибудь внешней нагрузки, например осветительной лампы, телевизора, радиоприёмника, магнитофона.

В промышленности первые устройства выдержки времени появились и стали применяться еще в дотранзисторную эпоху как альтернатива механическим. Их преимущества перед последними были очевидны - надежность, многофункциональность, простота и точность.

Цель работы: разработать принципиальную схему для цифрового таймера.

Задачи:

1. Изучить литературы по данной теме.

2. Проанализировать составляющие принципиальной схемы цифрового таймера.

3. Проанализировать блоки предустановки значения выдержки.

4. Проанализировать блоки отсчета выдержки .

5. Проанализировать блоки управления.

6. Проанализировать генераторное оборудование.

7. Разработать принципиальную схему цифрового таймера.

8. Разработать структурную схему.

9. Проверить работу принципиальной схемы с помощью программы Multisim.

10. Сделать выводы по данной работе.

Глава 1. Разработка принципиальной схемы

1.1 Блоки предустановки значения выдержки

1.1.1 Клавиатура

Клавиатура, используемая в данной разработке должна содержать не менее двенадцати клавиш - клавиши для ввода цифр 0…9 и две функциональные клавиши - “сброс” и “пуск”.

Как показал анализ различных конструктивных вариантов клавиатур, а также обзор промышленно выпускаемых клавиатур, наиболее приемлема конструкция фирмы “TESLA” типа GP-8213.

Конструкция представляет собой пластину из диэлектрического материала (стеклотекстолит) на которой методом химического травления выполнены контактные площадки. Для замыкания между собой этих контактов используется резиновый диск, на который напылена тонкая пленка электропроводящего материала.

Диск приклеивается к резиновому основанию, которое исполняет роль пружины.

При нажатии на клавишу контактный диск прижимается к металлическим контактным площадкам и замыкает их между собой. Как показали измерения, несмотря на то, что электропроводящий слой достаточно тонкий, сопротивление такого контакта составляет примерно 60 Ом, что вполне приемлемо для управления цифровыми микросхемами ТТЛ (ТТЛШ).

Клавиатура укрепляется на передней панели устройства под окном цифрового индикатора.

1.1.2 Кодер клавиатуры

Как сказано выше, кодер клавиатуры должен обеспечивать преобразование десятичного кода в инверсный двоичный код. Среди микросхем серии 155 (555) имеются микросхемы выполняющие функцию перекодировки кода “1 из 10” в двоичный код. Однако эти микросхемы имеют один существенный недостаток - у них отсутствуют инверсные выходы. Это не позволяет использовать их в данном кодере без применения дополнительных инверторов. Поэтому было принято решение в качестве кодера использовать составленную соответствующим образом диодную матрицу.

Таблица истинности кодера приведена в таблице 1 (см. приложение Н) а принципиальная схема кодирования одного из входов (”2”) - на рисунке 1 (см. приложение А).

При подаче положительного напряжения на вход “2” диоды открываются и на выходе устанавливаются инверсные логические уровни 1101, соответствующие числу два.

Резисторы R1-R4 необходимы для надежного открывания диодов, в случае если входное сопротивление регистра-защелки окажется слишком велико.

Минимальное сопротивление этих резисторов выбирается исходя из максимального допустимого тока через диоды. При этом учитывается то, что их сопротивление должно быть в 5-6 раз больше чем сопротивление ограничительного резистора в блоке клавиатуры.

Максимальное сопротивление резисторов ограничивается минимальным входным током логических элементов ТТЛШ, при котором входной сигнал воспринимается как логический ноль. Это сопротивление рекомендуется не более 3 кОм. Исходя из этого было выбрано сопротивление R1-R4 2,7 кОм, а сопротивление ограничительного резистора в клавиатуре - 470 Ом.

1.1.3 Регистр-защелка

Регистр-защелка должен обеспечивать запись входных значений по сигналу от схемы управления и выдачу этих значений в инверсном коде. Помимо этого он должен иметь вход обнуления. Количество разрядов регистра должно быть не менее четырех. При всем многообразии возможные технических решений наиболее экономичным является использование в качестве регистра защелки микросхемы К555ТМ8, которая предназначена для построения параллельных регистров данных, запускаемых перепадами тактовых импульсов. Микросхема расположена в 16-контактном корпусе и содержит набор D-триггеров, имеющих общие входы синхронного сброса R и тактового запуска С. В микросхеме ТМ8 число триггеров четыре, у каждого есть прямые и инверсные выходы Q. Цоколевка микросхемы показана на рисунке 2 (см. приложение Б). Режимы работы триггеров микросхемы соответствуют таблице 2 (см. приложение Н). Сброс всех триггеров в состояние Qн = 0 произойдет, когда на вход асинхронного сброса R будет подано напряжение низкого уровня. Входы C и Dn при этом не действуют, их состояние безразлично.

Информацию от параллельных входов данных D1-D4 можно загрузить в триггеры микросхемы, если на вход R подать напряжение высокого уровня, а на тактовый вход С - положительный перепад импульса. При этом предварительно установленные на каждом входе D напряжения высокого или низкого уровня появятся на выходе Q.

Микросхема К555ТМ8 потребляет ток 18 мА, максимальная тактовая частота составляет 35 МГц, время задержки распространения сигнала сброса - 28 нс.

1.1.4 Детектор нажатий

Как было сказано выше, в качестве детектора нажатий используется логический элемент И с четырьмя входами. Поскольку в серии К555 есть только элементы И-НЕ то придется использовать дополнительный инвертор. Наиболее целесообразно в качестве детектора нажатий использовать микросхему К555ЛА1 - два логических элемента 4И-НЕ. Схема детектора нажатий, построенная на этой микросхеме приведена на рисунке 3 (см. приложение Б).

Один из элементов используется по своему прямому назначению, а второй выступает в качестве детектора.

Микросхема потребляет ток 2,2 мА. Максимальная задержка распространения в одном ЛЭ - 15 ns. Цоколевка микросхемы показана на рисунке 4 (см. приложение В).

1.1.5 Дешифратор позиций загрузки

Согласно структурной схеме дешифратор позиций загрузки на основании входного двухразрядного двоичного кода должен устанавливать логический ноль на одном из четырех выходов. Кроме того он должен иметь два инверсных входа стробирования, подключаемых к схеме управления и к детектору нажатий. Наиболее подходящим решением в данном случае является использование в качестве дешифратора позиций загрузки одного из дешифраторов ИМС К555ИД4.

Микросхема К155ИД4 (см. приложение Г) -- два дешифратора, принимающих двухразрядный код адреса А0, А1. Дешифратор DC A имеет два входа разрешения: прямой Еа и инверсный Ёа, а дешифратор DC B -- только инверсные входы разрешения дешифрации Еb.

Если микросхема используется как демультиплексор, дешифратор DCA может принимать по входам Еа и Еа как прямой, так и инверсный адресные коды. Состояния для обоих дешифраторов как при дешифрации кода А0, А1, так и при демультиплексировании по адресу А0, А1 сведены в таблице 3 (см. приложение О).

Микросхема К555ИД4 потребляет ток 10 мА. Время задержки распространения сигнала от адресного входа А к выходу Y составляет 32 нс, время распространения от входа разрешения Е к выходу Yне превышает 30 нс для обоих вариантов исполнения.

Принципиальная схема дешифратора построенного на К555ИД4 приведена на рисунке 6 (см. приложение Д).

На входы А0 и А1 подается двоичное число произведенных нажатий клавиш от счетчика нажатий, а на входы Е1 и Е2 - сигналы разрешения от детектора нажатий и схемы управления. Выходы 0, 1, 2, 3 подключаются к соответствующим разрядам счетчика выдержки времени.

1.2 Блоки отсчета выдержки

1.2.1 Счетчик выдержки времени

Счетчик выдержки времени является одним из основных узлов данного устройства. Он предназначен для подсчета количества поступающих от задающего генератора импульсов. Принципиальная схема счетчика приведена на рисунке 7 (см. приложение Д). Счетчик работает в режиме вычитания - из заданного первоначально количества импульсов с приходом очередного импульса вычитается единица. Когда счетчик полностью обнулится, на его выходе "<0" (МС DD1) появляется логический ноль, который, воздействуя на блок управления исполнительным устройством, отключит нагрузку. Загрузка значений в счетчик производится параллельным способом, путем подачи соответствующего двоичного значения на входы D0 - D4, и логического нуля на один из входов разрешения загрузки Е.

Тактовые импульсы подаются на счетный вход +1 микросхемы DD4. Блок дешифраторов подключается к выводам 1 - 2 - 4 - 8 каждой из микросхем.

Для построения счетчика была использована микросхема К555ИЕ6, что позволило обойтись всего четырьмя микросхемами без каких либо дополнительных элементов. Цоколевка микросхемы показана на рисунке 8 (см. приложение Е).

Микросхема представляет собой реверсивный двоично-десятичный счетчик. Импульсные тактовые входы для счета на увеличение +1 (вывод 5) и на уменьшение -1 (вывод 4) в этой микросхеме раздельные. Состояние счетчика меняется по положительным перепадам тактовых импульсов от низкого уровня к высокому на каждом из этих тактовых входов.

Для упрощения построения счетчиков с числом разрядов, превышающих четыре, микросхема имеет выводы окончания счета на увеличение (">9",вывод 12) и на уменьшение ("<0", вывод 13). От этих выводов берутся тактовые сигналы переноса и заема для последующего и от предыдущего четырехразрядного счетчика. Дополнительной логики при последовательном соединении этих счетчиков не требуется: выводы ">9" и "<0" предыдущей микросхемы присоединяются к выводам "+1" и "-1" последующей. По входам разрешения параллельной загрузки РЕ и сброса R запрещается действие тактовой последовательности и даются команды загрузки четырехразрядного кода в счетчик или его сброса.

Если на вход "-1" подается импульсный перепад от низкого уровня к высокому, от содержимого счетчика вычитается 1. Аналогичный перепад, поданный на вход +1, увеличивает счет на 1. ЕСЛИ для счета используется один из этих входов, на другом тактовом входе следует зафиксировать напряжение высокого логического уровня. Первый триггер счетчика не может переключиться, если на его тактовом входе зафиксировано напряжение низкого уровня. Во избежание ошибок менять направление счета следует в моменты, когда запускающий тактовый импульс перешел на высокий уровень, т. е. во время плоской вершины импульса.

На выходах ">9" и "<0" нормальный уровень--высокий. Если счет достиг максимума (цифра 9),с приходом следующего тактового перепада от высокого уровня к низкому на вход +1 (более 9) на выходе ">9" появится напряжение низкого уровня. После возврата напряжения на тактовом входе "+1" к высокому уровню, напряжение на выходе ">9" останется низким еще на время, соответствующее двойной задержке переключения логического элемента ТТЛ.

Аналогично на выходе "<0" появляется напряжение низкого уровня, если на вход "-1" пришел счетный перепад низкого уровня. Импульсные перепады от выходов ">9" и "<0" служат, таким образом, как тактовые для последующих входов "+1" и "-1" при конструировании счетчиков более высокого порядка. Такие многокаскадные соединения счетчиков ИЕ6 не полностью синхронные, поскольку на последующую микросхему тактовый импульс передается с двойной задержкой переключения.

Если на вход разрешения параллельной загрузки Е (вывод 11) подать напряжение низкого уровня, то код, зафиксированный ранее на параллельных входах DO--D3 (выводы 15, 1, 10 и 9),загружается в счетчик и появляется на его выходах QO--Q3 (выводы 3, 2, 6 и 7) независимо от сигналов на тактовых входах. Следовательно, операция параллельной загрузки -- асинхронная.

Параллельный запуск триггеров запрещается, если на вход сброса R (вывод 14) подано напряжение высокого уровня. На всех выходах Q установится низкий уровень. Если во время (и после) операций сброса и загрузки придет тактовый перепад (от Н к В), микросхема примет его как счетный.

Счетчики К555ИЕ6 потребляют ток 34 мА. Максимальная тактовая частота 25 МГц. Время задержки распространения сигнала от входа "+1" до выхода ">9" 26 нс., аналогичные задержки от входа Е до выхода Q3составляют 40 нс. Время действия сигнала сброса (от входа R до выходов Q) 35 нс.

На рисунке 9, показана диаграмма работы десятичного счетчика ИЕ6, где обозначены логические переходы сигналов при счете на увеличение и уменьшение. Кольцевой счет возможен в пределах 0...9, остальные шесть состояний триггерам запрещены. Составив определенную комбинацию входных сигналов, по таблице 4 (см. приложение О) можно выбрать один из четырех режимов работы счетчика ИЕ6. Счет на увеличение здесь закончится при выходном коде ВННВ (9), на уменьшение -- при НННН (0).

1.2.2 Блок индикации

Для индикации состояния счетчика выдержки времени были использованы семисегментные индикаторы типа АЛС324Б. Схема соединения индикаторов показана на рисунке 10 (см. приложение Ё).

При конструировании устройства индикаторы устанавливаются на передней панели, слева направо, начиная с HL1. Стабисторы D1 и D2 служат для предотвращения перегрузки преобразователя кода. Принцип их действия заключается в том что напряжение источника питания +5V распределяется между тремя сопротивлениями нагрузки и сопротивлениями D1 и D2, сопротивлением сегмента индикатора и сопротивлением транзисторного ключа микросхемы. Поскольку суммарное падение напряжения на сегменте индикатора и ключа микросхемы не должно превышать 2 - 2,5 V (при этом ток через эти элементы будет в пределах допустимого), в большинстве подобных схем раньше использовался ограничительный резистор, который устанавливался в разрыв провода между микросхемой и индикатором.

Установить один общий резистор мешала его линейность, из - за которой, например, цифра 1 светилась очень ярко, а цифра 8 была практически не видна. Использование нелинейных элементов (стабисторов) позволило решить эту проблему. Благодаря нелинейной ВАХ падение напряжения на них остается практически постоянным, независимо от количества горящих сегментов, и поэтому яркость всех цифр одинакова. Применение такой схемы питания индикаторов позволило отказаться от использования 28 резисторов.

1.2.3 Преобразователь кода

Преобразователь кода предназначен для перевода двоично-десятичного кода с выходов разрядов счетчика выдержки времени в код семисегментных индикаторов. Принципиальная схема этого блока показана на рисунке 11 (см. приложение Ж).

Он состоит из четырех специализированных микросхем этого КР514ИД1. На входы этих микросхем подается четырех разрядный двоично-десятичный код а выходы подключаются к соответствующим разрядам индикатора. Как видно из схемы для управления индикатором применяется статический метод. Это позволило значительно упростить устройство индикации, хотя и потребовало использование большого количества соединительных линий. (28 штук).

1.3 Блоки управления

1.3.1 Схема обнуления

Принципиальная схема блока обнуления приведена на рисунке 12 (см. приложение З). Она состоит из 2 логических элементов DD1 и DD2 микросхемы К555ЛАЗ, причем элемент DD2 используется в качестве инвертора. Рассмотрим работу схемы.

При первоначальном включении устройства конденсатор С1 заряжается через резистор R1. При этом в течении некоторого времени (порядка 0,1 с), на входе 2 DD1 присутствует логический ноль. В результате на выходе этого элемента устанавливается (независимо от состояния входа 1) логическая единица. Она подается на входы R микросхем счетчика выдержки времени, в результате чего последний обнуляется. Элемент DD2 необходим, поскольку входы сброса счетчика нажатий, регистра защелки и блока управления исполнительным устройством в отличие от аналогичных входов счетчика выдержки времени, инверсные. Клавиша «Сброс» клавиатуры подключается параллельно конденсатору С1, а импульс сброса от счетчика выдержки времени подается вход 1. Это необходимо для того, чтобы время срабатывания схемы обнуления, которое складывается со временем выдержки, было минимальным.

После обнуления на выходе “окончание счета” счетчика выдержки времени и следовательно, на входе 1 DD1 устанавливается логическая единица, схема перейдет в режим ожидания. На выходе “сброс СВВ” установится логический ноль разрешающий его работу. Конденсаторы С2 и С3 предназначены для предотвращения ложного срабатывания схемы из - за помех. Их емкость должны относиться между собой как

(50 - 100) * С3 = С2,

а максимальная емкость С2 выбирается так, чтобы время ее зарядки не оказывало заметного влияния на точность интервала выдержки.

1.3.2 Схема управления

Принципиальная схема блока приведена на рисунке 13 (см. приложение З).

Он построен на одном из триггеров микросхемы К555ТМ2 и трех логических элементах микросхемы К555ЛА3. Характеристики этих микросхем были даны выше.

Блок предназначен для синхронного управления регистром защелки и дешифратором позиций загрузки. На вход “Тактовые импульсы” подаются импульсы с тактового генератора. Благодаря инвертору на элементе DD1 триггер переключается по спаду импульса.

Для блокировки работы блока и следовательно окончания загрузки чисел с клавиатуры используется вход S триггера.

1.3.3 Исполнительное устройство

Исполнительное устройство должно обеспечивать включение нагрузки на время выдержки или по прошествии этого времени. Принципиальная схема этого блока представлена на рисунке 14 (см. приложение И).

Светодиод HL1 служит для индикации включения нагрузки. Помимо этого он, совместно с R1 выполняет роль делителя напряжения. С выхода этого делителя через резистор R2 напряжение подается на базу транзистора VT1 и открывает его. Резистор R2 ограничивает ток базы транзистора и, тем самым, предотвращает его влияние на блок управления исполнительным устройством. Его сопротивление необходимо выбирать по возможности больше. В нашем случае оно было подобрано экспериментально и равно 10 кОм. В коллекторную цепь транзистора включается реле К1, которое своими контактами управляет нагрузкой. Диод VD1 необходим для замыкания токов самоиндукции, возникающих в обмотке реле при запирании транзистора. Тем самым он предотвращает пробой транзистора, а также возникновение помех по цепи питания микросхем. Сопротивление резистора R1 выбрано экспериментально, по приемлемой яркости свечения светодиода.

1.3.4 Блок управления исполнительным устройством

Блок управления исполнительным устройством выполняет следующие функции:

Включает исполнительное устройство в начале интервала выдержки

Выключает исполнительное устройство после окончания выдержки

Отключает исполнительное устройство при нажатии на клавишу «Сброс»

Воспринимает нажатие на клавишу «Пуск» и подает сигнал управления на устройство блокировки.

Принципиальная схема этого блока приведена на рисунке 15 (см. приложение Й).

На триггере DD1 построено устройство управления схемой блокировки. Вход D триггера подключается к третьему разряду счетчика нажатий. После четырех нажатий клавиш сюда подается логический ноль, разрешающий запуск отсчета времени. К входу С подключается клавиша «Пуск» клавиатуры. Когда эта клавиша не нажата, на С установлен логический ноль благодаря резистору R1. При нажатии на клавишу «Пуск» перепад 0 - 1 на входе С разрешает запись информации (нуля) на выход триггера и, следовательно разрешает прохождение импульсов делителя частоты к счетчику выдержки времени.

Вход S подключается схеме обнуления параллельно входу обнуления счетчика нажатий. На элементах DD1 - DD5 собрано устройство контроля, управляющее нагрузкой. После включения устройства в сеть или нажатия на клавишу «Сброс» триггер DD5 устанавливается в нулевое состояние. На вход D при этом подается логическая единица. Эта единица также устанавливается и на одном из входов элемента DD2, выполняющего в данном случае электронного ключа. После разблокирования схемы блокировки первый перепад 0 - 1 появившийся на ее выходе, пройдет через элементы DD2, DD3 и диод VD2 на вход с триггера. Триггер переключится в единичное состояние и подаст логическую единицу на исполнительное устройство. Логический ноль с его инверсного выхода поступит на DD2 и запретит прохождение через него следующих импульсов. В этом состоянии устройство будет находится до окончания счета, либо до нажатия на клавишу “Сброс”. По окончании счета логический ноль с соответствующего выхода счетчика выдержки времени поступит на входы элемента DD4, играющего роль инвертора, и далее через VD1, на вход С триггера. Логический ноль со входа D перепишется на выход триггера и отключит исполнительное устройство. Элементы VD1, VD2 и R2 представляют собой простейший логический элемент ИЛИ. Их применение позволило отказаться от микросхемы с элементами ИЛИ и обойтись имеющимися лишними элементами микросхемы К555ЛАЗ. Сопротивление резистора R2 подобрано экспериментально и равняется 2,7 кОм.

Характеристики использованных микросхем К555ТМ2 и К555ЛА3 приведены выше.

1.4 Генераторное оборудование

1.4.1 Тактовый генератор

Тактовый генератор является одним из основных элементов цифрового таймера. От точности установки частоты этого генератора зависит точность интервала выдержки.

В цифровых таймерах применяют, как правило, высокостабильные кварцевые генераторы, которые устанавливают в специальные термостатирующие устройства, поддерживающие постоянную температуру окружающей среды.

Точность воспроизведения заданного временного интервала зависит также от частоты генератора. Чем она больше, тем больше коэффициент деления делителя частоты, и следовательно, тем больше делится значение погрешности установки частоты.

Поскольку конструирование кварцевых генераторов сложно и дорого, в макете таймера был использован простой RC генератор на логических элементах микросхемы К555ЛА3.

Принципиальная схема этого генератора приведена на рисунке 16 (см. приложение Й).

Сам генератор собран на элементах DD1 - DD3. Он представляет собой обычный несимметричный мультивибратор.

Элемент DD4 используется в качестве буфера. Он предотвращает влияние нагрузки генератора на частоту.

1.4.2 Делитель частоты

Делитель частоты предназначен для получения длительностей импульсов большей, чем длительность импульсов, вырабатываемых генератором. Он позволяет применять генераторы импульсов высокой частоты и тем самым значительно упрощает построение последних. К тому же применение делителя позволяет повысить точность воспроизведения заданного временного интервала, т.к. относительная погрешность установим частоты тактового генератора делится на коэффициент деления делителя К, т.е. уменьшается в К раз. Как было сказано в предыдущей главе, при построении макета использовался простейший тактовый генератор на частоту порядка 10Гц. Это позволило также упростить и делитель частоты применив в нем всего одну микросхему - двоично - десятичный счетчик К555ИЕ6.

Принципиальная схема делителя представлена на рисунке 17 (см. приложение L).

На вход “+1” микросхемы подаются импульсы с тактового генератора. Выход “8” подключается ко входу счетчика выдержки времени и блоку управления исполнительным устройством. Такая схема делителя позволила полностью исключить схему блокировки. Ее роль исполняет сам делитель. Как было сказано ранее, если на вход R подать логическую единицу то на выходах 1-2-4-8 микросхемы установится логический ноль независимо от состояний остальных входов. Это означает, что микросхема блокируется и не реагирует на импульсы, поступающие на вход “+1”, т.е. не пропускает их.

В реальных таймерах делитель частоты строится, как правило на коэффициент деления К = 105…107 . В сочетании с высокостабильным кварцевым генератором это позволяет получить очень точное значение выдержек. Например в электронных частотомерах интервал счета в 1 секунду получают путем деления частоты кварцевого генератора 5 МГц на 5000000.

1.4.3 Устройство сигнализации

Устройство сигнализации представляет собой простейший генератор прямоугольных импульсов. Схема показана на рисунке 18 (см. приложение К).

Сам генератор собран на элементах DD1, DD2. Для управления подачей звуковых сигнала используется один из входов элемента DD1. Включение генератора осуществляется подачей на этот вход логической единицы. Элемент DD3 служит в качестве буферного. Он предотвращает влияние сопротивления капсюля на частоту генерации. Конденсатор С3 предотвращает протекание постоянного тока через капсюль при отсутствии генерации. Его емкость выбирается в пределах 0,01 - 0,1 мкФ, в зависимости от требуемой громкости и тональности звучания. Резистор R1 выводит элемент DD1 в линейный усилительный режим. Его значение для элементов ТТЛШ рекомендовано 220 Ом конденсатор С1 создает положительную обратную связь, необходимую для самовозбуждения схемы.



Глава 2. Анализ функций устройств выдержки времени

Если проанализировать схемы различных вариантов устройств выдержки времени, то можно сделать вывод, что алгоритм действия устройств во всех случаях одинаковый.

Устройство формирует на выходе функцию, представленную на рисунке 19 (см. приложение Л). Здесь по оси абсцисс отложено время t, а по оси ординат - функция состояния устройства.

Если не принимать во внимание детали то любое устройство выдержки времени (в том числе и механическое) можно представить в виде некоторого черного ящика имеющего один вход и один выход. На вход поступает некоторое внешнее воздействие X(t), а на выходе формируется функция S(t).

Характер внешнего воздействия зависит от конструкции устройства выдержки времени и в каждом конкретном случае может быть различным. Что касается выходной функции то она для любой конструкции устройства выдержки времени имеет одну общую деталь - она принимает только два значения, причем в одном из них она может находиться только в течении строго определенного интервала времени T. Обозначим эти состояния как 0 и 1. Устройство находится в состоянии 0 (пассивное состояние) до тех пор пока на его вход не поступит какое либо внешнее воздействие X(t). После этого оно переходит в состояние 1 (активное состояние). По прошествии времени T устройство возвращается в состояние 0.

В неэлектрических устройствах выдержки времени работающих по такому принципу (например, в механическом таймере) активное и пассивное состояния могут проявляться в различных углах поворота управляющих рычагов, воздействующих на исполнительные механизмы. В электрических устройствах выдержки времени функция S(t) как правило, проявляется в изменениях значений напряжения на выходе.

Для формирования функции S(t) был выбран простой принцип. Он заключался в зарядке или разрядке конденсатора определенной емкости через достаточно большое сопротивление.

Для пояснения этого принципа рассмотрим цепь, состоящую из последовательно соединенных конденсатора и резистора.

При подаче напряжения Е конденсатор начинает заряжаться. Напряжение на нем возрастает по экспоненциальному закону:

U_c (t)=E(1-exp?(-t/pt)) (1)

где Uc(t) - напряжение на конденсаторе в момент времени t, а

pt=RC

- постоянная времени.

Напряжение на резисторе можно найти по формуле:

Ur (t)=E-Uc (t) (2)

Как видно из формулы (1), для того чтобы напряжение на конденсаторе достигло определенного уровня Uс1 необходимо некоторое время tв, определяемое по формуле:

Tв=R*C*ln?(E/(E-Uc 1)) (3)

Из формулы (3) видно, что tв зависит от емкости конденсатора С, сопротивления резистора R, напряжения Е и собственно от уровня Uc1. Если сделать один из этих параметров переменным, а остальные жестко стабилизировать, то можно получить устройство выдержки времени с переменным значением интервала Т, причем этот интервал будет однозначно зависеть от переменного параметра.

Структурная схема одного из вариантов такого устройства выдержки времени приведена на рисунке 20 (см. приложение Л).

Для формирования на выходе устройства функции S(t) с двумя устойчивыми состояниями используется ключ SH1 и контакты реле К1.1.

Рассмотрим работу схемы. В исходном состоянии конденсатор С разряжен, ключ SH1 разомкнут, напряжение на выходе равно нулю, движок резистора R устанавливается в определенное, заранее известное положение, соответствующее интервалу времени Т.

Пороговое устройство включает реле К1 в случае если напряжение на выводах 1-2 становится больше некоторого значения Uc1.

При замыкании ключа SH1 (внешнее воздействие) на выходе устройства появляется напряжение Uвых=Е. С этого момента начинает заряжаться конденсатор С - начинается формирование интервала Т. По прошествии времени Т напряжение на конденсаторе достигнет уровня Uс1 и пороговое устройство включит реле К1. Своими контактами К1.1 оно разомкнет выходную цепь и напряжение на выходе снова станет равным нулю (Uвых=0). В данном случае напряжения 0 и Е соответствуют пассивному и активному состоянию.

В качестве порогового устройства можно использовать какую либо ключевую схему. Конкретный вариант этой схемы выбирают исходя из условия получения максимально возможного входного сопротивления, чтобы исключить его влияние на процесс зарядки конденсатора. Во времена господства ламповой техники в качестве порогового устройства использовались тиратроны или газовые стабилитроны, а с развитием полупроводниковой электроники стали применять транзисторные ключи на полевых транзисторах.

Напряжение с выхода устройства можно подать на какую либо нагрузку, например на лампу фотоувеличителя.

При всей очевидной простоте такого устройства выдержки времени оно имеет ряд недостатков, которые стали особенно сильно проявляться при ужесточении требований к точности задания и воспроизведения интервала Т. Как видно из схемы для задания значения Т используется способ поворота движка переменного резистора на определенный угол F. При этом погрешность установки порядка одного градуса на однооборотном переменном резисторе практически не заметна. Но в тоже время такая погрешность, особенно в высокоомных резисторах, соответствует погрешности установки сопротивления в несколько кОм. При длительных выдержках времени (порядка нескольких часов) это приведет к погрешности порядка одной минуты. К тому же очень трудно будет вновь установить эту же выдержку еще раз, если движок резистора по каким либо причинам окажется в другом положении.

Другой причиной неточности является конденсатор, параметры которого (особенно у электролитического) нестабильны во времени. Эта нестабильность может привести к тому, что разница между интервалами выдержек в 1 час при первом и втором запуске устройства выдержки времени составит порядка 2-3 мин (данные для электролитического конденсатора).

Наконец, изменение напряжения питания также приводит к изменению длительности выдержки.

Для снижения влияния этих причин приходилось использовать прецизионные переменные резисторы, удорожавшие в несколько раз все устройство, применять специальные средства стабилизации напряжения питания и т.п.

С развитием цифровой техники, и в частности с появлением быстродействующих цифровых счетчиков, появилась возможность существенно улучшить параметры устройства выдержки времени путем пересмотра самого принципа работы. Согласно новому принципу построения в качестве интервала Т берется не время зарядки конденсатора а время нескольких его перезарядок. Преимущества очевидны - резистор можно сделать постоянным и следовательно недорогим, а в качестве конденсатора применить неэлектролитический, малой емкости. Недостаток устройства выдержки времени подобной конструкции - дискретная сетка выдержек времени - легко устраняется путем снижения времени одной перезарядки до значения порядка 10е-3 с и ниже (частота перезарядок >1 КГц). В качестве устройства, которое автоматически производит перезарядку конденсатора вполне естественно использовать RC-генератор.

Структурная схема такого устройства выдержки времени приведена на рисунке 21 (см. приложение М).

Импульсы с генератора, период которых соответствует времени одной перезарядки конденсатора, поступают на вход цифрового счетчика импульсов. С выхода счетчика число поступивших импульсов в двоичном коде подается на устройство контроля. Как только число импульсов достигнет заданного значения, устройство контроля посылает сигнал на исполнительное устройство ИУ, которое производит какое либо действие. В реальных устройствах выдержки времени подобного типа устройство контроля, помимо этого может осуществлять блокировку счетчика, остановку генератора, включение сигнализации и т.п.

Еще одно преимущество подобных устройств выдержки времени состоит в том, что для повышения точности выдержки времени можно вообще отказаться от использования в генераторе времязадающей RC-цепи и применить вместо нее более стабильные элементы, например кварцевые резонаторы.

2.1 Разработка принципиальной схемы

Для того что бы лучше разобраться в работе устройства и не путаться в элементах рассмотрим структурную схему (см. приложение М).

На схеме введены следующие обозначения:

Клав. - Клавиатура;

К - Кодер клавиатуры;

РЗ - Регистр-защелка;

СВВ - Счетчик выдержки времени;

ПК - Преобразователь кода;

Инд-р. - Семисегментный индикатор;

ДН - Детектор нажатий;

СН - Счетчик нажатий;

ДПЗ - Дешифратор позиций загрузки;

СО - Схема обнуления;

СУ - Схема управления;

БУИУ - Блок управления исполнительным устройством;

ИУ - Исполнительное устройство;

ТГ - Тактовый генератор;

ДЧ - Делитель частоты;

СБ - Схема блокировки;

СУ - Сигнальное устройство.

Рассмотрим работу устройства при начальном вводе значения выдержки. Для ввода выдержки используются клавиши 0…9 клавиатуры. При нажатии на клавишу сигнал от нее поступает на кодер клавиатуры, который преобразует номер клавиши в инверсный двоичный код. С кодера клавиатуры этот номер поступает на вход регистра-защелки. Он предназначен для фиксации номера нажатой клавиши на время, необходимое для записи в счетчик выдержки времени.

Регистр-защелка фиксирует предварительно установленные на его входах значения по команде со схемы управления. Число записей в секунду зависит от частоты тактового генератора. Оптимальное его значение составляет 10-20. Сигнал с регистра защелки инвертируется и поступает на входы параллельной загрузки счетчика выдержки времени, а также на вход детектора нажатий.

Детектор представляет собой элемент И с четырьмя входами. Если не нажата ни одна клавиша, то на выходе кодер клавиатуры установлен код 0000. Этот код записывается в регистр защелку, инвертируется и поступает на детектор нажатий в виде 1111. В результате на выходе детектора нажатий устанавливается логическая единица. При нажатии на какую либо клавишу на выходе кодера клавиатуры установится значение, в котором будут присутствовать и нули и единицы. Это исключает возможность появления на входе детектора нажатий четырех единиц, и, следовательно, на выходе детектора нажатий при любой нажатой клавише установится логический ноль. Такой способ распознавания нажатых клавиш позволил упростить кодер клавиатуры, отказавшись от специальной шины индикации нажатий, и позволил применить регистр защелку на 4 бита.

С выхода детектора нажатий сигнал поступает на счетчик нажатий и дешифратор позиций записи. Счетчик нажатий имеет три разряда. Два из них используются непосредственно для подсчета нажатий, а третий - для блокировки схемы управления после ввода всех цифр. Счетчик переключается из одного состояния в другое только после отпускания клавиши. Это позволяет более рационально использовать его разряды благодаря присвоению первому нажатию номера 00.

Со счетчика нажатий число нажатых клавиш передается в двоичном коде на дешифратор позиций загрузки. Он преобразует это число в десятичное и, по сигналу от схемы управления, подает разрешающий сигнал на соответствующий сегмент счетчика выдержки времени. Разрешающий сигнал подается на один из двух стробирующих входов дешифратора позиций загрузки. На второй стробирующий вход подается сигнал с выхода детектора нажатий. Это необходимо чтобы при не нажатых клавишах запретить загрузку в счетчик выдержки времени значения 1111.

Записанный в сегмент счетчика выдержки времени двоично-десятичный номер нажатой клавиши поступает на дешифратор, который преобразует его в код семисегментного индикатора. Этот код подается на полупроводниковый индикатор, который высвечивает соответствующее число.

После отпускания клавиши на вход детектора нажатий поступает код 1111, на его выходе соответственно происходит перепад 0 - 1 и счетчик нажатий переводится в следующее состояние. После 4-го отпускания клавиши логическая единица устанавливается в третьем разряде счетчика нажатий. С этого разряда она подается на схему управления, блокируя ее работу и запрещая дальнейшую загрузку значений в счетчик выдержки времени, а также на блок управления исполнительными устройствами, разрешая запуск исполнительных устройств. Цикл ввода на этом заканчивается. При желании можно повторить ввод. Для этого на клавиатуре нажимают клавишу «Сброс». Сигнал от этой клавиши подается на схему обнуления, которая вырабатывает сигнал обнуления для регистра защелки, счетчика выдержки времени и счетчика нажатий, переводя их в исходные состояния.

Для запуска процесса формирования выдержки необходимо нажать на клавишу «Пуск» на клавиатуре. Сигнал с этой клавиши подается на вход блока управления исполнительным устройством, который разрешает прохождение импульсов с делителя частоты на вход счетчика выдержки времени. Первый же перепад 0 - 1 с выхода схемы блокировки прохождения импульсов через блок управления исполнительным устройством включает исполнительное устройство. Начинается цикл формирования выдержки. Он продолжается до тех пор пока на вход счетчика выдержки времени не поступит заданное количество импульсов N. При появлении на входе счетчика выдержки времени фонта импульса с номером N+1 на блок управления исполнительным устройством подается сигнал окончания выдержки, который отключает исполнительное устройство. На этом интервал выдержки заканчивается.

Как видно из приведенных вкладок он может быть рассчитан по формуле:

Т=tи + tзсвв - tзн,

где

tи - длительность импульса на входе счетчика выдержки времени,

tзсв - задержка распространения в счетчике выдержки времени,

tзн - задержка включение нагрузка, обусловленная задержкой в блоке управления исполнительным устройством.

Если минимальный интервал выдержки составляет 1с то последними двумя значениями можно пренебречь, т.к. их величины (порядка десятков ns) не будет вносить существенной погрешности.

Помимо БУИУ сигнал окончания выдержки подается также на схему обнуления, которая приводит все устройство в исходное состояние, разрешая тем самым загрузку нового значения в счетчик выдержки времени.

В заключении необходимо отметить, что процесс формирования выдержки времени в любой момент можно прервать путем нажатия на кнопку «Сброс».

2.2 Апробация работы принципиальной схемы с помощью программы Multisim

Для проверки работоспособности схемы, мы решили собрать ее в программе Multisim v12. Изучив и просмотрев подобные программы, база данных элементов в программе Multisim v12 оказалась наиболее полной. Для создания принципиальной схемы цифрового таймера нам понадобились следующие элементы:

+12 В Источник напряжения

+5 В Источник напряжения

4 - 7 SEG LED

2 - переключателя

Диод

NAND и NOR ИС

Интегральные микросхемы:

74HC192, 4511BD, 74LS247, NE555

Конденсаторы:

2 - 0,01 мкФ, 1 - 0,1 мкФ, 2 - 10 мкФ, 1 - 100 мкФ

Резисторы:

14 - 3.3 кОм, 15 - 1.2 кОм, 8 - 10 кОм, 1 - 68 кОм, 1 - 1 кОм, 2 - 5.6 кОм

Генератор прямоугольных импульсов

Заземление

Соединив все эти элементы как показывалось на схеме ранее, мы подключили к двум выходам логический анализатор для проверки сигнала схемы на выходе. После запуска программы в окне логического анализатора появились прямоугольные импульсы, что соответствует тому, что схема собрана верно.

блок устройство выдержка время

Схема, составленная в программе Multisim v.12.0

Подтверждение прямоугольного импульса на выходе схемы

Заключение

Устройства выдержки времени довольно просты в сборке и не требуют особых навыков. Но в то же время таймер в наше время может использоваться в быту, а так же в военном деле очень широко. Это делает устройство востребованным и необходимым.

В наше время существует множество программ в помощь радиолюбителям для проверки и конструирования цифровых схем любого устройства, как простого так и сложного. Сборка схемы данного устройства выдержки времени была произведена в программе Multisim v9, и успешно в ней запущена.

В ходе выполнения данной курсовой работы была разработана принципиальная схема цифрового таймера, работающая по заданному алгоритму управления, и описано функционирование данной схемы. Также были рассчитаны потребляемая мощность, нагрузочная способность и другие характеристики схемы, подтверждающие ее правильность.



Список сокращений

УВВ - устройство выдержки времени;

К - Кодер клавиатуры;

РЗ - Регистр-защелка;

СВВ - Счетчик выдержки времени;

ПК - Преобразователь кода;

Инд-р. - Семисегментный индикатор;

ДН - Детектор нажатий;

СН - Счетчик нажатий;

ДПЗ - Дешифратор позиций загрузки;

СО - Схема обнуления;

СУ - Схема управления;

БУИУ - Блок управления исполнительным устройством;

ИУ - Исполнительное устройство;

ТГ - Тактовый генератор;

ДЧ - Делитель частоты;

СБ - Схема блокировки;

СИУ - Сигнальное устройство.



Список используемых источников

1. В.Л. Шило «Популярные цифровые микросхемы» М. 1989 г

2. Н. Н. Васерин «Применение полупроводниковых индикаторов» М. 1991 г.

3. Ю. И. Степанов «Справочник по ЕСКД» К. 1975 г.

4. А. Уильямс «Применение интегральных схем» М. 1987 г.

5. С. А. Бирюков «Цифровые устройства на интегральных микросхемах» М. 1991 г.

6. Е.Ф. Турута «3500 микросхем усилителей мощности и их аналогии» 2005г.

7. Б.Ф. Бассарбанов, В.Д. Федюк, Д.В. Федюк «Диоды, тиристоры, транзисторы и микросхемы широкого приминения» 1994 г.

8. В. С. Сергеев «Интегральные гибридные микросхемы» 1973 г.

9. Е. А. Богатырев, В. Ю. Ларин, А. Е. Лякин «Энциклопедия электронных компонентов», 2006 г.

10. Р. Маллер, Т. Кейминс «Элементы интегральных схем», 1989 г.

11. С. И. Баранов «Цифровые устройства на программируемых БИС», 1986г.

12. А. М. Юшин «Цифровые микросхемы для электронных устройств», 1993г.

13. Radio-stv.ru - «Цифровые интегральные микросхемы. Радиолюбитель»

14. Ru.wikipedia.org - «Википедия»

15. Cxem.net - «Популярные микросхемы. Типы логик»

16. Pgurovich.ru - «Популярные цифровые микросхемы»

17. Radiosite.ukoz.com - «Цифровые микросхемы для электронных устройств»

18. Radiolub.ru - «Популярные цифровые микросхемы»

19. Relec.ru - «Цифровые схемы»



Приложение А

Рисунок 1. Принципиальная схема кодирования одного из входов (”2”)



Приложение Б

Рисунок 2. Цоколевка микросхемы

Рисунок 3. Схема детектора нажатий



Приложение В

Рисунок 4. Цоколевка микросхемы



Приложение Г

Рисунок 5. Микросхема К155ИД4



Приложение Д

Рисунок 6. Принципиальная схема дешифратора позиций загрузки построенного на К555ИД4

Рисунок 7. Принципиальная схема счетчика



Приложение Е

Рисунок 8. Цоколевка микросхемы



Приложение Ё

Рисунок 9. Схема соединения индикаторов



Приложение Ж

Рисунок 10. Принципиальная схема блока



Приложение З

Рисунок 11. Принципиальная схема блока обнуления

Рисунок 12. Принципиальная схема блока



Приложение И

Рисунок 13. Принципиальная схема блока



Приложение Й

Рисунок 14. Принципиальная схема блока

Рисунок 15. Принципиальная схема генератора



Приложение К

Рисунок 16. Принципиальная схема делителя

Рисунок 17. Схема генератора прямоугольных импульсов



Приложение Л

Рисунок 18. Функция устройства на выходе

Рисунок 19. Структурная схема одного из вариантов устройства выдержки времени



Приложение М

Рисунок 20. Структурная схема устройства выдержки времени

Рисунок 21. Структурная схема устройства



Приложение Н

Таблица 1. Таблица истинности кодера

Номер входа	Выходной код
	1	2	4	8
1	0	1	1	1
2	1	0	1	1
3	0	0	1	1
4	1	1	0	1
5	0	1	0	1
6	1	0	0	1
7	0	0	0	1
8	1	1	1	0
9	0	1	1	0
0	1	1	1	1

Таблица 2. Режимы работы триггеров микросхемы

Режим работы	вход	Выход
	R	C	Dn	Qn	Qn
Сброс	0	Х	Х	0	1
Загрузка 1	1	0-1	1	1	0
Загрузка 0	1	0-1	0	0	1



Приложение О

Таблица 3. Состояния для обоих дешифраторов

Вход	Выход
Адрес	Разрешение
А0	А1	Еа	Еb	Y2	Y3	Y4	Y1
Х	Х	1	Х	1	1	1	1
0	0	0	1	0	1	1	1
0	1	0	1	1	0	1	1
1	0	0	1	1	1	0	1
1	1	0	1	1	1	1	0
1	Х	Х	0	1	1	1	1

Таблица 4. Комбинация входных сигналов

Режим

Вход

Выход

R

+1

-1

D0

D1

D2

D3

Q0

Q1

Q2

Q3

>9

<0

Сброс

B

X

X

H

X

X

X

X

H

H

H

H

B

H

B

X

X

B

X

X

X

X

H

H

H

H

B

B

Параллельная загрузка

H

H

X

H

H

H

H

H

H

H

H

H

B

H

H

H

X

B

H

H

H

H

H

H

H

H

B

B

H

H

H

X

B

B

B

B

B

B

B

B

H

B

H

H

B

X

B

B

B

B

B

B

B

B

B

B

Счет на увеличение

H

B

^

B

X

X

X

X

Счет на увеличение

B

B

Счет на уменьшение

B

B

B

^

X

X

X

X

Счет на уменьшение

B

B

Размещено на Allbest.ru

...